WO2017085849A1 - 誘電体層を有するプリント配線板の製造方法 - Google Patents

誘電体層を有するプリント配線板の製造方法 Download PDF

Info

Publication number
WO2017085849A1
WO2017085849A1 PCT/JP2015/082627 JP2015082627W WO2017085849A1 WO 2017085849 A1 WO2017085849 A1 WO 2017085849A1 JP 2015082627 W JP2015082627 W JP 2015082627W WO 2017085849 A1 WO2017085849 A1 WO 2017085849A1
Authority
WO
WIPO (PCT)
Prior art keywords
dielectric layer
metal
metal foil
carrier
layer
Prior art date
Application number
PCT/JP2015/082627
Other languages
English (en)
French (fr)
Inventor
清水　俊行
Original Assignee
三井金属鉱業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三井金属鉱業株式会社 filed Critical 三井金属鉱業株式会社
Priority to PCT/JP2015/082627 priority Critical patent/WO2017085849A1/ja
Priority to JP2017551937A priority patent/JP6907123B2/ja
Priority to KR1020187011739A priority patent/KR102547533B1/ko
Priority to MYPI2018000667A priority patent/MY193835A/en
Priority to US15/773,373 priority patent/US10342143B2/en
Priority to PCT/JP2016/084204 priority patent/WO2017086418A1/ja
Priority to TW105137826A priority patent/TWI731894B/zh
Priority to CN201680064369.6A priority patent/CN108353509B/zh
Publication of WO2017085849A1 publication Critical patent/WO2017085849A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/26—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer which influences the bonding during the lamination process, e.g. release layers or pressure equalising layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/26—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer which influences the bonding during the lamination process, e.g. release layers or pressure equalising layers
    • B32B2037/268—Release layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/204—Di-electric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0158—Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring

Definitions

  • the present invention relates to a method for manufacturing a printed wiring board having a dielectric layer.
  • a technique is known in which a capacitor structure is formed on the inner layer of a printed wiring board, particularly a multilayer printed wiring board, in the same manner as a circuit shape is formed using a copper clad laminate, and this is used as a built-in capacitor. Yes.
  • the capacitor structure in the inner layer portion of the multilayer printed wiring board, the capacitor disposed on the outer layer surface can be omitted, and the outer layer circuit can be miniaturized and the density can be increased. As a result, the number of surface-mounted components is reduced, and it becomes easy to manufacture a printed wiring board having a fine pitch circuit.
  • a multilayer printed wiring board having such a built-in capacitor is, for example, a double-sided copper-clad laminate comprising a pair of copper foil layers and a dielectric layer located between both copper foil layers as described in Patent Document 1 Is used to etch the copper foil layers on both sides into a capacitor electrode of a desired shape.
  • the double-sided copper-clad laminate described in the same document does not contain a reinforcing material such as glass cloth or resin film in the dielectric layer, so if the external force generated in the manufacturing process is excessively high, the dielectric layer Risk of damage.
  • the methods shown in FIGS. As a method for manufacturing a multilayer printed wiring board in which the dielectric layer is not damaged even when the dielectric layer does not contain a reinforcing material, for example, the methods shown in FIGS. As an example.
  • the support 100 is manufactured by laminating the carrier-attached copper foil 115 on each surface of the resin base material 121.
  • the copper foil with carrier 115 and the resin base material 121 are laminated so that the carrier 113 of the copper foil with carrier 115 faces the resin base material 121.
  • a copper foil 115 with a carrier having a dielectric layer 111 is laminated on each surface of the support 100 in this state.
  • the copper foil with carrier 115 is laminated with the support 100 such that the dielectric layer 111 faces the copper foil 112 of the support 100.
  • the dielectric layer 111 before lamination includes a thermosetting resin in a B stage state.
  • the carrier 113 of the carrier-attached copper foil 115 is peeled off to expose the copper foil 112 on the surface, and the exposed copper foil 112 is etched.
  • the conductor pattern 130 is formed as shown in FIG.
  • an insulating layer 135 is laminated on the formed conductor pattern 130, and a copper layer 137 is further laminated thereon.
  • peeling is performed between the copper foil 112 and the carrier 113 in the support 100.
  • a printed wiring board having a dielectric layer can be manufactured without damaging the dielectric layer 111.
  • the thermosetting resin contained in the dielectric layer 111 is in a B-stage state, which is caused by variations in the thickness of the support 100. Accordingly, the thickness of the dielectric layer 111 is likely to vary. Since the capacitance of the capacitor depends on the thickness of the dielectric layer, if the thickness of the dielectric layer 111 varies, the capacitance of the obtained capacitor also varies.
  • an object of the present invention is to improve a method for producing a printed wiring board having a dielectric layer, and more specifically, to provide a method for producing a printed wiring board in which variations in the thickness of the dielectric layer are unlikely to occur. .
  • the present invention is a method of manufacturing a printed wiring board having a dielectric layer having a thickness of 30 ⁇ m or less,
  • the first metal foil is laminated on one surface of the dielectric layer
  • the second metal foil is laminated on the other surface
  • the first carrier and the second metal foil are disposed on the first metal foil and the second metal foil via the release layer.
  • Prepare a metal-clad laminate in which the second carrier is laminated Using a pair of the metal-clad laminates, the metal-clad laminates and the resin substrates are placed on each surface of the resin substrate so that the first carrier in each metal-clad laminate faces the resin substrate.
  • Laminate to form a laminate Peeling the second carrier from the laminate to expose the second metal foil; Etching is performed on the exposed second metal foil to form a conductor pattern, While laminating an insulating layer on the formed conductor pattern, laminating a metal layer on the insulating layer, Thereafter, the laminate is peeled between the first carrier and the first metal foil,
  • the dielectric layer provides a method for manufacturing a printed wiring board having a dielectric layer, which does not include a fibrous material or a film-like material for reinforcing the dielectric layer.
  • the present invention also includes a resin base material, A first metal foil is laminated on one surface of a dielectric layer having a thickness of 30 ⁇ m or less, a second metal foil is laminated on the other surface, and a release layer is interposed between the first metal foil and the second metal foil.
  • FIG. 1 is a diagram schematically showing a cross-sectional structure of a metal-clad laminate used in the production method of the present invention.
  • 2 (a) and 2 (b) are schematic views sequentially showing the manufacturing steps of the metal-clad laminate shown in FIG.
  • FIG. 3 is a diagram schematically showing a cross-sectional structure of a laminate formed using the metal-clad laminate shown in FIG.
  • FIG. 4 is a diagram schematically showing a cross-sectional structure in a state where the second carrier is peeled from the laminate shown in FIG.
  • FIG. 5 is a diagram schematically showing a cross-sectional structure in a state in which a conductor pattern is formed on the laminate having the structure shown in FIG. FIG.
  • FIG. 6 is a diagram schematically illustrating a cross-sectional structure in a state where an insulating layer and a metal layer are stacked on the stacked body illustrated in FIG. 5.
  • FIG. 7 is a diagram schematically showing a state in which the laminate shown in FIG. 6 is peeled between the first metal foil and the first carrier.
  • FIG. 8A to FIG. 8E are schematic views sequentially showing the manufacturing process of a printed wiring board with a built-in capacitor based on the prior art.
  • the present invention will be described below based on preferred embodiments with reference to the drawings.
  • the production method of the present invention is roughly divided into the following first to sixth steps. Hereinafter, each process is explained in full detail.
  • First step> The first metal foil is laminated on one surface of the dielectric layer, the second metal foil is laminated on the other surface, and the first carrier and the second metal foil are disposed on the first metal foil and the second metal foil via the release layer.
  • a metal-clad laminate in which a second carrier is laminated is prepared.
  • ⁇ Second step> Using a pair of metal-clad laminates, a laminate is formed on each surface of the resin substrate so that the first carrier in each metal-clad laminate faces the resin substrate.
  • ⁇ Third step> The second carrier is peeled from the laminate to expose the second metal foil.
  • Etching is performed on the exposed second metal foil to form a conductor pattern.
  • An insulating layer is laminated on the formed conductor pattern, and a metal layer is laminated on the insulating layer.
  • ⁇ 6th process> The laminate is peeled between the first carrier and the first metal foil.
  • a metal-clad laminate 10 shown in FIG. 1 is prepared.
  • the metal-clad laminate 10 has a dielectric layer 11.
  • a first metal foil 12 a is laminated on one of the two surfaces of the dielectric layer 11.
  • a second metal foil layer 12b is laminated on the other surface.
  • a first carrier 13a is laminated on a surface of the first metal foil 12a that does not face the dielectric layer 11.
  • the 2nd carrier 13b is laminated
  • a release layer 14 is provided between the first metal foil 12a and the first carrier 13a.
  • a release layer 14 is provided between the second metal foil 12b and the second carrier 13b.
  • the stored electricity is used as part of the power for power supply, leading to power saving.
  • the thickness of the dielectric layer 11 is determined at the stage of product design and circuit design. In consideration of the required level in the market, the thickness of the dielectric layer 11 is more preferably 16 ⁇ m or less, still more preferably 12 ⁇ m or less, particularly preferably. 10 ⁇ m or less.
  • the dielectric layer 11 preferably has a small variation in thickness measured at a plurality of arbitrary positions, provided that the dielectric layer 11 has a thickness in the above range. This is because variations in thickness are less likely to cause variations in the capacitance of the capacitor formed from the dielectric layer 11. From this viewpoint, the thickness of the dielectric layer 11 is preferably ⁇ 15% or less, more preferably ⁇ 10% or less, and further preferably ⁇ 8% or less.
  • the variation in the thickness of the dielectric layer 11 is obtained by magnifying the cross section in the thickness direction of the center of the dielectric layer 11 and its end portions (for example, four corners if the dielectric layer 11 is rectangular) (for example, magnification by 500 times or more).
  • the dielectric layer 11 may be formed by, for example, a method described later.
  • the dielectric layer 11 includes various insulating resins including a thermosetting resin.
  • the thermosetting resin referred to here is a resin after curing (crosslinking), and is not a thermosetting resin in a state of A stage or B stage.
  • the insulating resin is a thermosetting resin
  • the same thermosetting resin as that used so far in the technical field of printed wiring boards can be used.
  • the thermosetting resin include epoxy resin, polyimide resin, polyamide resin, polyphenylene ether resin, cyanate resin, bismaleimide resin, phenol resin, phenoxy resin, and styrene-butadiene resin.
  • the dielectric layer 11 does not include a fibrous material such as a glass woven fabric, a glass nonwoven fabric and paper for reinforcing the dielectric layer 11, or a film-like material composed of, for example, a polyimide resin, that is, a reinforcing material.
  • the reinforcing material is a useful material from the viewpoint of imparting strength to the dielectric layer 11.
  • the thickness of the dielectric layer 11 is increased by using the reinforcing material. An increase in the thickness of the dielectric layer 11 contributes to a decrease in the capacitance of the capacitor.
  • the dielectric layer 11 does not contain a reinforcing material in preference to the thickness reduction of the printed wiring board and the increase in capacity of the built-in capacitor over the strength improvement of the dielectric layer 11.
  • the disadvantage associated with the strength reduction of the dielectric layer 11 can be overcome by adopting the present manufacturing method.
  • the dielectric layer 11 preferably has a relative dielectric constant of 10 or more, more preferably 20 or more, and still more preferably 40 or more. By setting the relative dielectric constant to be equal to or higher than these values, it is possible to easily increase the capacitance while making the dielectric layer 11 thin.
  • the relative dielectric constant of the dielectric layer 11 is preferably as high as possible. However, in consideration of adhesion to the metal foil and the strength of the dielectric layer, it is preferably 300 or less, more preferably 200 or less, More preferably, it is 100 or less.
  • the relative permittivity mentioned here is a value measured by the split post dielectric resonance method (use frequency: 1 GHz).
  • the dielectric layer 11 preferably contains dielectric particles.
  • the dielectric particles those having a relative dielectric constant of 50 to 20000 are preferably used.
  • a composite oxide having a perovskite structure such as a ceramic based, a lead zirconate based ceramic, a barium zirconate based ceramic, or a calcium zirconate based ceramic can be used.
  • barium titanate-based ceramics are preferably used to obtain a high dielectric constant, but may be selected and used according to the design quality of the printed wiring board.
  • the dielectric particles preferably have a particle size of 0.01 ⁇ m or more and 1.0 ⁇ m or less because the dielectric constant of the dielectric layer 11 can be kept constant regardless of location.
  • the particle size referred to here is the volume cumulative particle size D 50 at a cumulative volume of 50% by volume measured by a laser diffraction / scattering particle size distribution measurement method.
  • the ratio of the dielectric particles contained in the dielectric layer 11 is preferably 60% by mass or more and 95% by mass or less from the viewpoint of balancing the improvement in capacitance and the strength of the dielectric layer 11, and 70 More preferably, it is at least 90% by mass.
  • the ratio of the dielectric particles contained in the dielectric layer 11 can be measured from the mass of the remaining particles by sublimating the resin component in the dielectric layer.
  • the thickness of the first metal foil 12a and the second metal foil 12b disposed adjacent to the dielectric layer 11 is not particularly limited, and may be thin or thick.
  • the thicknesses of these metal foils 12a and 12b are preferably set to 0.1 ⁇ m or more and 70 ⁇ m or less, for example.
  • the metal foils 12a and 12b may be any of rolled foil, electrolytic foil, and vapor phase foil.
  • the thickness and / or type of the metal foils 12a and 12b may be the same or different.
  • a copper foil is a typical example, but other metal foils may be used.
  • the surface facing the dielectric layer 11 among the surfaces of the first metal foil 12a and the second metal foil 12b is preferably low.
  • Rz ten-point average roughness
  • the first carrier 13a and the second carrier 13b are mainly used as a support for supporting the metal foils 12a and 12b in order to improve the handleability of the first metal foil 12a and the second metal foil 12b.
  • a resin film such as a polyethylene terephthalate film, a polyethylene naphthalate film, an aramid film, a polyimide film, a polyamide film, a liquid crystal polymer film, a copper foil, or a copper alloy foil
  • Aluminum foil, a composite metal foil in which a metal plating layer such as copper or zinc is provided on the surface of the aluminum foil, a stainless steel foil, or the like can be used.
  • the thickness and / or material of the carriers 13a and 13b may be the same or different. Moreover, you may set the thickness of carrier 13a, 13b independently of the thickness with metal foil 12a, 12b. In general, the carriers 13a and 13b are thicker than the metal foils 12a and 12b. However, when the carriers 13a and 13b are made of metal, the carriers 13a and 13b are more easily disposed than the metal foils 12a and 12b as necessary. It can also be made thinner.
  • the peeling layer 14 positioned between the first metal foil 12a and the first carrier 13a and the peeling layer 14 positioned between the second metal foil 12b and the second carrier 13b are formed of the metal foils 12a and 12b and the carrier 13a. , 13b is used to improve the peelability.
  • the release layer 14 may be either an organic release layer or an inorganic release layer. Examples of organic components used in the organic release layer include nitrogen-containing organic compounds, sulfur-containing organic compounds, and carboxylic acids. On the other hand, examples of inorganic components used in the inorganic release layer include Ni, Mo, Co, Cr, C, Al, Fe, Ti, W, P, Zn, and a chromate-treated film.
  • the metal-clad laminate 10 shown in FIG. 1 can be manufactured, for example, by the following method. That is, as shown in FIG. 2A, a resin solution containing dielectric particles is applied to the surface of the metal foil 12a of the metal foil with carrier 15a that has been manufactured in advance.
  • the resin solution contains, for example, dielectric particles, a thermosetting resin before curing, a curing agent, an organic solvent, and the like.
  • the dielectric layer 11 ′ in a semi-cured state that is, a B-stage state is formed.
  • the metal foil with carrier 15b has the same layer structure as the metal foil with carrier 15a.
  • the metal foil with carrier 15b may be exactly the same as the metal foil with carrier 15a, or the thickness of each layer may be different as long as the layer configuration is the same.
  • the dielectric layer 11 ′ in the metal foil with carrier 15a and the dielectric layer 11 ′ in the metal foil with carrier 15b face each other as shown in FIG. To be done.
  • the roughness of the metal foil 12b in the metal foil with carrier 15b is preferably low.
  • the reason for this is the same as that for reducing the roughness of the metal foil 12a.
  • the attached metal foil 15b (that is, the metal foil 12b and the carrier 13b laminated through the release layer 14) may be laminated.
  • the two layers are laminated so that the dielectric layer 11 ′ in the metal foil with carrier 15 a and the metal foil 12 b in the metal foil with carrier 15 b face each other.
  • the laminate 20 is formed by laminating the metal-clad laminate 10 and the resin base material 21 prepared in the first step.
  • the resin base material 21 is made by impregnating a fibrous material such as glass woven fabric, glass nonwoven fabric and paper with an insulating resin (epoxy resin, cyanate resin, bismaleimide triazine resin, polyphenylene ether resin, phenol resin, polyimide resin, etc.).
  • an insulating resin base material in which a necessary number of prepregs or the like are stacked may be used.
  • the insulating resin layer which consists of insulating resins, such as an epoxy resin, a polyimide resin, or a polyester resin, as a resin base material.
  • the resin substrate 21 is preferably in a B-stage state.
  • the thickness of the resin substrate is not particularly limited, but generally speaking, it is preferably 10 ⁇ m or more and 1000 ⁇ m or less, and more preferably 20 ⁇ m or more and 400 ⁇ m or less.
  • the metal-clad laminate 10 prepared in the first step is arranged on each surface of the resin base material 21. That is, a pair of metal-clad laminates 10 are used. Then, one carrier in each metal-clad laminate 10 is laminated to face each surface of the resin base material 21. Subsequently, by pressing under heating, the resin base material 21 in the B-stage state is cured, and the resin base material 21 and the pair of metal-clad laminates 10 are joined. The laminated body 20 is obtained by this joining. Therefore, in this laminate 20, the first metal foil 12a is laminated on one surface of the resin base material 21 and the dielectric layer 11, the second metal foil 12b is laminated on the other surface, and the first metal foil.
  • metal-clad laminate 10 in which a first carrier 13a and a second carrier 13b are laminated via a release layer 14, and the first carrier 13a in the metal-clad laminate 10 is provided.
  • the substrate 21 is laminated.
  • the metal-clad laminate 10 is produced by directly bonding a metal foil to a coated resin solution, there is little variation in the thickness of the dielectric layer 11. Moreover, since the dielectric layer 11 in the metal-clad laminate 10 has already been cured, there is very little possibility that the thickness of the dielectric layer 11 will change. Therefore, by manufacturing a printed wiring board using the metal-clad laminate 10 having the dielectric layer 11, variations in the capacitance of capacitors built in the printed wiring board are less likely to occur. In addition, since the dielectric layer 11 does not contain a reinforcing material that may increase the thickness of the dielectric layer 11, for example, a fibrous material or a film-like material, the dielectric layer 11 includes the reinforcing material.
  • the dielectric layer 111 is affected by variations in the thickness of the support 121.
  • each 2nd carrier 13b, 13b is peeled from the laminated body 20, and each 2nd metal foil 12b, 12b is exposed (3rd process).
  • the exposed second metal foils 12b, 12b are etched to form a conductor pattern 30 (fourth step).
  • the conductor pattern 30 can be a counter electrode of a capacitor. Further, it may be a signal line, a power supply line, or a ground line connected to the counter electrode.
  • the subtractive method used until now in the technical field of a printed wiring board can be used.
  • each exposed second metal foil 12b, 12b is leveled, and a dry film is laminated thereon to form an etching resist layer.
  • An electrical circuit including a capacitor circuit is exposed and developed on this etching resist layer to form an etching pattern.
  • circuit etching is performed with an etching solution to form a conductor pattern. Since the dielectric layer 11 is supported by the resin base material 21 and the first carriers 13a and 13a, the handling property in various processes performed until the circuit formation is good. Further, even when a shower pressure is applied during etching, the dielectric layer 11 is prevented from being broken.
  • insulating layers 35 and 35 and metal layers 37 and 37 are laminated on the exposed surface of the laminate 20 including the conductor pattern 30 formed in the fourth step, as shown in FIG.
  • a metal layer 37 such as an insulating layer 35 and a copper layer may be prepared separately and laminated on the exposed surface of the conductor pattern 30 in the laminate 20.
  • the insulating layer 35 the same type of resin base material 21 described above with respect to the second step is used, and this is laminated on the conductor pattern 30, and a metal layer 37 is laminated thereon.
  • the insulating layer 35 is preferably in a semi-cured B-stage state before being stacked with the stacked body 20, and the insulating layer 35 in this state is stacked with the stacked body 20 together with the metal layer 37 and heated. By pressing down, the insulating layer 35 is cured and the three are joined and integrated. Moreover, it may replace with preparing the insulating layer 35 and the metal layer 37 separately, and may laminate
  • the metal layer 37 various metal foils including a copper foil can be used.
  • rolled foil, electrolytic foil, vapor phase foil, and the like can be used.
  • the metal layer 37 may be formed using a metal foil with a carrier instead of the metal foil alone.
  • the laminate 20 in which the insulating layer 35 and the metal layer 37 are laminated in the fifth step is peeled between the first carrier 12a and the first metal foil 13a as shown in FIG. Thereafter, circuit formation is performed by a known method to obtain a multilayer printed wiring board having the dielectric layer 11.
  • the printed wiring board thus obtained may be used as it is or may be further processed such as lamination depending on the specific application.
  • the present manufacturing method is difficult to generate defects such as cracks in the dielectric layer in the manufacturing process of the printed wiring board even if the dielectric layer 11 does not contain a reinforcing material. This is very advantageous compared to the technique described in 1.
  • the printed wiring board is manufactured using the already hardened dielectric layer 11, the thickness of the dielectric layer 11 is difficult to change during the manufacturing process of the printed wiring board. Variations in the capacitance of the built-in capacitor are less likely to occur.
  • a printed wiring board with a built-in capacitor can be manufactured with the same number of steps as the conventional method or fewer.
  • the capacitance of the capacitor built in the printed wiring board is less likely to vary. Moreover, it is difficult for defects such as cracks to occur in the dielectric layer. Furthermore, a printed wiring board with a built-in capacitor can be manufactured with the same number of steps as the conventional method or fewer.

Abstract

厚さ３０μｍ以下の誘電体層（１１）の一面に第１金属箔（１２ａ）が積層され、他面に第２金属箔（１２ｂ）が積層され、第１及び第２金属箔（１２ａ,１２ｂ）に、剥離層（１４）を介して第１及び第２キャリア（１３ａ,１３ｂ）が積層されてなる金属張積層板（１０）を用意し；一対の金属張積層板（１０）を用い、樹脂基材（２１）の各面に、金属張積層板（１０）における第１キャリア（１３ａ）が樹脂基材（２１）と対向するように、金属張積層板（１０）と樹脂基材（２１）を積層して積層体（２０）を形成し；該積層体から第２キャリア（１３ｂ）を剥離して第２金属箔（１２ｂ）を露出させ；第２金属箔（１２ｂ）をエッチングし導体パターン（３０）を形成し；導体パターン（３０）上に絶縁層（３５）を積層し、絶縁層（３５）上に金属層（３７）を積層し；第１キャリア（１３ａ）と第１金属箔（１２ａ）との間で剥離する。誘電体層は補強材を含んでいない。

Description

誘電体層を有するプリント配線板の製造方法
　本発明は、誘電体層を有するプリント配線板の製造方法に関する。
　プリント配線板、特に多層プリント配線板の内層部分に、銅張積層板を用いて回路形状を形成するのと同様の方法でキャパシタ構造を形成し、これを内蔵キャパシタとして使用する技術が知られている。多層プリント配線板の内層部分にキャパシタ構造を形成することで、外層面に配していたキャパシタを省略することが可能となり、外層回路の微細化、及び高密度化が可能となる。その結果、表面実装部品数が減少し、ファインピッチ回路を備えたプリント配線板の製造が容易となる。
　このような内蔵キャパシタを有する多層プリント配線板は、例えば特許文献１に記載されているとおり、一対の銅箔層と両銅箔層の間に位置する誘電体層とからなる両面銅張積層板を用い、両面の銅箔層を所望の形状のキャパシタ電極にエッチング加工することで製造される。しかし同文献に記載の両面銅張積層板は、誘電体層にガラスクロスや樹脂フィルム等の補強材が含まれていないので、製造過程で生じる外力が過度に高い場合には、誘電体層が損傷を受けるおそれがある。
　誘電体層に補強材が含まれていない場合であっても、誘電体層が損傷を受けないような多層プリント配線板の製造方法として、例えば図８（ａ）ないし（ｆ）に示す方法が一例として挙げられる。同図に示す方法においては、まず図８（ａ）に示すとおり、樹脂基材１２１の各面にキャリア付銅箔１１５を積層して支持体１００を製造する。キャリア付銅箔１１５と樹脂基材１２１とは、キャリア付銅箔１１５のキャリア１１３が樹脂基材１２１と対向するように積層される。
　次に図８（ｂ）に示すとおり、この状態の支持体１００の各面に、誘電体層１１１を有するキャリア付銅箔１１５を積層する。このキャリア付銅箔１１５は、その誘電体層１１１が、支持体１００における銅箔１１２と対向するように、該支持体１００と積層される。これによって積層体１２０が得られる。積層前の誘電体層１１１はＢステージ状態の熱硬化性樹脂を含んでいる。
　得られた積層体１２０においては、図８（ｃ）に示すとおり、キャリア付銅箔１１５のキャリア１１３が剥離されて銅箔１１２が表面に露出し、露出した銅箔１１２に対してエッチングを行うことで、同図に示すとおり導体パターン１３０が形成される。次に、図８（ｄ）に示すとおり、形成された導体パターン１３０上に絶縁層１３５が積層され、更にその上に銅層１３７が積層される。然る後、図８（ｅ）に示すとおり、支持体１００における銅箔１１２とキャリア１１３との間で剥離を行う。
特開２００３－２９２７３３号公報
　図８（ａ）ないし（ｅ）に示す方法によれば、誘電体層１１１に損傷を与えることなく誘電体層を有するプリント配線板を製造することができる。しかし、この方法では、誘電体層１１１を支持体１００に積層する時点で、該誘電体層１１１に含まれる熱硬化性樹脂はＢステージの状態であるため、支持体１００の厚みのばらつきに起因して該誘電体層１１１に厚みのばらつきが生じやすい。キャパシタの静電容量は誘電体層の厚みに依存するので、誘電体層１１１の厚みにばらつきが生じると、得られるキャパシタの静電容量にもばらつきが生じてしまう。
　したがって本発明の課題は、誘電体層を有するプリント配線板の製造方法の改良にあり、更に詳細には、誘電体層の厚みにばらつきが生じにくいプリント配線板の製造方法を提供することにある。
　本発明は、厚さ３０μｍ以下の誘電体層を有するプリント配線板の製造方法であって、
　誘電体層の一方の面に第１金属箔が積層されるとともに他方の面に第２金属箔が積層され、且つ第１金属箔及び第２金属箔に、剥離層を介して第１キャリア及び第２キャリアが積層されてなる金属張積層板を用意し、
　一対の前記金属張積層板を用い、樹脂基材の各面に、各金属張積層板における第１キャリアが該樹脂基材と対向するように、各金属張積層板と該樹脂基材とを積層して積層体を形成し、
　前記積層体から第２キャリアを剥離して第２金属箔を露出させ、
　露出した第２金属箔に対してエッチングを行って導体パターンを形成し、
　形成された前記導体パターン上に絶縁層を積層するとともに、該絶縁層上に金属層を積層し、
　然る後、前記積層体を第１キャリアと第１金属箔との間で剥離する、工程を有し、
　前記誘電体層は、該誘電体層を補強するための繊維状材料又はフィルム状材料を含んでいない、誘電体層を有するプリント配線板の製造方法を提供するものである。
　また本発明は、樹脂基材と、
　厚さ３０μｍ以下の誘電体層の一方の面に第１金属箔が積層されるとともに他方の面に第２金属箔が積層され、且つ第１金属箔及び第２金属箔に剥離層を介して第１キャリア及び第２キャリアが積層されてなる一対の金属張積層板と、
を具備し、
　前記樹脂基材の各面に、各金属張積層板における第１キャリアが該樹脂基材と対向するように、各金属張積層板と該樹脂基材とが積層されてなる積層体を提供するものである。
図１は、本発明の製造方法に用いられる金属張積層板の断面構造を模式的に示す図である。 図２（ａ）及び図２（ｂ）は、図１に示す金属張積層板の製造工程を順次示す模式図である。 図３は、図１に示す金属張積層板を用いて形成された積層体の断面構造を模式的に示す図である。 図４は、図３に示す積層体から第２キャリアを剥離した状態での断面構造を模式的に示す図である。 図５は、図４に示す構造の積層体に導体パターンを形成した状態での断面構造を模式的に示す図である。 図６は、図５に示す積層体に、絶縁層及び金属層を積層した状態での断面構造を模式的に示す図である。 図７は、図６に示す積層体を、第１金属箔と第１キャリアとの間で剥離した状態を模式的に示す図である。 図８（ａ）ないし図８（ｅ）は、従来技術に基づく、キャパシタ内蔵のプリント配線板の製造工程を順次示す模式図である。
　以下本発明を、その好ましい実施形態に基づき図面を参照しながら説明する。本発明の製造方法は、以下の第１工程－第６工程に大別される。以下、それぞれの工程について詳述する。
＜第１工程＞
　誘電体層の一方の面に第１金属箔が積層されるとともに他方の面に第２金属箔が積層され、且つ第１金属箔及び第２金属箔に、剥離層を介して第１キャリア及び第２キャリアが積層されてなる金属張積層板を用意する。
＜第２工程＞
　一対の金属張積層板を用い、樹脂基材の各面に、該各金属張積層板における第１キャリアが該樹脂基材と対向するように積層して積層体を形成する。
＜第３工程＞
　積層体から第２キャリアを剥離して第２金属箔を露出させる。
＜第４工程＞
　露出した第２金属箔に対してエッチングを行って導体パターンを形成する。
＜第５工程＞
　形成された導体パターン上に絶縁層を積層するとともに、該絶縁層上に金属層を積層する。
＜第６工程＞
　積層体を第１キャリアと第１金属箔との間で剥離する。
＜第１工程＞
　第１工程においては、図１に示す金属張積層板１０を用意する。金属張積層板１０は誘電体層１１を有する。誘電体層１１の２つの面のうち、一方の面には、第１金属箔１２ａが積層されている。他方の面には、第２金属箔層１２ｂが積層されている。第１金属箔１２ａの面のうち、誘電体層１１と対向していない面には、第１キャリア１３ａが積層されている。一方、第２金属箔１２ｂの面のうち、誘電体層１１と対向していない面には、第２キャリア１３ｂが積層されている。第１金属箔１２ａと第１キャリア１３ａとの間には剥離層１４が設けられている。同様に、第２金属箔１２ｂと第２キャリア１３ｂとの間にも剥離層１４が設けられている。
　誘電体層１１は、その厚さが薄いほど、電気容量は大きく、蓄電量も大きなものとなる。蓄電した電気は、電源用電力の一部として用いられ、省電力化に繋がるものとなる。誘電体層１１の厚さは、製品設計、回路設計の段階で決められるものであり、市場における要求レベルを考慮して、本発明においてより好ましくは１６μｍ以下、更に好ましくは１２μｍ以下、特に好ましくは１０μｍ以下とする。誘電体層１１の厚さの下限に限定はなく、第１金属層１２ａと第２金属層１２ｂとがショートしない厚さであればよい。例えば０．１μｍ以上が好ましく、より確実に上述のショートを防止するためには、０．５μｍ以上がより好ましい。
　誘電体層１１は、上述の範囲の厚みを有することを条件として、任意の複数の位置で測定された厚みにばらつきが少ないことが好ましい。厚みのばらつきが少ないことで、該誘電体層１１から形成されるキャパシタの静電容量にばらつきが生じにくくなるからである。この観点から、誘電体層１１は、その厚みのばらつきが±１５％以下であることが好ましく、±１０％以下であることが更に好ましく、±８％以下であることが一層好ましい。誘電体層１１の厚みのばらつきは、誘電体層１１の中心とその端部（例えば誘電体層１１が矩形であれば四隅）の厚み方向の断面を拡大観察（例えば５００倍以上に拡大）することで測定し、その平均値を求め、その平均値からの最大のばらつき値〔（最大のばらつき値－平均値）／平均値×１００〕によって定義される値である。誘電体層１１の厚みのばらつきを小さくするためには、例えば後述する方法によって誘電体層１１を形成すればよい。
　誘電体層１１は、熱硬化性樹脂をはじめとする各種の絶縁樹脂を含んでいる。ここで言う熱硬化性樹脂とは、硬化（架橋）後の樹脂のことであり、ＡステージやＢステージの状態にある熱硬化性樹脂のことではない。絶縁樹脂が熱硬化性樹脂である場合、熱硬化性樹脂としては、プリント配線板の技術分野においてこれまで用いられてきたものと同様のものを用いることができる。熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリフェニレンエーテル樹脂、シアネート樹脂、ビスマレイミド樹脂、フェノール樹脂、フェノキシ樹脂、スチレン－ブタジエン樹脂等が挙げられる。
　誘電体層１１は、該誘電体層１１を補強するためのガラス織布、ガラス不織布及び紙等の繊維状材料、又は例えばポリイミド樹脂等から構成されるフィルム状材料、つまり補強材を含んでいない。補強材は誘電体層１１に強度を付与する観点から有用な材料である。しかしその反面、補強材を用いることで誘電体層１１の厚みが増してしまうという欠点がある。誘電体層１１の厚みの増加は、キャパシタの静電容量の低下の一因となる。そこで本発明においては、誘電体層１１の強度向上よりも、プリント配線板の薄型化及び内蔵キャパシタの高容量化を優先させて、誘電体層１１には補強材を非含有とした。誘電体層１１の強度低下に伴う不都合は、本製造方法を採用することによって克服することができる。
　誘電体層１１は、その比誘電率が１０以上であることが好ましく、２０以上であることが更に好ましく、４０以上であることが一層好ましい。比誘電率をこれらの値以上とすることで、誘電体層１１を薄くしつつ、静電容量を容易に高めることが可能となる。誘電体層１１の比誘電率は高ければ高いほど好ましいが、金属箔との密着性や、誘電体層の強度を考慮すると、３００以下であることが好ましく、２００以下であることが更に好ましく、１００以下であることが一層好ましい。ここで言う比誘電率とは、スプリットポスト誘電体共振法（使用周波数：１ＧＨｚ）によって測定される値のことである。
　誘電体層１１が、上述の比誘電率を満たすようにするための一手段として、該誘電体層１１は誘電体粒子を含むことが好ましい。誘電体粒子としては、比誘電率が５０以上２００００以下のものを用いることが好ましく、例えばチタン酸バリウム系セラミック、チタン酸カルシウム系セラミック、チタン酸マグネシウム系セラミック、チタン酸ビスマス系セラミック、チタン酸ストロンチウム系セラミック、ジルコン酸鉛系セラミック、ジルコン酸バリウム系セラミック、ジルコン酸カルシウム系セラミック等のペロブスカイト構造を持つ複合酸化物を用いることができる。これらペロブスカイト構造を持つ複合酸化物のうち、高い誘電率を得ようとする場合にはチタン酸バリウム系セラミックを用いることが好ましいが、プリント配線板の設計品質に応じて選択使用すればよい。
　誘電体粒子は、その粒径が０．０１μｍ以上１．０μｍ以下であることが、誘電体層１１の誘電率を、場所によらず一定に保ち得る点から好ましい。ここで言う粒径とは、レーザー回折散乱式粒度分布測定法による累積体積５０容量％における体積累積粒径Ｄ50のことである。
　誘電体層１１に含まれる誘電体の粒子の割合は、静電容量の向上と誘電体層１１の強度とのバランスを図る観点から、６０質量％以上９５質量％以下であることが好ましく、７０質量％以上９０質量％以下であることが更に好ましい。誘電体層１１に含まれる誘電体の粒子の割合は、誘電体層中の樹脂分を昇華させ、残存した粒子の質量から測定することができる。
　誘電体層１１に隣接して配置される第１金属箔１２ａ及び第２金属箔１２ｂはその厚みに特に制限はなく、薄くてもよく、あるいは厚くてもよい。これらの金属箔１２ａ，１２ｂの厚みは例えば０．１μｍ以上７０μｍ以下に設定することが好ましい。金属箔１２ａ，１２ｂは、圧延箔、電解箔、気相箔のいずれであってもよい。金属箔１２ａ，１２ｂはその厚み及び／又は種類が同じでもよく、あるいは異なっていてもよい。金属箔１２ａ，１２ｂとしては例えば銅箔が代表的なものとして挙げられるが、それ以外の金属の箔を用いてもよい。
　誘電体層１１の厚みを十分に確保して、静電容量を十分に高いものとする観点から、第１金属箔１２ａ及び第２金属箔１２ｂの面のうち、誘電体層１１と対向する面の粗度は低いことが好ましい。この観点から、第１金属箔１２ａ及び第２金属箔１２ｂにおける誘電体層１１の対向面の表面粗さを十点平均粗さＲｚ（ＪＩＳ　Ｂ０６０１－１９９４）で表したとき、Ｒｚが１．５μｍ以下であることが好ましく、１．０μｍ以下であることが更に好ましく、粗化処理がされていないことが一層好ましい。これによって、誘電体層１１の厚みを均一にすることが容易となる。
　第１キャリア１３ａ及び第２キャリア１３ｂは、第１金属箔１２ａ及び第２金属箔１２ｂの取り扱い性を向上させるために、金属箔１２ａ，１２ｂを支持する支持体として主として用いられる。キャリア１３ａ，１３ｂを構成する材料に特に限定はないが、例えば、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、アラミドフィルム、ポリイミドフィルム、ポリアミドフィルム、液晶ポリマー フィルム等の樹脂フィルムや、銅箔、銅合金箔、アルミニウム箔、アルミニウム箔の表面に銅あるいは亜鉛等の金属めっき層が設けられた複合金属箔、ステンレス箔等を用いることができる。キャリア１３ａ，１３ｂはその厚み及び／又は材質が同じでもよく、あるいは異なっていてもよい。また、キャリア１３ａ，１３ｂの厚みは、金属箔１２ａ，１２ｂとの厚みとは独立に設定してもよい。一般には、金属箔１２ａ，１２ｂよりもキャリア１３ａ，１３ｂの方が厚いが、キャリア１３ａ，１３ｂが金属からなる場合には、必要に応じ、金属箔１２ａ，１２ｂよりもキャリア１３ａ，１３ｂの方を薄くすることもできる。
　第１金属箔１２ａと第１キャリア１３ａとの間に位置する剥離層１４、及び第２金属箔１２ｂと第２キャリア１３ｂとの間に位置する剥離層１４は、金属箔１２ａ，１２ｂとキャリア１３ａ，１３ｂとの間での剥離性を良好にするために用いられるものである。剥離層１４としては、キャリア付金属箔の技術分野においてこれまで用いられてきたものと同様のものを特に制限なく用いることができる。剥離層１４は、有機剥離層及び無機剥離層のいずれであってもよい。有機剥離層に用いられる有機成分の例としては、窒素含有有機化合物、硫黄含有有機化合物及びカルボン酸等が挙げられる。一方、無機剥離層に用いられる無機成分の例としては、Ｎｉ、Ｍｏ、Ｃｏ、Ｃｒ、Ｃ、Ａｌ、Ｆｅ、Ｔｉ、Ｗ、Ｐ、Ｚｎ、クロメート処理膜等が挙げられる。
　図１に示す金属張積層板１０は、例えば次に述べる方法で製造することができる。すなわち、図２（ａ）に示すとおり、予め製造しておいたキャリア付金属箔１５ａにおける金属箔１２ａの表面に、誘電体の粒子を含む樹脂溶液を塗布する。樹脂溶液は、例えば誘電体の粒子、硬化前の熱硬化性樹脂、硬化剤及び有機溶剤等を含むものである。樹脂溶液の塗布によって形成された塗膜を乾燥させることで半硬化状態、すなわちＢステージの状態の誘電体層１１’が形成される。乾燥には、単なる風乾、加熱乾燥若しくはこれらを組みあわせて用いる等の手法を採用することが可能であり、乾燥雰囲気も大気乾燥、減圧乾燥等を工程に合わせて任意に採用することが可能である。
　次いで図２（ｂ）に示すとおり、Ｂステージの状態の誘電体層１１’が形成されたキャリア付金属箔１５ａと、該誘電体層１１’が形成された別のキャリア付金属箔１５ｂとを積層する。キャリア付金属箔１５ｂは、キャリア付金属箔１５ａと同様の層構成を有している。キャリア付金属箔１５ｂは、キャリア付金属箔１５ａと全く同一のものであってもよく、あるいは層構成が同一である範囲において、各層の厚み等が異なっていてもよい。キャリア付金属箔１５ａとキャリア付金属箔１５ｂとの積層は、同図に示すとおり、キャリア付金属箔１５ａにおける誘電体層１１’と、キャリア付金属箔１５ｂにおける誘電体層１１’とが対向するように行われる。この場合、キャリア付金属箔１５ｂにおける金属箔１２ｂの粗度は低いことが好ましい。この理由は金属箔１２ａの粗度を低くすることと同様である。両キャリア付金属箔１５ａ，１５ｂが積層された後、加熱下にプレスすることで誘電体層１１’が硬化して両キャリア付金属箔１５ａ，１５ｂが接合される。それによって図１に示す金属張積層板１０が得られる。
　なお、金属張積層板１０の製造においては、前記の積層方法に代えて、Ｂステージの状態の誘電体層１１’が形成されたキャリア付金属箔１５ａと、別途用意しておいた別のキャリア付金属箔１５ｂ（すなわち、金属箔１２ｂとキャリア１３ｂとが剥離層１４を介して積層されたもの）とを積層してもよい。この場合、両者の積層は、キャリア付金属箔１５ａにおける誘電体層１１’と、キャリア付金属箔１５ｂにおける金属箔１２ｂとが対向するように行われる。
＜第２工程＞
　本工程においては、図３に示すとおり、第１工程で用意した金属張積層板１０と樹脂基材２１とを積層して積層体２０を形成する。樹脂基材２１は、例えばガラス織布、ガラス不織布及び紙等の繊維状材料に絶縁性樹脂（エポキシ樹脂、シアネート樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、フェノール 樹脂、ポリイミド樹脂等）を含浸させたプリプレグ等を必要枚数重ねた絶縁樹脂基材であってもよい。あるいは、エポキシ樹脂、ポリイミド樹脂又はポリエステル樹脂等の絶縁樹脂からなる絶縁樹脂層を樹脂基材として用いてももよい。いずれの樹脂基材２１を用いる場合であっても、該樹脂基材２１はＢステージの状態のものであることが好ましい。樹脂基材はその厚みに特段の制限はないが、一般的に言って１０μｍ以上１０００μｍ以下であることが好ましく、２０μｍ以上４００μｍ以下であることが更に好ましい。
　図３に示すとおり、第１工程で用意した金属張積層板１０は樹脂基材２１の各面に配される。つまり金属張積層板１０は一対用いられる。そして、各金属張積層板１０における一方のキャリアを樹脂基材２１の各面に対向させて積層する。引き続き、加熱下にプレスすることで、Ｂステージの状態にある樹脂基材２１が硬化して、樹脂基材２１及び一対の金属張積層板１０が接合される。この接合によって積層体２０が得られる。したがってこの積層体２０は、樹脂基材２１と、誘電体層１１の一方の面に第１金属箔１２ａが積層されるとともに他方の面に第２金属箔１２ｂが積層され、且つ第１金属箔１２ａ及び第２金属箔１２ｂに剥離層１４を介して第１キャリア１３ａ及び第２キャリア１３ｂが積層されてなる金属張積層板１０とを具備しており、金属張積層板１０における第１キャリア１３ａが樹脂基材２１と対向するように、金属張積層板１０と樹脂基材２１とを積層してなるものである。更に詳細には、樹脂基材２１の各面に、各金属張積層板１０，１０における第１キャリア１３ａ，１３ａが樹脂基材２１と対向するように、各金属張積層板１０，１０と樹脂基材２１とを積層してなるものである。
　金属張積層板１０は、塗工した樹脂溶液に直接金属箔を貼り合わせて作製したものなので、誘電体層１１の厚みのばらつきが少ない。しかも金属張積層板１０における誘電体層１１は、既に硬化した状態になっているので、該誘電体層１１の厚みに変化が生じるおそれは非常に低い。したがって、この誘電体層１１を有する金属張積層板１０を用いてプリント配線板を製造することで、プリント配線板に内蔵されたキャパシタの静電容量にばらつきが生じにくくなる。その上、誘電体層１１は、該誘電体層１１の厚みを増す可能性のある材料である補強材、例えば繊維状材料やフィルム状材料を非含有なので、該誘電体層１１は、該補強材の存在による厚みの制約を受けない。その結果、キャパシタの静電容量を容易に高めることが可能となる。これとは対照的に、背景技術の項で述べた図８に示す技術では、誘電体層１１１が、支持体１２１の厚みのばらつきの影響を受けてしまう。
＜第３工程及び第４工程＞
　本工程においては、図４に示すとおり積層体２０から各第２キャリア１３ｂ，１３ｂを剥離して、各第２金属箔１２ｂ，１２ｂを露出させる（第３工程）。引き続き、図５に示すとおり、露出した各第２金属箔１２ｂ，１２ｂに対してエッチングを行って導体パターン３０を形成する（第４工程）。この導体パターン３０は、キャパシタの対向電極であり得る。また、該対向電極に接続する信号線、電源線、あるいはグラウンド線であり得る。導体パターン３０の形成方法に特に制限はなく、例えばプリント配線板の技術分野においてこれまで用いられてきたサブトラクティブ法を用いることができる。一例として、露出した各第２金属箔１２ｂ，１２ｂを整面し、その上にドライフィルムを張り合わせてエッチングレジスト層を形成する。このエッチングレジスト層に、キャパシタ回路を含む電気回路を露光現像し、エッチングパターンを形成する。その後、例えばエッチング液で回路エッチングを行い、導体パターンが形成される。誘電体層１１は、樹脂基材２１及び第１キャリア１３ａ，１３ａによって支持されているので、回路形成までに行われる様々な工程でのハンドリング性が良好である。また、エッチング時にシャワー圧が加わっても誘電体層１１の破壊が抑制される。
＜第５工程＞
　本工程においては、第４工程において形成された導体パターン３０を含む、積層体２０の露出面上に、図６に示すとおり、絶縁層３５，３５及び金属層３７，３７を積層する。絶縁層３５及び金属層３７の積層方法に、特に制限はない。例えば絶縁層３５及び銅層等の金属層３７を別途用意しておき、それらを積層体２０における導体パターン３０の露出面に積層することもできる。例えば絶縁層３５として、先に第２工程に関して説明した樹脂基材２１と同種のものを用い、これを導体パターン３０上に積層するとともに、その上に金属層３７を積層する。絶縁層３５は、積層体２０との積層前の状態においては、半硬化のＢステージ状態のものであることが好ましく、その状態の絶縁層３５を金属層３７とともに積層体２０と積層し、加熱下にプレスすることで絶縁層３５が硬化してこれら三者が接合一体化される。また、絶縁層３５及び金属層３７を別途用意することに代えて、これらの積層を樹脂付金属箔によって行ってもよい。金属箔の厚みは、目的とするプリント配線板の具体的な用途に応じて適切な値が選択される。
　前記の金属層３７としては、銅箔をはじめとする各種の金属箔を用いることができる。例えば圧延箔、電解箔、及び気相箔などを用いることができる。金属層３７が薄い場合には、金属箔単独ではなく、キャリア付金属箔を用いて該金属層３７を形成してもよい。
＜第６工程＞
　本工程においては、第５工程において絶縁層３５及び金属層３７が積層された積層体２０を、図７に示すとおり、第１キャリア１２ａと第１金属箔１３ａとの間で剥離する。この後、公知の方法によって回路形成を行うことで、誘電体層１１を有する多層プリント配線板が得られる。このようにして得られたプリント配線板は、その具体的な用途に応じ、このまま用いてもよく、あるいは更に積層等の加工が施されてもよい。
　以上のとおり、本製造方法は、誘電体層１１に補強材が含まれていなくても、プリント配線板の製造過程において、誘電体層に割れ等の欠陥が発生しづらい点で、例えば特許文献１に記載の技術にくらべて非常に有利である。また、既に硬化した状態の誘電体層１１を用いてプリント配線板を製造するので、プリント配線板の製造過程において誘電体層１１の厚みが変化しづらく、そのことに起因してプリント配線板に内蔵されるキャパシタの静電容量にばらつきが生じにくくなる。しかも本製造方法によれば、従来法と同等又はそれよりも少ない工程数でキャパシタ内蔵のプリント配線板を製造できる。
　以上、本発明をその好ましい実施形態に基づき説明したが、本発明は前記実施形態に制限されない。
　以上、詳述したとおり、本発明の製造方法によれば、プリント配線板に内蔵されたキャパシタの静電容量にばらつきが生じにくくなる。また誘電体層に割れ等の欠陥が発生しづらい。更に、従来法と同等又はそれよりも少ない工程数でキャパシタ内蔵のプリント配線板を製造できる。

Claims (10)

  1. 　厚さ３０μｍ以下の誘電体層を有するプリント配線板の製造方法であって、
    　誘電体層の一方の面に第１金属箔が積層されるとともに他方の面に第２金属箔が積層され、且つ第１金属箔及び第２金属箔に、剥離層を介して第１キャリア及び第２キャリアが積層されてなる金属張積層板を用意し、
    　一対の前記金属張積層板を用い、樹脂基材の各面に、各金属張積層板における第１キャリアが該樹脂基材と対向するように、各金属張積層板と該樹脂基材とを積層して積層体を形成し、
    　前記積層体から第２キャリアを剥離して第２金属箔を露出させ、
    　露出した第２金属箔に対してエッチングを行って導体パターンを形成し、
    　形成された前記導体パターン上に絶縁層を積層するとともに、該絶縁層上に金属層を積層し、
    　然る後、前記積層体を第１キャリアと第１金属箔との間で剥離する、工程を有し、
    　前記誘電体層は、該誘電体層を補強するための繊維状材料又はフィルム状材料を含んでいない、誘電体層を有するプリント配線板の製造方法。
  2. 　前記誘電体層として、厚みのばらつきが±１５％以下であるものを用いる請求項１に記載の製造方法。
  3. 　前記誘電体層として、その比誘電率が１０以上であるものを用いる請求項１又は２に記載の製造方法。
  4. 　前記誘電体層として、誘電体層中に誘電体粒子を含むものを用いる請求項１ないし３のいずれか一項に記載の製造方法。
  5. 　前記誘電体層として、誘電体層中に誘電体粒子を６０質量％以上、９５％以下含むものを用いる請求項１ないし４のいずれか一項に記載の製造方法。
  6. 　樹脂基材と、
    　厚さ３０μｍ以下の誘電体層の一方の面に第１金属箔が積層されるとともに他方の面に第２金属箔が積層され、且つ第１金属箔及び第２金属箔に剥離層を介して第１キャリア及び第２キャリアが積層されてなる一対の金属張積層板と、
    を具備し、
    　前記樹脂基材の各面に、各金属張積層板における第１キャリアが該樹脂基材と対向するように、各金属張積層板と該樹脂基材とが積層されてなる積層体。
  7. 　前記誘電体層は、その厚みのばらつきが±１５％以下である請求項６に記載の積層体。
  8. 　前記誘電体層はその比誘電率が１０以上である請求項６又は７に記載の積層体。
  9. 　前記誘電体層は、該誘電体層中に誘電体粒子を含んでいる請求項６ないし８のいずれか一項に記載の積層体。
  10. 　前記誘電体層は、該誘電体層中に誘電体粒子を６０質量％以上、９５％以下含んでいる請求項６ないし９のいずれか一項に記載の積層体。
PCT/JP2015/082627 2015-11-19 2015-11-19 誘電体層を有するプリント配線板の製造方法 WO2017085849A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
PCT/JP2015/082627 WO2017085849A1 (ja) 2015-11-19 2015-11-19 誘電体層を有するプリント配線板の製造方法
JP2017551937A JP6907123B2 (ja) 2015-11-19 2016-11-18 誘電体層を有するプリント配線板の製造方法
KR1020187011739A KR102547533B1 (ko) 2015-11-19 2016-11-18 유전체층을 가지는 프린트 배선판의 제조 방법
MYPI2018000667A MY193835A (en) 2015-11-19 2016-11-18 Production method for printed wiring board having dielectric layer
US15/773,373 US10342143B2 (en) 2015-11-19 2016-11-18 Production method for printed wiring board having dielectric layer
PCT/JP2016/084204 WO2017086418A1 (ja) 2015-11-19 2016-11-18 誘電体層を有するプリント配線板の製造方法
TW105137826A TWI731894B (zh) 2015-11-19 2016-11-18 具有介電質層之印刷電路板之製造方法
CN201680064369.6A CN108353509B (zh) 2015-11-19 2016-11-18 具有电介质层的印刷电路板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/082627 WO2017085849A1 (ja) 2015-11-19 2015-11-19 誘電体層を有するプリント配線板の製造方法

Publications (1)

Publication Number Publication Date
WO2017085849A1 true WO2017085849A1 (ja) 2017-05-26

Family

ID=58718994

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2015/082627 WO2017085849A1 (ja) 2015-11-19 2015-11-19 誘電体層を有するプリント配線板の製造方法
PCT/JP2016/084204 WO2017086418A1 (ja) 2015-11-19 2016-11-18 誘電体層を有するプリント配線板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/084204 WO2017086418A1 (ja) 2015-11-19 2016-11-18 誘電体層を有するプリント配線板の製造方法

Country Status (7)

Country Link
US (1) US10342143B2 (ja)
JP (1) JP6907123B2 (ja)
KR (1) KR102547533B1 (ja)
CN (1) CN108353509B (ja)
MY (1) MY193835A (ja)
TW (1) TWI731894B (ja)
WO (2) WO2017085849A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023189300A1 (ja) * 2022-03-29 2023-10-05 三井金属鉱業株式会社 キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
KR20190116139A (ko) * 2019-07-22 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
CN114698223A (zh) * 2020-12-29 2022-07-01 广东生益科技股份有限公司 一种覆不对称金属箔的层压板和包含其的印刷线路板
WO2022153275A1 (en) * 2021-01-18 2022-07-21 Vayyar Imaging Ltd. Systems and methods for improving high frequency transmission in printed circuit boards

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ
JP2003292733A (ja) * 2002-04-02 2003-10-15 Mitsui Mining & Smelting Co Ltd プリント配線板の内蔵キャパシタ層形成用の誘電体フィラー含有樹脂及びその誘電体フィラー含有樹脂を用いて誘電体層を形成した両面銅張積層板並びにその両面銅張積層板の製造方法
JP2004216830A (ja) * 2003-01-17 2004-08-05 Ube Ind Ltd 低誘電率ポリイミド基板の製造法
JP2006253656A (ja) * 2005-03-11 2006-09-21 Samsung Electro Mech Co Ltd 多層キャパシタ内蔵型のプリント基板の製造方法
JP2007123940A (ja) * 2003-06-27 2007-05-17 Tdk Corp コンデンサを内蔵した基板およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8062539B2 (en) * 2004-08-10 2011-11-22 Mitsui Mining & Smelting Co., Ltd. Method for manufacturing multilayer printed wiring board and multilayer printed wiring board obtained by the same
JP2007214427A (ja) * 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
MY172115A (en) * 2006-09-06 2019-11-14 Univ Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
JP4533449B2 (ja) * 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
WO2011004664A1 (ja) * 2009-07-07 2011-01-13 日鉱金属株式会社 銅箔複合体
JP4546581B2 (ja) * 2010-05-12 2010-09-15 新光電気工業株式会社 配線基板の製造方法
KR101528995B1 (ko) * 2011-03-31 2015-06-15 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 금속박 복합체 및 그것을 사용한 플렉시블 프린트 기판, 그리고 성형체 및 그 제조 방법
US10723112B2 (en) * 2011-05-23 2020-07-28 National University Of Singapore Method of transferring thin film
JP5316615B2 (ja) * 2011-09-07 2013-10-16 株式会社村田製作所 積層セラミック電子部品
JP6147559B2 (ja) * 2013-05-07 2017-06-14 Ｊｘ金属株式会社 積層体、銅張積層体、フレキシブル配線板及び立体成型体
JP5826322B2 (ja) * 2014-03-25 2015-12-02 Jx日鉱日石金属株式会社 表面処理銅箔、銅張積層板、プリント配線板、電子機器、半導体パッケージ用回路形成基板、半導体パッケージ及びプリント配線板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ
JP2003292733A (ja) * 2002-04-02 2003-10-15 Mitsui Mining & Smelting Co Ltd プリント配線板の内蔵キャパシタ層形成用の誘電体フィラー含有樹脂及びその誘電体フィラー含有樹脂を用いて誘電体層を形成した両面銅張積層板並びにその両面銅張積層板の製造方法
JP2004216830A (ja) * 2003-01-17 2004-08-05 Ube Ind Ltd 低誘電率ポリイミド基板の製造法
JP2007123940A (ja) * 2003-06-27 2007-05-17 Tdk Corp コンデンサを内蔵した基板およびその製造方法
JP2006253656A (ja) * 2005-03-11 2006-09-21 Samsung Electro Mech Co Ltd 多層キャパシタ内蔵型のプリント基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023189300A1 (ja) * 2022-03-29 2023-10-05 三井金属鉱業株式会社 キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法

Also Published As

Publication number Publication date
TWI731894B (zh) 2021-07-01
WO2017086418A1 (ja) 2017-05-26
TW201725953A (zh) 2017-07-16
US10342143B2 (en) 2019-07-02
MY193835A (en) 2022-10-27
CN108353509B (zh) 2020-08-07
CN108353509A (zh) 2018-07-31
KR102547533B1 (ko) 2023-06-26
KR20180083317A (ko) 2018-07-20
US20180332721A1 (en) 2018-11-15
JP6907123B2 (ja) 2021-07-21
JPWO2017086418A1 (ja) 2018-09-06

Similar Documents

Publication Publication Date Title
WO2017085849A1 (ja) 誘電体層を有するプリント配線板の製造方法
US6693793B2 (en) Double-sided copper clad laminate for capacitor layer formation and its manufacturing method
JPWO2006016586A1 (ja) 多層プリント配線板の製造方法及びその製造方法で得られた多層プリント配線板
WO2006016589A1 (ja) 誘電層構成材料の製造方法及びその製造方法で得られた誘電層構成材料、誘電層構成材料を用いてキャパシタ回路形成部材を製造する方法及びその製造方法で得られたキャパシタ回路形成部材及び、該誘電層構成材料又は／及びキャパシタ回路形成部材を用いて得られる多層プリント配線板。
US20070148421A1 (en) Printed circuit board material for embedded passive devices and preparing method thereof
JP2006310822A (ja) ハイブリッド材料を用いたキャパシタ内蔵型プリント基板およびその製造方法
WO2021251288A1 (ja) 両面銅張積層板
JP2008218966A (ja) キャパシタ内蔵型プリント基板の製造方法及びキャパシタ内蔵型プリント基板
TWI455662B (zh) A method for manufacturing a capacitor-type printed wiring board, and a method for manufacturing the capacitor-type printed wiring board
JP2007123940A (ja) コンデンサを内蔵した基板およびその製造方法
JP3927562B2 (ja) コンデンサを内蔵した基板の製造方法
US11285700B2 (en) Multilayer laminate and method for producing multilayer printed wiring board using same
JP2004095804A (ja) 受動素子内蔵プリント配線板及びその製造方法
JP2007081274A (ja) フレキシブル回路用基板
JP4958370B2 (ja) 電子部品用金属化フィルム
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
WO2023189300A1 (ja) キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法
JP2003200526A (ja) プリント配線板製造用材料及びプリント配線板及びその製造方法
TW202407729A (zh) 電容器內藏型印刷配線板及多層印刷配線板之製造方法
JP2004311987A (ja) 多層基板
JP2009290233A (ja) 配線基板とその製造方法
JP2004356265A (ja) プリント配線板およびその製造方法
JP2006041321A (ja) 積層電子部品の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15908789

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15908789

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP