CN111211079B - 集成电路封装体的制造方法 - Google Patents

集成电路封装体的制造方法 Download PDF

Info

Publication number
CN111211079B
CN111211079B CN201910062098.6A CN201910062098A CN111211079B CN 111211079 B CN111211079 B CN 111211079B CN 201910062098 A CN201910062098 A CN 201910062098A CN 111211079 B CN111211079 B CN 111211079B
Authority
CN
China
Prior art keywords
integrated circuit
circuit package
layer
coating
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910062098.6A
Other languages
English (en)
Other versions
CN111211079A (zh
Inventor
郭桂冠
林子翔
王政尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Riyuexin Semiconductor Suzhou Co ltd
Original Assignee
Suzhou ASEN Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou ASEN Semiconductors Co Ltd filed Critical Suzhou ASEN Semiconductors Co Ltd
Priority to CN201910062098.6A priority Critical patent/CN111211079B/zh
Publication of CN111211079A publication Critical patent/CN111211079A/zh
Application granted granted Critical
Publication of CN111211079B publication Critical patent/CN111211079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的实施例涉及集成电路封装体的制造方法。根据本发明一实施例的方法包含：提供载板；在载板上形成涂层，涂层可粘结在载板上；提供经塑封的集成电路封装体，集成电路封装体的引脚底面上覆盖有胶材层；将集成电路封装体安装在载板上，其中胶材层与涂层粘结在一起；在集成电路封装体的暴露表面上形成金属屏蔽层；自胶材层上移除涂层及载板；以及自集成电路封装体的引脚底面上移除胶材层从而形成单独的具有金属屏蔽层的集成电路封装体。与现有技术相比，本发明的实施例达到了去除金属毛刺/金属碎屑的目的，提高了集成电路封装体的质量和可靠性，同时可避免残留的金属毛刺/金属碎屑给后续电子产品的组装带来短路的风险。

Description

集成电路封装体的制造方法
技术领域
本发明大体上涉及半导体领域，更具体地，涉及集成电路封装体的制造方法。
背景技术
电磁波干扰(EMI)是集成电路系统中常见的干扰，其影响着电子产品内部集成电路封装体的电气性能。目前克服EMI通常的做法是：通过在集成电路封装体的塑封外壳上溅镀金属屏蔽层来减少EMI。具体而言：将切割后的单个集成电路封装体平铺放置在带有双面胶材的载板上，载板带着该集成电路封装体经过等离子溅射腔室，经由真空溅射使得在该集成电路封装体的塑封外壳上形成一金属屏蔽层，并使金属屏蔽层与集成电路封装体的接地引脚连接，以此达到减少EMI的目的。
由于集成电路封装体与双面胶材垂直相交的侧壁上的金属屏蔽层的沉积速度远远大于其它部分，因此在将该具有金属屏蔽层的集成电路封装体从带有双面胶材的载板上剥离时会在集成电路封装体的表面形成金属毛刺/金属碎屑。这些金属毛刺/金属碎屑主要是该侧壁的位置处撕扯出来的自金属屏蔽层的部分金属，并会给后续的电子产品组装和使用带来了潜在的短路风险。虽然可以通过使用毛刷等方式对金属毛刺进行清洁，但是这种清洁效果较差，无法将金属毛刺/金属碎屑彻底清除干净。
因此，现有的集成电路封装体的制造工艺需进一步改进。
发明内容
本发明的目的之一在于提供一种集成电路封装体的制造方法，其对集成电路封装体的溅镀工艺进行了改进，可在封装工艺中达到去除金属毛刺/金属碎屑的目的。
根据本发明的一实施例的集成电路封装体的制造方法包含：提供载板；在载板上形成涂层，涂层可粘结在载板上；提供经塑封的集成电路封装体，集成电路封装体的引脚底面上覆盖有胶材层；将集成电路封装体安装在载板上，其中胶材层与涂层粘结在一起；在集成电路封装体的暴露表面上形成金属屏蔽层；自胶材层上移除涂层及载板；以及自集成电路封装体的引脚底面上移除胶材层从而形成单独的具有金属屏蔽层的集成电路封装体。
根据本发明的另一实施例，涂层是硅胶涂层。根据本发明的又一实施例，胶材层的平面尺寸与引脚底面的平面尺寸实质上相同。根据本发明的又一实施例，涂层经加热固化而固定在载板上。根据本发明的又一实施例，涂层与胶材层之间的粘力小于胶材层与集成电路封装体的引脚底面之间的粘力。根据本发明的又一实施例，金属屏蔽层的材料是铜、不锈钢、钛或铁。根据本发明的又一实施例，通过在真空环境下对所述集成电路封装体进行溅镀工艺形成所述金属屏蔽层。
与现有技术相比，本发明一实施例提供的集成电路封装体的制造方法，通过在集成电路封装体的表面预贴胶膜，将产品贴装到带有涂层的载板上并完成溅镀工艺，金属毛刺/金属碎屑即可随胶膜一同卸下，如此达到了去除金属毛刺/金属碎屑的目的，提高了集成电路封装体的质量和可靠性，同时可避免残留的金属毛刺/金属碎屑给后续电子产品的组装带来短路的风险。
附图说明
图1为根据本发明一实施例的具有金属层的集成电路封装体示意图
图2-6为根据本发明一实施例的如图1所示的集成电路封装体的制造方法
具体实施方式
以下内容是本发明的具体实施方式的详细说明，这些具体实施方式可参考相对应的附图，以使这些附图构成实施方式的一部分。同时也通过说明，公开本发明可据以施行的方式。这些实施例的说明己包含足够的细节，使本技术领域的技术人员可据以实施本发明。其它实施例也可被加以施行，且对于其结构上所做的改变仍属本发明所涵盖的范围。
因此，下文的细节描述将不被视为一种限定，且本发明所涵盖的范畴仅被所附的权利要求以及其同意义的涵盖范围。本发明的一或多个实施例将参考附图描述，其中相同元件符号用来表示相同元件，且其中描述的结构未必按比例所绘制。
为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。
图1为根据本发明一实施例的具有金属层的集成电路封装体100示意图。如图1所示，集成电路封装体100具有引脚部10以及塑封部12。塑封部12的内部塑封有半导体芯片以及导线框架等(未示出)。在引脚部10以及塑封部12的外部还具有金属层14，该金属层14覆盖了集成电路封装体100的暴露的表面，并使得金属层14与集成电路封装体100的接地引脚(未示出)相连，从而起到了屏蔽来自外部干扰信号的作用。在本实施例中，该金属层14覆盖了除集成电路封装体100的引脚部10的底面16以外的所有表面。而且根据本发明一实施例的具有金属层14的集成电路封装体100，其侧壁18上(尤其是包覆引脚部10的金属层14的位置处)实质上没有金属毛刺/金属碎屑，有效避免了金属毛刺/金属碎屑残留给后续工艺带来的短路的风险。而这一优点可通过图2-6所示的根据本发明的一实施例的集成电路封装体的制造方法直接得到。
当然，图2到图6所示的根据本发明的一实施例的集成电路封装体的制造方法还可用于制造除如图1所示的集成电路封装体100之外的其它集成电路封装体100。
如图2所示，首先提供一载板20，其可用于在后续工艺步骤中承载集成电路封装体100。可在载板20上形成一涂层22。在本发明的一实施例中，涂层22可以是玻璃胶或硅胶等，相应的可以粘结的方式设置于载板20上。接着，对该涂层22进行加热，使其固化在载板20上。
根据本发明一实施例，固化后的涂层22的厚度大约为0.1～0.7mm。
如图3所示，提供一集成电路封装体100，并在该集成电路封装体100的引脚部10的底面16上粘结一胶材层30。随后，将带有胶材层30的该集成电路封装体100安置在载板20上，并使胶材层30与涂层22粘结在一起。
根据本发明一实施例，胶材层30的平面尺寸与集成电路封装体100的引脚部10的底面16的平面尺寸实质上相同。
根据本发明的另一实施例，在涂层22也具有一定的粘力的情况下，涂层202与胶材层30之间的粘力小于胶材层30与集成电路封装体100的引脚部10的底面16之间的粘力。
如图4所示，在图3所示的结构的暴露表面上形成金属层14。具体的，该金属层14形成于涂层22的上表面的暴露部分以及集成电路封装体100的暴露部分。在本发明一实施例中，可通过溅射工艺形成该金属层14。具体的，将图3所示的结构置于超高真空环境中，通过等离子放电，轰击金属靶材的表面，从而将金属靶材上的金属分子溅射至图3所示的结构的经暴露表面上，以此形成如图4所示的具有金属层14的集成电路封装体100。金属层14部分覆盖了集成电路封装体100的引脚部10的一部分(即，引脚部10的两个侧面)，从而可与集成电路封装体100的接地引脚(未示出)相连，从而起到了屏蔽干扰信号的作用。
根据本发明一实施例，溅射到图3所示的结构的暴露表面的金属层14，其材料可以是铜、不锈钢、钛或铁，但并不以此为限。
如图5所示，自胶材层30上移除涂层22以及载板20。由于涂层22与胶材层30之间的粘力小于胶材层30与集成电路封装体1的引脚部10的底面16之间的粘力，因此在将涂层22以及载板20从胶材层30上移除时，并不会将胶材层30一并从集成电路封装体100的引脚部10的底面16移除。也就是说，在移除涂层22以及载板20后，胶材层30仍然会粘附在集成电路封装体100的引脚部10的底面16上。如图5所示，在移除涂层22以及载板20后，集成电路封装体100的底部可暴露出胶材层30以及位于胶材层30的两侧的部分金属层14。
如图6所示，将胶材层30从集成电路封装体100的引脚部10的底面16移除。由于胶材层30两侧的也溅射有部分金属层14，因此在移除胶材层30时该部分金属层14会随着胶材层30的移除而被同时移除掉。如此，可得到如图1所示的具有金属层14的集成电路封装体100，其上不会存在金属毛刺/金属碎屑。因而本发明实施例提供的方法可在移除胶材层30的同时达到去除集成电路封装体100的金属毛刺/金属碎屑的目的。简化了集成电路封装体100的制造流程，同时避免了残留的毛刺给终端产品组装带来短路的风险，提高了集成电路产品的质量和可靠性。
本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。

Claims (6)

1.一种集成电路封装体的制造方法，其包含：
提供载板；
在所述载板上形成涂层，所述涂层可粘结在所述载板上；
提供经塑封的集成电路封装体，所述集成电路封装体的引脚底面上覆盖有胶材层；
将所述集成电路封装体安装在所述载板上，其中所述胶材层与所述涂层粘结在一起；
在所述集成电路封装体的暴露表面上形成金属屏蔽层；
自所述胶材层上移除所述涂层及所述载板，由此在所述胶材层的侧表面形成金属毛刺；以及
自所述集成电路封装体的引脚底面上移除所述胶材层，由此所述金属毛刺会随着所述胶材层的移除而被一同移除，从而形成单独的具有金属屏蔽层的集成电路封装体；
其中所述涂层与所述胶材层之间的粘力小于所述胶材层与所述集成电路封装体的所述引脚底面之间的粘力，使得在将所述涂层以及所述载板从所述胶材层上移除时，所述胶材层仍然位于所述集成电路封装体的所述引脚底面上。
2.根据权利要求1所述的集成电路封装体的制造方法，其中所述涂层是硅胶涂层。
3.根据权利要求1所述的集成电路封装体的制造方法，其中所述胶材层的平面尺寸与所述引脚底面的平面尺寸实质上相同。
4.根据权利要求1所述的集成电路封装体的制造方法，其中所述涂层经加热固化而固定在所述载板上。
5.根据权利要求1所述的集成电路封装体的制造方法，其中所述金属屏蔽层的材料是铜、不锈钢、钛或铁。
6.根据权利要求1所述的集成电路封装体的制造方法，其中通过在真空环境下对所述集成电路封装体进行溅镀工艺形成所述金属屏蔽层。
CN201910062098.6A 2019-01-23 2019-01-23 集成电路封装体的制造方法 Active CN111211079B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910062098.6A CN111211079B (zh) 2019-01-23 2019-01-23 集成电路封装体的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910062098.6A CN111211079B (zh) 2019-01-23 2019-01-23 集成电路封装体的制造方法

Publications (2)

Publication Number Publication Date
CN111211079A CN111211079A (zh) 2020-05-29
CN111211079B true CN111211079B (zh) 2020-12-25

Family

ID=70787959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910062098.6A Active CN111211079B (zh) 2019-01-23 2019-01-23 集成电路封装体的制造方法

Country Status (1)

Country Link
CN (1) CN111211079B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311730A (ja) * 2003-04-08 2004-11-04 Toppan Forms Co Ltd 非接触型ｉｃラベル用電磁シールドフィルム
CN103247604A (zh) * 2012-02-01 2013-08-14 三美电机株式会社 电子模块及其制造方法
CN105378919A (zh) * 2014-05-28 2016-03-02 核心整合科技股份有限公司 使用液态胶粘剂用于半导体封装件emi屏蔽的溅射方法及其溅射设备
CN105977169A (zh) * 2016-05-25 2016-09-28 环旭电子股份有限公司 封装体电磁防护层的制造方法
CN106024759A (zh) * 2016-05-25 2016-10-12 环旭电子股份有限公司 封装体电磁防护层的制造方法
CN107680910A (zh) * 2017-09-14 2018-02-09 江苏长电科技股份有限公司 一种去除毛边的方法及装置
US20180204804A1 (en) * 2017-01-17 2018-07-19 Qorvo Us, Inc. Electromagnetic shielding for integrated circuit modules

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6198176B2 (ja) * 2013-02-26 2017-09-20 三菱マテリアル株式会社 表面被覆切削工具
US10161075B2 (en) * 2016-06-30 2018-12-25 Midea Group Co., Ltd. Laundry washing machine with automatic detection of detergent deficit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311730A (ja) * 2003-04-08 2004-11-04 Toppan Forms Co Ltd 非接触型ｉｃラベル用電磁シールドフィルム
CN103247604A (zh) * 2012-02-01 2013-08-14 三美电机株式会社 电子模块及其制造方法
CN105378919A (zh) * 2014-05-28 2016-03-02 核心整合科技股份有限公司 使用液态胶粘剂用于半导体封装件emi屏蔽的溅射方法及其溅射设备
CN105977169A (zh) * 2016-05-25 2016-09-28 环旭电子股份有限公司 封装体电磁防护层的制造方法
CN106024759A (zh) * 2016-05-25 2016-10-12 环旭电子股份有限公司 封装体电磁防护层的制造方法
US20180204804A1 (en) * 2017-01-17 2018-07-19 Qorvo Us, Inc. Electromagnetic shielding for integrated circuit modules
CN107680910A (zh) * 2017-09-14 2018-02-09 江苏长电科技股份有限公司 一种去除毛边的方法及装置

Also Published As

Publication number Publication date
CN111211079A (zh) 2020-05-29

Similar Documents

Publication Publication Date Title
TWI594391B (zh) Method of manufacturing semiconductor device
JP6527640B2 (ja) キャリア超薄型基板
CN111415913B (zh) 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法
TW201801282A (zh) 用於電磁干擾屏蔽之系統與方法
JPH11204551A (ja) 半導体装置の製造方法
TWI581381B (zh) Semiconductor package structure and packaging method thereof
US9653411B1 (en) Electronic package that includes fine powder coating
JP2004349728A (ja) カプセル化電子部品、特に集積回路の製造方法
JP6498118B2 (ja) デバイスおよび方法
CN108565244B (zh) 减薄工艺的揭膜方法
CN111211079B (zh) 集成电路封装体的制造方法
CN106409732A (zh) 一种利用uv实现晶圆与玻璃分离的方法
TWI773341B (zh) 半導體裝置的製造方法
JPH02209739A (ja) 半導体装置の製造方法
CN113658878A (zh) 电磁屏蔽结构的制备方法
US20200388576A1 (en) Layer for etched identification marks on a package
US20090181499A1 (en) Ic packaging process
CN110767630A (zh) SiP模块电磁屏蔽方法
CN115466576B (zh) Uv胶带、bga磁控溅射封装方法和bga电子产品
CN108365021A (zh) 一种红外探测器晶圆封装方法
RU2023329C1 (ru) Способ изготовления интегральной схемы
CN114427077A (zh) 选择性溅镀方法及其电子产品
CN117524891A (zh) 一种大功率芯片封装键合的方法及芯片封装件
CN116469902A (zh) 影像传感器模块的制造方法
CN114334913A (zh) 镀层结构及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province

Patentee after: Riyuexin semiconductor (Suzhou) Co.,Ltd.

Address before: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province

Patentee before: SUZHOU ASEN SEMICONDUCTORS Co.,Ltd.