JP6498118B2 - デバイスおよび方法 - Google Patents

デバイスおよび方法 Download PDF

Info

Publication number
JP6498118B2
JP6498118B2 JP2015533227A JP2015533227A JP6498118B2 JP 6498118 B2 JP6498118 B2 JP 6498118B2 JP 2015533227 A JP2015533227 A JP 2015533227A JP 2015533227 A JP2015533227 A JP 2015533227A JP 6498118 B2 JP6498118 B2 JP 6498118B2
Authority
JP
Japan
Prior art keywords
emc
integrated circuit
grinding
ultra
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015533227A
Other languages
English (en)
Other versions
JP2015532017A (ja
Inventor
チン・ルン−パオ
リン・イ−クオ
チェン・チア・チュアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silego Technology Inc
Original Assignee
Silego Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silego Technology Inc filed Critical Silego Technology Inc
Publication of JP2015532017A publication Critical patent/JP2015532017A/ja
Application granted granted Critical
Publication of JP6498118B2 publication Critical patent/JP6498118B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Description

［他の出願の相互参照］
本出願は、参照により本明細書に組み込む２０１２年９月２０日出願の「ＥＸＴＲＥＭＥＬＹ ＴＨＩＮ ＰＡＣＫＡＧＥ」という名称の米国仮特許出願公開第６１／７０３，７０８号に対する優先権を主張するものである。
典型的なチップ製造組立てプロセスは、ＥＭＣ（エポキシ樹脂成形材料）を塗布してデバイスの全領域をカバーし、デバイスに対してリード上にめっきを施し、次いでデバイスをソーイングブレードによって分離することを含む。ＥＭＣフィラーは、光放出に起因する漏れおよび水分の浸入から集積回路を保護するが、全体のパッケージ厚さに関与もする。図１は、前述した組立てプロセスから得られる典型的なデバイス構造を示す。図示されるように、集積回路（すなわちチップ）を取り囲むＥＭＣは、得られるデバイス寸法に大きく関与する。
本発明の様々な実施形態を、以下の詳細な説明および添付図面で開示する。
典型的な組立てプロセスから得られる従来技術のデバイス構造を示す図である。
研削プロセスを含む組立てプロセスにより得られるパッケージ構造の一実施形態を示す図である。
研削プロセスを含む組立てプロセスにより得られるパッケージ構造の一実施形態を示す図である。
極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。 極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す図である。
開示される組立てプロセスから得られるデバイスの例示的な寸法を示す図である。
本発明は、プロセス、装置、システム、物質の組成、コンピュータ可読記憶媒体上で具現化されるコンピュータプログラム製品、および／または処理装置、例えば、そこに結合されたメモリに記憶されている命令および／またはメモリによって提供される命令を実行するように構成された処理装置としての形を含めた多くの形で実装することができる。本明細書では、これらの実装形態、または本発明が取ることができる任意の他の形態を、技法と呼ぶことがある。一般に、開示するプロセスのステップの順序は、本発明の範囲内で変更することができる。特に指示のない限り、タスクを実施するように構成されているものとして述べる処理装置またはメモリなどの構成要素は、所与の時間にタスクを実施するように一時的に構成された汎用構成要素、またはタスクを実施するように製造された専用構成要素として実装することができる。本明細書で使用するとき、用語「処理装置」は、コンピュータプログラム命令などのデータを処理するように構成された１つまたは複数のデバイス、回路、および／または処理コアを表す。
以下、本発明の原理を例示する添付図面と共に、本発明の１つまたは複数の実施形態の詳細な説明を行う。そのような実施形態に関連付けて本発明を説明するが、本発明は、どの実施形態にも限定されない。本発明の範囲は、特許請求の範囲のみによって限定され、本発明は、多数の変形形態、修正形態、および均等形態を包含する。本発明を完全に理解できるように、以下の説明では多くの具体的な詳細を述べる。これらの詳細は例示の目的で提供されるものであり、本発明は、これらの具体的な詳細のいくつかまたは全てを含まなくても、特許請求の範囲に従って実施することができる。分かりやすくするために、本発明を不要に曖昧にしないように、本発明に関係する技術分野における既知の技術的事項は詳細には説明していない。
より薄いパッケージ厚さを実現するための様々な技法を本明細書で開示する。さらに述べるように、開示する組立てプロセスは、全体のデバイス厚さを減少させるための研削プロセスを含む。研削プロセスは、複数のタイプのより薄いパッケージ構造を実現可能にする。いくつかの実施形態では、研削プロセスは、集積回路（すなわちチップ）の裏面を露出させるために採用され、この裏面は、光放出に感受性のないデバイスに採用可能であり得る。代替として、例えば、研削された表面に接着テープが貼着されることがあり、光放出に起因する漏れおよび水分の浸入から集積回路を保護する。
図２Ａは、研削プロセスを含む組立てプロセスにより得られるパッケージ構造の一実施形態を示す。図示されるように、パッケージ構造２００は、ＥＭＣ（エポキシ樹脂成形材料）２０４によって一部取り囲まれ、バンプ２０８を介してリードフレーム（Ｌ／Ｆ）または基板２０６に接続された集積回路（すなわちチップ）２０２を含む。いくつかの実施形態では、パッケージ構造２００は、ＥＭＣ射出成形後に、少なくともチップの裏面が露出されるまで、および／または望みの厚さが実現されるまでリードフレームまたは基板全体に上面研削を施すことにより得られる。提示される例において、パッケージ構造２００は、チップを保護するためにデバイスの上（すなわち裏返されたチップ２０２の裏面）に貼着された接着テープ（すなわちラミネートフィルム）２１０を含む。パッケージ構造２００は、例えば、極薄ＤＦＮ（ｄｕａｌ ｆｌａｔ ｎｏ−ｌｅａｄ；デュアル・フラット・ノーリード）またはＱＦＮ（ｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄ；クアッド・フラット・ノーリード）パッケージを備えることがある。
図２Ｂは、研削プロセスを含む組立てプロセスにより得られるパッケージ構造の一実施形態を示す。図示されるように、パッケージ構造２２０は、ＥＭＣ２２４によって一部取り囲まれ、バンプ２２８を介してリードフレームまたは基板２２６に接続された集積回路（すなわちチップ）２２２を含む。いくつかの実施形態では、パッケージ構造２２０は、ＥＭＣ射出成形後に、少なくともチップの裏面が露出されるまで、および／または望みの厚さが実現されるまでリードフレームまたは基板全体に上面研削を施すことにより得られる。この例では、集積回路２２２の裏面が露出されており、すなわち、図２Ａの実施形態におけるように接着テープは貼着されない。パッケージ構造２２０は、例えば、シリコン露出型の極薄ＤＦＮまたはＱＦＮパッケージを備えることがある。
図３Ａ〜図３Ｑは、図２Ａ〜２Ｂに関して述べたような極薄パッケージ構造を作製するための組立てプロセスの一実施形態を示す。図３Ａは、ウェハ３００において各チップ３０２を分離するためにウェハ３００をダイシングする様子を示す。図３Ａにさらに示されるように、各チップ３０２は、その後、裏返し、フラックス浸漬、およびリードフレームまたは基板３０４への実装を行われる。図３Ｂは、リードフレームまたは基板３０４上へのフリップチップ実装を示す。図３Ｃは、チップ３０２とリードフレームまたは基板３０４との間にバンプを接続するためのリフローステップを示す。リフロー温度プロファイルは、バンプの組成および特性に依存する。図３Ｄは、成形ステップを示し、この成形ステップは、例えば射出成形ツールによって行われる。図示されるように、チップ３０２は、このステップ中にＥＭＣ３０６によって取り囲まれる。
また、図３Ａ〜図３Ｄは、裏面接着テープ３０５も示し、これは、チップ３０２がリードフレーム３０４に実装される実施形態に関して適用可能である。図３Ｅは、裏面接着テープ３０５を除去するためのステップを示す。図３Ｆは、チップ３０２がリードフレーム３０４に実装される実施形態でリード仕上げ３０７を提供するためのリードめっきステップを示す。チップ３０２が基板３０４に実装される実施形態では、基板の端子／リードは、既に事前めっき仕上げを有する。図３Ｇは、リードフレーム／基板実装（すなわち裏面ラミネート）ステップを示す。図示されるように、裏面実装テープ３０８は、後続の上面研削のための準備段階で貼着されている。
図３Ｈは、研削ホイール３１０を使用して上面研削が行われる研削ステップを示す。この上面研削プロセスは、特に組立てプロセスに導入されて、望みのパッケージ厚さを実現し、他の既存のＤＦＮ／ＱＦＮプロセスでは使用されていないものである。図３Ｉは、望みのチップおよび／または全体のデバイス厚さが実現されるまで続けられた上面研削を示す。いくつかの実施形態では、研削は、チップ３０２の裏面が露出されると停止される。代替として、図３Ｉに示されるように、研削は、望みのチップ厚さが実現されると停止される。研削が完了すると、研削中に生じたせん断応力を解放するため、および／または研削された表面と上部接着フィルム（これは、図２Ａに示されるパッケージ構造２００など極薄ＤＦＮ／ＱＦＮパッケージに関して使用される）との接着性を高めるために、研削された表面が研磨される。
図３Ｊは、裏面実装テープ３０８が除去されるテープ除去ステップを示す。図３Ｋは、（光放出に感受性があるデバイスに関して）光放出に起因する漏れおよび水分の浸入からデバイスを保護するために上面接着フィルム３１２が配置されるラミネートステップを示す。図３Ｌは、下にあるＥＭＣおよびチップ裏面への接着を保証するために上面接着フィルム３１２が処理されるラミネート硬化３１３のステップを示す。図３Ｍは、デバイス識別および追跡可能性のために上面にマークが付けられるマーキングステップを示し、マーキング後の上面図３１４を示す。
図３Ｎは、リードフレーム／基板３０４が裏返され、後続のパッケージソーイングステップ中にデバイスを所定位置に保つために実装テープ３１６が貼着される実装ステップを示す。ソーイングプロセスは、リードフレーム／基板３０４に対して行われる。図３Ｏは、各デバイスがソーイングブレード３１８によって分離されるソーイングステップを示す。図３Ｐは、パッケージソーイング個別化ステップの完了を示す。図３Ｑは、実装テープ３１６が手で剥がされる、および／またはピックアンドプレースハンドラを採用してテープ３１６からデバイスを引き離し、バルクパッキング、（電気）試験、および／またはテーピング／パッキング３２０を行うステップを示す。
図３Ａ〜図３Ｑに示される組立てプロセスではステップの特定の順序が示されているが、他の実施形態では、ステップの順序を変えることができる。例えば、図３Ｈ〜図３Ｉの研削プロセスは、組立てプロセスの任意の適切な段階で行うことができる。さらに、上面接着フィルム３１２を含むことは任意選択である。すなわち、上面接着フィルム３１２は、図２Ｂに示されるパッケージ構造２２０など、シリコン露出型のパッケージ構造には含まれない。
図３Ｒは、図３Ａ〜図３Ｑの組立てプロセスから得られるデバイスの例示的な寸法を示す。提示される表は、極薄ＤＦＮ（ＥＴＤＦＮ）および極薄ＱＦＮ（ＥＴＱＦＮ）、ならびにシリコン露出型の極薄ＤＦＮ（ＥＳＥＴＤＦＮ）およびシリコン露出型の極薄ＱＦＮ（ＥＳＥＴＱＦＮ）の各パッケージに関する例示的な寸法を提供する。全体として、研削プロセスが含まれることにより、より薄いパッケージが実現可能である。
理解しやすくするために、前述の実施形態をいくぶん詳細に説明してきたが、本発明は、提示した詳細に限定されない。本発明を実施する多くの代替方法がある。開示した実施形態は例示であり、限定ではない。
本発明は、以下の態様としても実現できる。
［態様１］
接続部を介してリードフレームまたは基板に接続された集積回路と、
前記集積回路の裏面と、前記集積回路が前記リードフレームまたは基板に接続される接続領域とを除き、前記集積回路を取り囲むＥＭＣ（エポキシ樹脂成形材料）と
を備えるデバイス。
［態様２］
デバイス組立て中に、前記集積回路の前記裏面と前記デバイスの上面との間のＥＭＣが除去される態様１に記載のデバイス。
［態様３］
前記デバイス組立て中に、前記デバイスの上面からＥＭＣを除去して前記集積回路の前記裏面を露出するために、研削が使用される態様１に記載のデバイス。
［態様４］
研削が、前記集積回路の前記裏面が露出されるまで、前記リードフレームまたは基板に上面研削を施すことを含む態様３に記載のデバイス。
［態様５］
研削が、望みのパッケージ厚さが実現されるまで前記リードフレームまたは基板に上面研削を施すことを含む態様３に記載のデバイス。
［態様６］
前記集積回路の前記裏面が、露出されたシリコンを含む態様１に記載のデバイス。
［態様７］
さらに、露出された前記集積回路の前記裏面を保護するために前記デバイスの上面に貼着された接着フィルムを備える態様１に記載のデバイス。
［態様８］
前記接着フィルムが、下にあるＥＭＣおよび前記集積回路裏面への接着性を改良するために硬化される態様７に記載のデバイス。
［態様９］
極薄ＤＦＮ（ｄｕａｌ ｆｌａｔ ｎｏ−ｌｅａｄ；デュアル・フラット・ノーリード）パッケージまたはＱＦＮ（ｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄ；クアッド・フラット・ノーリード）パッケージを備える態様１に記載のデバイス。
［態様１０］
シリコン露出型の極薄ＤＦＮ（ｄｕａｌ ｆｌａｔ ｎｏ−ｌｅａｄ）パッケージまたはＱＦＮ（ｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄ）パッケージを備える態様１に記載のデバイス。
［態様１１］
ＥＭＣ（エポキシ樹脂成形材料）を用いて、リードフレームまたは基板に接続される集積回路を備えるデバイスを成形するステップと、
デバイス厚さを減少させるために前記デバイス上面でＥＭＣを研削するステップと
を含む方法。
［態様１２］
前記デバイス上面でＥＭＣを研削するステップが、前記集積回路の裏面が露出されるまで研削するステップを含む態様１１に記載の方法。
［態様１３］
前記デバイス上面でＥＭＣを研削するステップが、前記集積回路の裏面を研削するステップを含む態様１１に記載の方法。
［態様１４］
前記デバイス上面でＥＭＣを研削するステップが、所定の集積回路厚さを実現するために前記集積回路の裏面を研削するステップを含む態様１１に記載の方法。
［態様１５］
前記デバイス上面でＥＭＣを研削するステップが、前記集積回路の前記裏面と前記デバイスの上面との間のＥＭＣを除去するステップを含む態様１１に記載の方法。
［態様１６］
さらに、前記集積回路を保護するために前記デバイス上面に接着フィルムを貼着するステップを含む態様１１に記載の方法。
［態様１７］
前記接着フィルムが、前記集積回路の露出された裏面を保護する態様１６に記載の方法。
［態様１８］
さらに、下にあるＥＭＣおよび前記集積回路裏面への接着性を改良するために前記接着フィルムを硬化させるステップを含む態様１６に記載の方法。
［態様１９］
前記デバイスが、極薄ＤＦＮ（ｄｕａｌ ｆｌａｔ ｎｏ−ｌｅａｄ）またはＱＦＮ（ｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄ）パッケージを備える態様１１に記載の方法。
［態様２０］
前記デバイスが、シリコン露出型の極薄ＤＦＮ（ｄｕａｌ ｆｌａｔ ｎｏ−ｌｅａｄ）またはＱＦＮ（ｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄ）パッケージを備える態様１１に記載の方法。

Claims (7)

  1. 極薄ＤＦＮ（ｄｕａｌ ｆｌａｔ ｎｏ−ｌｅａｄ；デュアル・フラット・ノーリード）パッケージ構造または極薄ＱＦＮ（ｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄ；クアッド・フラット・ノーリード）パッケージ構造を有するデバイスであって、
    接続部を介してリードフレームまたは基板に接続された集積回路と、
    前記集積回路の裏面と、前記集積回路が前記リードフレームまたは基板に接続される接続領域とを除き、前記集積回路を取り囲むＥＭＣ（エポキシ樹脂成形材料）と、
    前記デバイスの上面に貼着され、光放出に起因する漏れから前記デバイスを保護する硬化した接着フィルムと、
    を備え、
    前記硬化した接着フィルムの上面には、デバイス識別および追跡可能性のために、マークが付けられている、
    デバイス。
  2. 前記集積回路の前記裏面と前記デバイスの上面との間にＥＭＣが存在しない請求項１に記載のデバイス。
  3. 前記集積回路の前記裏面が、露出されたシリコンを含む請求項１に記載のデバイス。
  4. 極薄ＤＦＮ（ｄｕａｌ ｆｌａｔ ｎｏ−ｌｅａｄ；デュアル・フラット・ノーリード）パッケージ構造または極薄ＱＦＮ（ｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄ；クアッド・フラット・ノーリード）パッケージ構造を有するデバイスを製造する方法であって、
    ＥＭＣ（エポキシ樹脂成形材料）を用いて、リードフレームまたは基板に接続される集積回路を備えるデバイスを成形するステップと、
    デバイス厚さを減少させるために前記デバイス上面でＥＭＣを研削するステップと、
    光放出に起因する漏れから前記デバイスを保護する接着フィルムを前記デバイスの上面に貼着して硬化するステップと、
    前記硬化した接着フィルムの上面に、デバイス識別および追跡可能性のために、マークを付すステップと、
    を含み、
    前記デバイス上面でＥＭＣを研削するステップが、前記集積回路の裏面が露出されるまで研削するステップを含む方法。
  5. 極薄ＤＦＮ（ｄｕａｌ ｆｌａｔ ｎｏ−ｌｅａｄ；デュアル・フラット・ノーリード）パッケージ構造または極薄ＱＦＮ（ｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄ；クアッド・フラット・ノーリード）パッケージ構造を有するデバイスを製造する方法であって、
    ＥＭＣ（エポキシ樹脂成形材料）を用いて、リードフレームまたは基板に接続される集積回路を備えるデバイスを成形するステップと、
    デバイス厚さを減少させるために前記デバイス上面でＥＭＣを研削するステップと、
    光放出に起因する漏れから前記デバイスを保護する接着フィルムを前記デバイスの上面に貼着して硬化するステップと、
    前記硬化した接着フィルムの上面に、デバイス識別および追跡可能性のために、マークを付すステップと、
    を含み、
    前記デバイス上面でＥＭＣを研削するステップが、前記集積回路の裏面を研削するステップを含む方法。
  6. 極薄ＤＦＮ（ｄｕａｌ ｆｌａｔ ｎｏ−ｌｅａｄ；デュアル・フラット・ノーリード）パッケージ構造または極薄ＱＦＮ（ｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄ；クアッド・フラット・ノーリード）パッケージ構造を有するデバイスを製造する方法であって、
    ＥＭＣ（エポキシ樹脂成形材料）を用いて、リードフレームまたは基板に接続される集積回路を備えるデバイスを成形するステップと、
    デバイス厚さを減少させるために前記デバイス上面でＥＭＣを研削するステップと、
    光放出に起因する漏れから前記デバイスを保護する接着フィルムを前記デバイスの上面に貼着して硬化するステップと、
    前記硬化した接着フィルムの上面に、デバイス識別および追跡可能性のために、マークを付すステップと、
    を含み、
    前記デバイス上面でＥＭＣを研削するステップが、所定の集積回路厚さを実現するために前記集積回路の裏面を研削するステップを含む方法。
  7. 極薄ＤＦＮ（ｄｕａｌ ｆｌａｔ ｎｏ−ｌｅａｄ；デュアル・フラット・ノーリード）パッケージ構造または極薄ＱＦＮ（ｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄ；クアッド・フラット・ノーリード）パッケージ構造を有するデバイスを製造する方法であって、
    ＥＭＣ（エポキシ樹脂成形材料）を用いて、リードフレームまたは基板に接続される集積回路を備えるデバイスを成形するステップと、
    デバイス厚さを減少させるために前記デバイス上面でＥＭＣを研削するステップと、
    光放出に起因する漏れから前記デバイスを保護する接着フィルムを前記デバイスの上面に貼着して硬化するステップと、
    前記硬化した接着フィルムの上面に、デバイス識別および追跡可能性のために、マークを付すステップと、
    を含み、
    前記デバイス上面でＥＭＣを研削するステップが、前記集積回路の裏面と前記デバイスの上面との間のＥＭＣを除去するステップを含む方法。
JP2015533227A 2012-09-20 2013-09-20 デバイスおよび方法 Active JP6498118B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261703708P 2012-09-20 2012-09-20
US61/703,708 2012-09-20
PCT/US2013/060981 WO2014047471A1 (en) 2012-09-20 2013-09-20 Extremely thin package

Publications (2)

Publication Number Publication Date
JP2015532017A JP2015532017A (ja) 2015-11-05
JP6498118B2 true JP6498118B2 (ja) 2019-04-10

Family

ID=50338057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015533227A Active JP6498118B2 (ja) 2012-09-20 2013-09-20 デバイスおよび方法

Country Status (4)

Country Link
US (2) US9147629B2 (ja)
JP (1) JP6498118B2 (ja)
CN (2) CN104756225A (ja)
WO (1) WO2014047471A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
CN104756225A (zh) * 2012-09-20 2015-07-01 斯莱戈科技公司 极薄封装
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9601656B1 (en) * 2014-06-13 2017-03-21 Silego Technology, Inc. Method of manufacturing low cost, high efficiency LED
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP2001007238A (ja) * 1999-06-08 2001-01-12 Taishu Denno Kofun Yugenkoshi ウエハーレベルの集積回路装置のパッケージ方法
JP3921885B2 (ja) * 1999-08-25 2007-05-30 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
JP3537400B2 (ja) * 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
JP2001274269A (ja) * 2000-03-24 2001-10-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100688064B1 (ko) * 2001-01-30 2007-03-09 삼성전자주식회사 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법
JP2004015015A (ja) * 2002-06-11 2004-01-15 Renesas Technology Corp 半導体装置及びその製造方法
US6750082B2 (en) * 2002-09-13 2004-06-15 Advanpack Solutions Pte. Ltd. Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
JP2004158739A (ja) * 2002-11-08 2004-06-03 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
CN101375382B (zh) * 2003-08-14 2011-04-20 宇芯（毛里求斯）控股有限公司 半导体器件封装及其制造方法
US7202113B2 (en) * 2005-06-09 2007-04-10 Ming Sun Wafer level bumpless method of making a flip chip mounted semiconductor device package
JP5272284B2 (ja) * 2005-10-06 2013-08-28 日立化成株式会社 接着シート、半導体装置及び半導体装置の製造方法
JP2007123506A (ja) * 2005-10-27 2007-05-17 Kyocera Corp 回路モジュールの製造方法
KR20070081007A (ko) * 2006-02-09 2007-08-14 삼성전자주식회사 코팅층을 갖는 반도체 칩 패키지와 그 제조 방법
JP2006279088A (ja) * 2006-07-18 2006-10-12 Renesas Technology Corp 半導体装置の製造方法
US7700458B2 (en) * 2006-08-04 2010-04-20 Stats Chippac Ltd. Integrated circuit package system employing wafer level chip scale packaging
JP4858021B2 (ja) * 2006-09-06 2012-01-18 セイコーエプソン株式会社 電気光学装置、及び電子機器
US8124461B2 (en) * 2006-12-27 2012-02-28 Mediatek Inc. Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product
US8354742B2 (en) * 2008-03-31 2013-01-15 Stats Chippac, Ltd. Method and apparatus for a package having multiple stacked die
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US8102666B2 (en) * 2008-08-19 2012-01-24 Stats Chippac Ltd. Integrated circuit package system
JP2011003828A (ja) * 2009-06-22 2011-01-06 Panasonic Corp 光半導体装置、及びそれを用いた光ピックアップ装置、並びに電子機器
US20110062599A1 (en) * 2009-09-17 2011-03-17 Joon Dong Kim Integrated circuit packaging system with package stacking and method of manufacture thereof
CN102237342B (zh) * 2010-05-05 2016-01-20 中兴通讯股份有限公司 一种无线通讯模块产品
US8163601B2 (en) * 2010-05-24 2012-04-24 Alpha & Omega Semiconductor, Inc. Chip-exposed semiconductor device and its packaging method
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
KR101695352B1 (ko) * 2010-08-12 2017-01-12 삼성전자 주식회사 리드 프레임 및 이를 갖는 반도체 패키지
CN102569099B (zh) * 2010-12-28 2014-12-10 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法
CN104756225A (zh) * 2012-09-20 2015-07-01 斯莱戈科技公司 极薄封装

Also Published As

Publication number Publication date
US20150364331A1 (en) 2015-12-17
CN104756225A (zh) 2015-07-01
CN111508908A (zh) 2020-08-07
US9735018B2 (en) 2017-08-15
US20140084429A1 (en) 2014-03-27
US9147629B2 (en) 2015-09-29
WO2014047471A1 (en) 2014-03-27
JP2015532017A (ja) 2015-11-05

Similar Documents

Publication Publication Date Title
JP6498118B2 (ja) デバイスおよび方法
US8987057B2 (en) Encapsulated wafer-level chip scale (WLSCP) pedestal packaging
JP3456462B2 (ja) 半導体装置及びその製造方法
TWI455215B (zh) 半導體封裝件及其之製造方法
US8124471B2 (en) Method of post-mold grinding a semiconductor package
TWI414027B (zh) 晶片尺寸封裝件及其製法
JP5798834B2 (ja) 半導体装置の製造方法
US20130119538A1 (en) Wafer level chip size package
TW200731503A (en) Stacked semiconductor structure and fabrication method thereof
US6514795B1 (en) Packaged stacked semiconductor die and method of preparing same
JP7317187B2 (ja) 半導体装置の製造方法
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
US20130210239A1 (en) Pre-cut wafer applied underfill film
US20090025882A1 (en) Die molding for flip chip molded matrix array package using uv curable tape
JP2000228465A (ja) 半導体装置及びその製造方法
US20160104662A1 (en) Method and system for extending die size and packaged semiconductor devices incorporating the same
US8859333B2 (en) Integrated circuit package and a method for dissipating heat in an integrated circuit package
KR100564047B1 (ko) 웨이퍼 레벨 반도체 장치와 그 가공 방법
KR100486241B1 (ko) 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법
US20100081234A1 (en) Method of forming a package with exposed component surfaces
JP2005026633A (ja) 半導体パッケージの製造方法
JP2004047903A (ja) 半導体装置およびその製造方法
JP2007180305A (ja) 半導体装置の製造方法
JP2005045041A (ja) 半導体パッケージおよびその製造方法
US20100184255A1 (en) Manufacturing method for package structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170322

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190312

R150 Certificate of patent or registration of utility model

Ref document number: 6498118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250