JP2001274269A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001274269A JP2001274269A JP2000084332A JP2000084332A JP2001274269A JP 2001274269 A JP2001274269 A JP 2001274269A JP 2000084332 A JP2000084332 A JP 2000084332A JP 2000084332 A JP2000084332 A JP 2000084332A JP 2001274269 A JP2001274269 A JP 2001274269A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- semiconductor element
- thin film
- identification mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置に付されている品番等の識別マー
クを変更する場合、その識別マークを容易に消去できな
いという問題があり、製品管理が煩雑になるという課題
があった。 【解決手段】 識別マーク１１は半導体素子２の露出し
た裏面には直接に設けず、金属板９上に形成した金属薄
膜１０上に設けることにより、搭載している半導体素子
のプログラムを書き換えた場合、別の半導体装置製品と
して、識別マークの書き換えをする際は、再度、熱転写
によりマークを一旦消去し、そして再度、新規に熱転写
して別の識別マークを印字することにより、再マーキン
グが可能となり、製品の識別管理が容易になる。
クを変更する場合、その識別マークを容易に消去できな
いという問題があり、製品管理が煩雑になるという課題
があった。 【解決手段】 識別マーク１１は半導体素子２の露出し
た裏面には直接に設けず、金属板９上に形成した金属薄
膜１０上に設けることにより、搭載している半導体素子
のプログラムを書き換えた場合、別の半導体装置製品と
して、識別マークの書き換えをする際は、再度、熱転写
によりマークを一旦消去し、そして再度、新規に熱転写
して別の識別マークを印字することにより、再マーキン
グが可能となり、製品の識別管理が容易になる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の裏
面、すなわち半導体素子を構成しているシリコン裏面が
完全に露出しているフリップチップ実装された半導体装
置およびその製造方法に関するもので、特に、半導体素
子の裏面（背面）のシリコン面に製品番号等の識別マー
クをマーキングする構造に特徴を有する半導体装置およ
びその製造方法に関するものである。
面、すなわち半導体素子を構成しているシリコン裏面が
完全に露出しているフリップチップ実装された半導体装
置およびその製造方法に関するもので、特に、半導体素
子の裏面（背面）のシリコン面に製品番号等の識別マー
クをマーキングする構造に特徴を有する半導体装置およ
びその製造方法に関するものである。
【０００２】
【従来の技術】従来の半導体装置としては、半導体素子
としてマイコンチップを用いて、支持体である半導体キ
ャリア上面にフリップチップ実装により接合し、間隙を
封止樹脂で充填封止するとともに、露出した半導体素子
の裏面に直接、インクを用いてスタンプマーキングによ
り品番等をマーキングしていた。
としてマイコンチップを用いて、支持体である半導体キ
ャリア上面にフリップチップ実装により接合し、間隙を
封止樹脂で充填封止するとともに、露出した半導体素子
の裏面に直接、インクを用いてスタンプマーキングによ
り品番等をマーキングしていた。
【０００３】以下、図面を参照して従来の半導体装置の
構造を説明する。図１１は、従来の半導体装置を示す断
面図である。
構造を説明する。図１１は、従来の半導体装置を示す断
面図である。
【０００４】図１１に示すように、表面の電極パッド
（図示せず）に突起電極としてバンプ１の形成された半
導体素子（マイコンチップなど）２が、その主面側を下
にして、支持体であるセラミックを絶縁基体とした多層
回路基板よりなる半導体キャリア基板３に接合されてい
る。また半導体素子２上に形成されたバンプ１と半導体
キャリア基板３上の複数の電極４とが半田あるいは、導
電性接着剤５により接合されている。そして、接合され
た半導体素子２と半導体キャリア基板３との隙間にはエ
ポキシ系の封止樹脂６が充填被覆されている。そして製
品状態としては、半導体素子２の裏面側のシリコンの露
出面にエポキシ系のマークインク７で直接に品番等の識
別マークが捺印（マーキング）されている半導体装置で
ある。
（図示せず）に突起電極としてバンプ１の形成された半
導体素子（マイコンチップなど）２が、その主面側を下
にして、支持体であるセラミックを絶縁基体とした多層
回路基板よりなる半導体キャリア基板３に接合されてい
る。また半導体素子２上に形成されたバンプ１と半導体
キャリア基板３上の複数の電極４とが半田あるいは、導
電性接着剤５により接合されている。そして、接合され
た半導体素子２と半導体キャリア基板３との隙間にはエ
ポキシ系の封止樹脂６が充填被覆されている。そして製
品状態としては、半導体素子２の裏面側のシリコンの露
出面にエポキシ系のマークインク７で直接に品番等の識
別マークが捺印（マーキング）されている半導体装置で
ある。
【０００５】なお、半導体キャリア３は、その裏面に外
部端子８を有し、電極４と外部端子８とは半導体キャリ
ア３内に形成されたビア（図示せず）により内部接続さ
れた多層配線基板である。
部端子８を有し、電極４と外部端子８とは半導体キャリ
ア３内に形成されたビア（図示せず）により内部接続さ
れた多層配線基板である。
【０００６】また半導体装置へのマーキング手段とし
て、特開平０９−１８０９７３号公報に示されるよう
に、フリップチップ実装型半導体装置の露出した半導体
素子裏面に対してアルミニウム板を設け、放熱効果を高
めるとともに、そのアルミニウム板に対してレーザーマ
ーキングする手段が提案されている。また特開平０６−
２７５７３１号公報に示されるように、パッケージ表面
に別構成でマーク部材を設け、そのマーク部材の表面に
マークを形成するという手段が提案されている。
て、特開平０９−１８０９７３号公報に示されるよう
に、フリップチップ実装型半導体装置の露出した半導体
素子裏面に対してアルミニウム板を設け、放熱効果を高
めるとともに、そのアルミニウム板に対してレーザーマ
ーキングする手段が提案されている。また特開平０６−
２７５７３１号公報に示されるように、パッケージ表面
に別構成でマーク部材を設け、そのマーク部材の表面に
マークを形成するという手段が提案されている。
【０００７】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置の構造では、露出した半導体素子裏面のシ
リコン面に対して直接、マークインクで識別番号等の識
別マークを捺印しているため、識別マークを変更する必
要が生じた場合、半導体素子へのダメージを考慮すると
その識別マークを容易に消去できないという問題があ
り、製品管理が煩雑になるという課題があった。特に搭
載している半導体素子がフラッシュマイコン素子などの
半導体素子の場合、そのプログラムを書き換えた場合、
書き換え前の識別マークを変更する必要があるが、識別
マークの消去には容易に対応できなかった。
の半導体装置の構造では、露出した半導体素子裏面のシ
リコン面に対して直接、マークインクで識別番号等の識
別マークを捺印しているため、識別マークを変更する必
要が生じた場合、半導体素子へのダメージを考慮すると
その識別マークを容易に消去できないという問題があ
り、製品管理が煩雑になるという課題があった。特に搭
載している半導体素子がフラッシュマイコン素子などの
半導体素子の場合、そのプログラムを書き換えた場合、
書き換え前の識別マークを変更する必要があるが、識別
マークの消去には容易に対応できなかった。
【０００８】また対応手段として、特開平０９−１８０
９７３号公報に示されるような手段を採用したとして
も、アルミニウム板にレーザーマーキングされている識
別マークを容易に消去できず、別の識別マークを付すこ
とは困難であった。また、特開平０６−２７５７３１号
公報に示されるような手段を採用したとしても、マーク
を消去したり、容易にマークを変更することはできなか
った。
９７３号公報に示されるような手段を採用したとして
も、アルミニウム板にレーザーマーキングされている識
別マークを容易に消去できず、別の識別マークを付すこ
とは困難であった。また、特開平０６−２７５７３１号
公報に示されるような手段を採用したとしても、マーク
を消去したり、容易にマークを変更することはできなか
った。
【０００９】本発明は、前記従来の課題を解決するもの
で、識別マークが印字された半導体装置製品に対して、
搭載している半導体素子のプログラムを書き換えた場
合、別の半導体装置製品として再度、識別マークを付す
ことができる半導体装置およびその製造方法を提供する
ことを目的とする。
で、識別マークが印字された半導体装置製品に対して、
搭載している半導体素子のプログラムを書き換えた場
合、別の半導体装置製品として再度、識別マークを付す
ことができる半導体装置およびその製造方法を提供する
ことを目的とする。
【００１０】
【課題を解決するための手段】前記課題を解決するため
に本発明の半導体装置は、半導体素子が内蔵された半導
体パッケージの表面に識別マークを有した半導体装置で
あって、前記識別マークは、再マーキング可能なように
前記半導体パッケージ面に設けられた金属薄膜上に熱転
写によって金属の温度変化による印字で形成された識別
マークである半導体装置である。
に本発明の半導体装置は、半導体素子が内蔵された半導
体パッケージの表面に識別マークを有した半導体装置で
あって、前記識別マークは、再マーキング可能なように
前記半導体パッケージ面に設けられた金属薄膜上に熱転
写によって金属の温度変化による印字で形成された識別
マークである半導体装置である。
【００１１】また本発明の半導体装置は、回路構成され
た半導体キャリアと、前記半導体キャリアの表面の電極
と電気的に接続された半導体素子と、前記半導体素子と
前記半導体キャリアとを封止した封止樹脂とよりなり、
前記半導体素子の裏面側に識別マークを有した半導体装
置であって、前記識別マークは、再マーキング可能なよ
うに前記半導体素子の裏面に設けられた金属薄膜上に熱
転写によって金属の温度変化による印字で形成された識
別マークである半導体装置である。
た半導体キャリアと、前記半導体キャリアの表面の電極
と電気的に接続された半導体素子と、前記半導体素子と
前記半導体キャリアとを封止した封止樹脂とよりなり、
前記半導体素子の裏面側に識別マークを有した半導体装
置であって、前記識別マークは、再マーキング可能なよ
うに前記半導体素子の裏面に設けられた金属薄膜上に熱
転写によって金属の温度変化による印字で形成された識
別マークである半導体装置である。
【００１２】具体的には、半導体素子は、再プログラミ
ング可能な半導体素子である半導体装置である。
ング可能な半導体素子である半導体装置である。
【００１３】また、半導体素子は、再プログラミング可
能なフラッシュマイコン素子である半導体装置である。
能なフラッシュマイコン素子である半導体装置である。
【００１４】また、金属薄膜はアルミニウムの薄膜であ
る半導体装置である。
る半導体装置である。
【００１５】本発明の半導体装置の製造方法は、半導体
素子の表面に突起電極を形成し、その半導体素子をフェ
ースダウン方式で半導体キャリアに接合して前記半導体
素子の突起電極と前記半導体キャリアの電極とを接続す
るフリップチップ工程と、前記半導体素子と前記半導体
キャリアとの間隙に樹脂を充填して樹脂封止する封止工
程と、露出した前記半導体素子の裏面に対して、金属薄
膜が表面に形成された金属板をその金属薄膜表面側を上
にして接着する接着工程と、前記金属板の金属薄膜表面
に識別マークを熱転写によりその金属薄膜に対して温度
変化を与えて印字するマーキング工程とよりなる半導体
装置の製造方法である。
素子の表面に突起電極を形成し、その半導体素子をフェ
ースダウン方式で半導体キャリアに接合して前記半導体
素子の突起電極と前記半導体キャリアの電極とを接続す
るフリップチップ工程と、前記半導体素子と前記半導体
キャリアとの間隙に樹脂を充填して樹脂封止する封止工
程と、露出した前記半導体素子の裏面に対して、金属薄
膜が表面に形成された金属板をその金属薄膜表面側を上
にして接着する接着工程と、前記金属板の金属薄膜表面
に識別マークを熱転写によりその金属薄膜に対して温度
変化を与えて印字するマーキング工程とよりなる半導体
装置の製造方法である。
【００１６】また、接着工程では、金属板上にアルミニ
ウムが蒸着されてアルミニウム薄膜を有した金属板を接
着する半導体装置の製造方法である。
ウムが蒸着されてアルミニウム薄膜を有した金属板を接
着する半導体装置の製造方法である。
【００１７】前記構成の通り、本発明の半導体装置にお
ける識別マークは、半導体素子の露出した裏面には直接
に設けず、素子上の金属薄膜上に熱転写により、その金
属薄膜が温度変化を起こして、金属薄膜面上で視覚的に
差が生じることにより印字されて設けられているもので
ある。そのため、識別マークが印字された半導体装置製
品に対して、搭載している半導体素子のプログラムを書
き換えた場合、別の半導体装置製品として管理する必要
があるが、その識別マークの書き換えは、マーク自体が
金属薄膜に熱転写されたものであるため、再度、熱転写
により識別マークを一旦消去し、次に別の識別マークを
熱転写で印字することにより、再マーキングが可能とな
り、製品の識別管理が容易になる。したがって、特に搭
載している半導体素子がプログラム書き換えが可能なフ
ラッシュマイコン素子などの場合は、そのマーキングに
おいて再マーキングでき、製品の識別管理の効率を向上
させることができる。
ける識別マークは、半導体素子の露出した裏面には直接
に設けず、素子上の金属薄膜上に熱転写により、その金
属薄膜が温度変化を起こして、金属薄膜面上で視覚的に
差が生じることにより印字されて設けられているもので
ある。そのため、識別マークが印字された半導体装置製
品に対して、搭載している半導体素子のプログラムを書
き換えた場合、別の半導体装置製品として管理する必要
があるが、その識別マークの書き換えは、マーク自体が
金属薄膜に熱転写されたものであるため、再度、熱転写
により識別マークを一旦消去し、次に別の識別マークを
熱転写で印字することにより、再マーキングが可能とな
り、製品の識別管理が容易になる。したがって、特に搭
載している半導体素子がプログラム書き換えが可能なフ
ラッシュマイコン素子などの場合は、そのマーキングに
おいて再マーキングでき、製品の識別管理の効率を向上
させることができる。
【００１８】
【発明の実施の形態】以下、本発明の半導体装置および
その製造方法の一実施形態について図面を参照しながら
説明する。
その製造方法の一実施形態について図面を参照しながら
説明する。
【００１９】図１は本実施形態の半導体装置を示す断面
図である。
図である。
【００２０】図示するように、本実施形態の半導体装置
はフリップチップ実装型半導体装置であり、表面の電極
パッド（図示せず）に突起電極としてバンプ１の形成さ
れた半導体素子（フラッシュマイコン素子）２が、その
主面側を下にして、支持体であるセラミックを絶縁基体
とした多層回路基板よりなる半導体キャリア基板３に接
合されている。また半導体素子２上に形成されたバンプ
１と半導体キャリア基板３上の複数の電極４とが半田あ
るいは、導電性接着剤５により接合されている。そし
て、接合された半導体素子２と半導体キャリア基板３と
の隙間にはエポキシ系の封止樹脂６が充填被覆されてい
るものである。また、半導体キャリア３は、その裏面に
外部端子８を有し、電極４と外部端子８とは半導体キャ
リア３内に形成されたビア（図示せず）により内部接続
された多層配線基板である。
はフリップチップ実装型半導体装置であり、表面の電極
パッド（図示せず）に突起電極としてバンプ１の形成さ
れた半導体素子（フラッシュマイコン素子）２が、その
主面側を下にして、支持体であるセラミックを絶縁基体
とした多層回路基板よりなる半導体キャリア基板３に接
合されている。また半導体素子２上に形成されたバンプ
１と半導体キャリア基板３上の複数の電極４とが半田あ
るいは、導電性接着剤５により接合されている。そし
て、接合された半導体素子２と半導体キャリア基板３と
の隙間にはエポキシ系の封止樹脂６が充填被覆されてい
るものである。また、半導体キャリア３は、その裏面に
外部端子８を有し、電極４と外部端子８とは半導体キャ
リア３内に形成されたビア（図示せず）により内部接続
された多層配線基板である。
【００２１】さらに本実施形態の半導体装置では、半導
体素子２の裏面側のシリコンの露出面にアルミニウムよ
りなる金属板９がポリイミド樹脂による接着剤（図示せ
ず）で接着され、その金属板９表面にアルミニウムの金
属薄膜１０が形成され、その金属薄膜１０の表面に製品
識別および製品管理用として、製品番号、品種等の識別
マーク１１が熱転写印字されているものである。識別マ
ーク１１は熱転写により、金属の温度変化が起こり、金
属薄膜面上で視覚的に差が生じることにより印字されて
設けられているものである。
体素子２の裏面側のシリコンの露出面にアルミニウムよ
りなる金属板９がポリイミド樹脂による接着剤（図示せ
ず）で接着され、その金属板９表面にアルミニウムの金
属薄膜１０が形成され、その金属薄膜１０の表面に製品
識別および製品管理用として、製品番号、品種等の識別
マーク１１が熱転写印字されているものである。識別マ
ーク１１は熱転写により、金属の温度変化が起こり、金
属薄膜面上で視覚的に差が生じることにより印字されて
設けられているものである。
【００２２】本実施形態の半導体装置において、識別マ
ーク１１は半導体素子２の露出した裏面には直接に設け
ず、金属板９上に形成した金属薄膜１０上に熱転写によ
る金属の温度変化による印字により設けているものであ
る。そのため、識別マーク１１が印字された半導体装置
製品に対して、搭載している半導体素子のプログラムを
書き換えた場合、別の半導体装置製品として管理する必
要があるが、その識別マークの書き換えは、マーク自体
が金属薄膜１０に熱転写されたものであるため、その金
属薄膜上のマークを再度、熱転写により一旦消去し、金
属板９上に別の識別マークを熱転写で印字することによ
り、再マーキングが可能となり、製品の識別管理が容易
になる。したがって、特に搭載している半導体素子がプ
ログラム書き換えが可能なフラッシュマイコン素子など
の場合は、そのマーキングにおいて再マーキングでき、
製品の識別管理の効率を向上させることができるもので
ある。
ーク１１は半導体素子２の露出した裏面には直接に設け
ず、金属板９上に形成した金属薄膜１０上に熱転写によ
る金属の温度変化による印字により設けているものであ
る。そのため、識別マーク１１が印字された半導体装置
製品に対して、搭載している半導体素子のプログラムを
書き換えた場合、別の半導体装置製品として管理する必
要があるが、その識別マークの書き換えは、マーク自体
が金属薄膜１０に熱転写されたものであるため、その金
属薄膜上のマークを再度、熱転写により一旦消去し、金
属板９上に別の識別マークを熱転写で印字することによ
り、再マーキングが可能となり、製品の識別管理が容易
になる。したがって、特に搭載している半導体素子がプ
ログラム書き換えが可能なフラッシュマイコン素子など
の場合は、そのマーキングにおいて再マーキングでき、
製品の識別管理の効率を向上させることができるもので
ある。
【００２３】なお、本実施形態の半導体装置では、金属
薄膜１０はアルミニウムの金属薄膜を用いているが、識
別マークを印字した際の認識性が良好であれば、アルミ
ニウム以外の材質でもよい。また金属薄膜１０の厚みは
マークが認識できる厚みであって、１［μｍ］〜２１０
［μｍ］であり、本実施形態では１０［μｍ］を採用し
ている。
薄膜１０はアルミニウムの金属薄膜を用いているが、識
別マークを印字した際の認識性が良好であれば、アルミ
ニウム以外の材質でもよい。また金属薄膜１０の厚みは
マークが認識できる厚みであって、１［μｍ］〜２１０
［μｍ］であり、本実施形態では１０［μｍ］を採用し
ている。
【００２４】また金属板９はアルミニウム板を用いてい
るが、表面に形成する金属薄膜１０と同質の材料、また
は金属薄膜１０と熱膨張率が近似した材料であればよ
く、その厚みは、２００［μｍ］〜５００［μｍ］であ
り、本実施形態では２００［μｍ］厚を採用している。
るが、表面に形成する金属薄膜１０と同質の材料、また
は金属薄膜１０と熱膨張率が近似した材料であればよ
く、その厚みは、２００［μｍ］〜５００［μｍ］であ
り、本実施形態では２００［μｍ］厚を採用している。
【００２５】次に本実施形態の半導体装置の製造方法に
ついて説明する。図２〜図１０は本実施形態の半導体装
置の製造方法を示す工程ごとの断面図である。
ついて説明する。図２〜図１０は本実施形態の半導体装
置の製造方法を示す工程ごとの断面図である。
【００２６】まず図２に示すように、フリップチップ実
装しようとするフラッシュマイコン素子などのプログラ
ム書き換え可能な半導体素子２を用意し、その表面の複
数の電極パッド上にワイヤーボンド法やメッキ法により
複数の突起電極であるバンプ１を形成する。そしてバン
プ１の頭頂部の高さを一定にそろえるためにバンプレベ
リングを行う。このレベリングでは、平坦板治具を用い
た加圧によるレベリングを行う。この時点でバンプ１の
高さは、概ね５０［μｍ］にレベリング調整されてい
る。
装しようとするフラッシュマイコン素子などのプログラ
ム書き換え可能な半導体素子２を用意し、その表面の複
数の電極パッド上にワイヤーボンド法やメッキ法により
複数の突起電極であるバンプ１を形成する。そしてバン
プ１の頭頂部の高さを一定にそろえるためにバンプレベ
リングを行う。このレベリングでは、平坦板治具を用い
た加圧によるレベリングを行う。この時点でバンプ１の
高さは、概ね５０［μｍ］にレベリング調整されてい
る。
【００２７】次に図３に示すように、半導体素子２のレ
ベリングされたバンプ１の面を下にして、導電性接着剤
５が形成されたディスク基板１２に対して押圧し、そし
て引き上げ、バンプ１の先端部および肩部に導電性接着
剤５を転写形成する。ここでディスク基板１２上の導電
性接着剤５は回転ディスクとブレードにより撹拌され、
表面状態が均一な状態に維持されているものである。
ベリングされたバンプ１の面を下にして、導電性接着剤
５が形成されたディスク基板１２に対して押圧し、そし
て引き上げ、バンプ１の先端部および肩部に導電性接着
剤５を転写形成する。ここでディスク基板１２上の導電
性接着剤５は回転ディスクとブレードにより撹拌され、
表面状態が均一な状態に維持されているものである。
【００２８】そして図４に示すように、各バンプ１上に
導電性接着剤５が形成された半導体素子２のその面を下
にして、回路構成された被接合基板である半導体キャリ
ア基板３の表面上の電極４に対向させて位置合わせす
る。
導電性接着剤５が形成された半導体素子２のその面を下
にして、回路構成された被接合基板である半導体キャリ
ア基板３の表面上の電極４に対向させて位置合わせす
る。
【００２９】そして図５に示すように、フリップチップ
工程として、位置合わせ後の半導体素子２と半導体キャ
リア基板３とを対向させた状態で、バンプ１およびその
先端に形成された導電性接着剤５と半導体キャリア基板
３の表面の電極４とを押圧して接合する。この時点で半
導体キャリア基板３の電極４と半導体素子２のバンプ１
が接合するとともに、バンプ１の先端部に形成された導
電性接着剤５と電極４とが接合する。
工程として、位置合わせ後の半導体素子２と半導体キャ
リア基板３とを対向させた状態で、バンプ１およびその
先端に形成された導電性接着剤５と半導体キャリア基板
３の表面の電極４とを押圧して接合する。この時点で半
導体キャリア基板３の電極４と半導体素子２のバンプ１
が接合するとともに、バンプ１の先端部に形成された導
電性接着剤５と電極４とが接合する。
【００３０】そして図６に示すように、樹脂封止工程と
して、表面の電極４とその主面のバンプ１が接合された
半導体素子２と半導体キャリア基板３との間隙に封止樹
脂である絶縁性の封止樹脂６をシリンジ１３により注入
し、充填封止する。
して、表面の電極４とその主面のバンプ１が接合された
半導体素子２と半導体キャリア基板３との間隙に封止樹
脂である絶縁性の封止樹脂６をシリンジ１３により注入
し、充填封止する。
【００３１】そして図７に示すように、半導体素子２上
のバンプ１が導電性接着剤５を介して、半導体キャリア
基板３の電極４と接合され、間隙が封止樹脂６で封止さ
れ、フリップチップ実装された半導体装置を得ることが
できる。
のバンプ１が導電性接着剤５を介して、半導体キャリア
基板３の電極４と接合され、間隙が封止樹脂６で封止さ
れ、フリップチップ実装された半導体装置を得ることが
できる。
【００３２】次に図８，図９に示すように、熱転写に適
したアルミニウムよりなる金属薄膜１０が蒸着または貼
付された金属板９を用意し、露出している半導体素子２
の裏面に対してポリイミド系の接着剤によりその金属板
９を金属薄膜１０を上にして接着する。
したアルミニウムよりなる金属薄膜１０が蒸着または貼
付された金属板９を用意し、露出している半導体素子２
の裏面に対してポリイミド系の接着剤によりその金属板
９を金属薄膜１０を上にして接着する。
【００３３】そして図１０に示すように、マーキング工
程として、金属板９の金属薄膜１０の表面に対して、識
別マーク１１を熱転写により印字する。ここでの熱転写
は、金属の温度変化による印字法により熱転写である。
程として、金属板９の金属薄膜１０の表面に対して、識
別マーク１１を熱転写により印字する。ここでの熱転写
は、金属の温度変化による印字法により熱転写である。
【００３４】以上の工程により、フリップチップ実装型
半導体装置の露出した半導体素子２の裏面に対して、金
属薄膜１０が形成された金属板９を設け、その金属薄膜
１０表面に識別マーク１１が付された半導体装置を得る
ことができる。
半導体装置の露出した半導体素子２の裏面に対して、金
属薄膜１０が形成された金属板９を設け、その金属薄膜
１０表面に識別マーク１１が付された半導体装置を得る
ことができる。
【００３５】本実施形態の半導体装置では、識別マーク
１１の書き換えは、識別マーク１１自体が金属薄膜１０
に熱転写されたものであるため、その金属薄膜１０に再
度、熱転写により一旦マークを消去し、そして再度、別
の識別マークを熱転写で印字することにより、再マーキ
ングが可能となり、製品の識別管理が容易になる。
１１の書き換えは、識別マーク１１自体が金属薄膜１０
に熱転写されたものであるため、その金属薄膜１０に再
度、熱転写により一旦マークを消去し、そして再度、別
の識別マークを熱転写で印字することにより、再マーキ
ングが可能となり、製品の識別管理が容易になる。
【００３６】なお、本実施形態では半導体素子２のバン
プ１と半導体キャリア基板３の電極４とを導電性接着剤
５を介して両者を接合したが、導電性接着剤を介さず、
バンプ１と半導体キャリア基板３の電極４とを直接に接
合してもよい。また半導体素子とキャリア基板との接続
を金線等のワイヤーで行った構造でもよい。
プ１と半導体キャリア基板３の電極４とを導電性接着剤
５を介して両者を接合したが、導電性接着剤を介さず、
バンプ１と半導体キャリア基板３の電極４とを直接に接
合してもよい。また半導体素子とキャリア基板との接続
を金線等のワイヤーで行った構造でもよい。
【００３７】本実施形態の半導体装置では、識別マーク
１１は半導体素子２の露出した裏面には直接に設けず、
金属板９上に形成した金属薄膜１０上に設けているもの
である。そのため、識別マーク１１が印字された半導体
装置製品に対して、搭載している半導体素子のプログラ
ムを書き換えた場合、別の半導体装置製品として管理す
る必要があるが、その識別マークの書き換えは、識別マ
ーク１１自体が金属薄膜１０に熱転写されたものである
ため、その金属薄膜１０に対して再度、熱転写して一
旦、マークを消去し、そして再度、新規に別の識別マー
クを熱転写で印字することにより、再マーキングが可能
となり、製品の識別管理が容易になる。したがって、特
に搭載している半導体素子がプログラム書き換えが可能
なフラッシュマイコン素子などの場合は、そのマーキン
グにおいて再マーキングでき、製品の識別管理の効率を
向上させることができるものである。
１１は半導体素子２の露出した裏面には直接に設けず、
金属板９上に形成した金属薄膜１０上に設けているもの
である。そのため、識別マーク１１が印字された半導体
装置製品に対して、搭載している半導体素子のプログラ
ムを書き換えた場合、別の半導体装置製品として管理す
る必要があるが、その識別マークの書き換えは、識別マ
ーク１１自体が金属薄膜１０に熱転写されたものである
ため、その金属薄膜１０に対して再度、熱転写して一
旦、マークを消去し、そして再度、新規に別の識別マー
クを熱転写で印字することにより、再マーキングが可能
となり、製品の識別管理が容易になる。したがって、特
に搭載している半導体素子がプログラム書き換えが可能
なフラッシュマイコン素子などの場合は、そのマーキン
グにおいて再マーキングでき、製品の識別管理の効率を
向上させることができるものである。
【００３８】なお、本実施形態では、半導体素子を回路
構成されたキャリア基板に実装したタイプの半導体装置
に対して適用した例を示したが、半導体素子がリードフ
レームに搭載され、電気的接続後、外囲を封止樹脂で封
止したＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
型の半導体装置のパッケージ部、ＱＦＮ（ＱｕａｄＦｌ
ａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型の半
導体装置のパッケージ部、およびＩＣカードのパッケー
ジ部に対して、そのマーキング手法として適用すること
により、書き換え可能なデータのマークを効率よくマー
キングできるものである。
構成されたキャリア基板に実装したタイプの半導体装置
に対して適用した例を示したが、半導体素子がリードフ
レームに搭載され、電気的接続後、外囲を封止樹脂で封
止したＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
型の半導体装置のパッケージ部、ＱＦＮ（ＱｕａｄＦｌ
ａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型の半
導体装置のパッケージ部、およびＩＣカードのパッケー
ジ部に対して、そのマーキング手法として適用すること
により、書き換え可能なデータのマークを効率よくマー
キングできるものである。
【００３９】
【発明の効果】以上説明したように、本発明の半導体装
置は、識別マークは半導体素子の露出した裏面には直接
に設けず、金属板上に形成した熱転写によるマークが可
能な金属薄膜上に設けているものであり、識別マークが
印字された半導体装置製品に対して、搭載している半導
体素子のプログラムを書き換えた場合、別の半導体装置
製品として管理する必要があるが、その識別マークの書
き換えは、識別マーク自体が金属薄膜に熱転写されたも
のであるため、再度の熱転写でマークを一旦消去し、そ
して再度、熱転写により別の識別マークを熱転写で印字
することにより、再マーキングが可能となり、製品の識
別管理が容易になる。したがって、特に搭載している半
導体素子がプログラム書き換えが可能なフラッシュマイ
コン素子などの場合は、そのマーキングにおいて容易に
再マーキングでき、製品の識別管理の効率を向上させる
ことができるという効果を奏するものである。
置は、識別マークは半導体素子の露出した裏面には直接
に設けず、金属板上に形成した熱転写によるマークが可
能な金属薄膜上に設けているものであり、識別マークが
印字された半導体装置製品に対して、搭載している半導
体素子のプログラムを書き換えた場合、別の半導体装置
製品として管理する必要があるが、その識別マークの書
き換えは、識別マーク自体が金属薄膜に熱転写されたも
のであるため、再度の熱転写でマークを一旦消去し、そ
して再度、熱転写により別の識別マークを熱転写で印字
することにより、再マーキングが可能となり、製品の識
別管理が容易になる。したがって、特に搭載している半
導体素子がプログラム書き換えが可能なフラッシュマイ
コン素子などの場合は、そのマーキングにおいて容易に
再マーキングでき、製品の識別管理の効率を向上させる
ことができるという効果を奏するものである。
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図３】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図５】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図６】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図７】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図８】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図９】本発明の一実施形態の半導体装置の製造方法を
示す断面図
示す断面図
【図１０】本発明の一実施形態の半導体装置の製造方法
を示す断面図
を示す断面図
【図１１】従来の半導体装置を示す断面図
１ バンプ ２ 半導体素子 ３ 半導体キャリア基板 ４ 電極 ５ 導電性接着剤 ６ 封止樹脂 ７ マークインク ８ 外部端子 ９ 金属板 １０ 金属薄膜 １１ 識別マーク １２ ディスク基板 １３ シリンジ
Claims (7)
- 【請求項１】 半導体素子が内蔵された半導体パッケー
ジの表面に識別マークを有した半導体装置であって、前
記識別マークは、再マーキング可能なように前記半導体
パッケージ面に設けられた金属薄膜上に熱転写によって
金属の温度変化による印字で形成された識別マークであ
ることを特徴とする半導体装置。 - 【請求項２】 回路構成された半導体キャリアと、前記
半導体キャリアの表面の電極と電気的に接続された半導
体素子と、前記半導体素子と前記半導体キャリアとを封
止した封止樹脂とよりなり、前記半導体素子の裏面側に
識別マークを有した半導体装置であって、前記識別マー
クは、再マーキング可能なように前記半導体素子の裏面
に設けられた金属薄膜上に熱転写によって金属の温度変
化による印字で形成された識別マークであることを特徴
とする半導体装置。 - 【請求項３】 半導体素子は、再プログラミング可能な
半導体素子であることを特徴とする請求項１または請求
項２に記載の半導体装置。 - 【請求項４】 半導体素子は、再プログラミング可能な
フラッシュマイコン素子であることを特徴とする請求項
１または請求項２に記載の半導体装置。 - 【請求項５】 金属薄膜はアルミニウムの薄膜であるこ
とを特徴とする請求項１または請求項２に記載の半導体
装置。 - 【請求項６】 半導体素子の表面に突起電極を形成し、
その半導体素子をフェースダウン方式で半導体キャリア
に接合して前記半導体素子の突起電極と前記半導体キャ
リアの電極とを接続するフリップチップ工程と、前記半
導体素子と前記半導体キャリアとの間隙に樹脂を充填し
て樹脂封止する封止工程と、露出した前記半導体素子の
裏面に対して、金属薄膜が表面に形成された金属板をそ
の金属薄膜表面側を上にして接着する接着工程と、前記
金属板の金属薄膜表面に識別マークを熱転写によりその
金属薄膜に対して温度変化を与えて印字するマーキング
工程とよりなることを特徴とする半導体装置の製造方
法。 - 【請求項７】 接着工程では、金属板上にアルミニウム
が蒸着されてアルミニウム薄膜を有した金属板を接着す
ることを特徴とする請求項６に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000084332A JP2001274269A (ja) | 2000-03-24 | 2000-03-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000084332A JP2001274269A (ja) | 2000-03-24 | 2000-03-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274269A true JP2001274269A (ja) | 2001-10-05 |
Family
ID=18600823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000084332A Pending JP2001274269A (ja) | 2000-03-24 | 2000-03-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001274269A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6792333B2 (en) * | 2002-06-04 | 2004-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Product management method, program for performing product management, and storage medium having recorded the program therein |
| CN111508908A (zh) * | 2012-09-20 | 2020-08-07 | 斯莱戈科技公司 | 极薄封装 |
-
2000
- 2000-03-24 JP JP2000084332A patent/JP2001274269A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6792333B2 (en) * | 2002-06-04 | 2004-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Product management method, program for performing product management, and storage medium having recorded the program therein |
| CN111508908A (zh) * | 2012-09-20 | 2020-08-07 | 斯莱戈科技公司 | 极薄封装 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| TWI272705B (en) | Heat spreader and package structure utilizing the same | |
| JPH0855938A (ja) | 半導体装置及びその製造方法 | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JP2001274269A (ja) | 半導体装置およびその製造方法 | |
| JP3307207B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08153747A (ja) | 半導体チップおよびそれを用いた半導体装置 | |
| JP2994555B2 (ja) | 半導体実装構造 | |
| JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2806362B2 (ja) | 半導体装置の製造方法 | |
| JPH10303336A (ja) | フリップチップ型半導体素子の樹脂封止構造 | |
| JP3080049B2 (ja) | 集積回路チップの実装構造および方法 | |
| JPH07273244A (ja) | 半導体パッケージ | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ | |
| JP3130287B2 (ja) | 半導体装置 | |
| JPH10125720A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JPH09246326A (ja) | フリップチップ実装方法 |