JPH10303336A - フリップチップ型半導体素子の樹脂封止構造 - Google Patents

フリップチップ型半導体素子の樹脂封止構造

Info

Publication number
JPH10303336A
JPH10303336A JP11209597A JP11209597A JPH10303336A JP H10303336 A JPH10303336 A JP H10303336A JP 11209597 A JP11209597 A JP 11209597A JP 11209597 A JP11209597 A JP 11209597A JP H10303336 A JPH10303336 A JP H10303336A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
substrate
flip
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11209597A
Other languages
English (en)
Inventor
Kenichi Otake
健一 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11209597A priority Critical patent/JPH10303336A/ja
Priority to DE1998119215 priority patent/DE19819215A1/de
Publication of JPH10303336A publication Critical patent/JPH10303336A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

(57)【要約】 【課題】 製品名やロット番号の表示ができ、また、パ
ッケージの自動搭載が可能であり、しかも、外力や衝撃
に強いフリップチップ型半導体素子の樹脂封止構造を提
供することにある。 【解決手段】 基板１と、基板１上にフリップチップ実
装された半導体素子２と、半導体素子２を覆うカバー用
樹脂５とを含むフリップチップ型半導体素子の樹脂封止
構造において、カバー用樹脂５上に板７が搭載されてい
ることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフリップチップ実装
型パッケージに関し、特にその樹脂封止構造に関する。
【０００２】
【従来の技術】従来のフリップチップ型半導体素子の樹
脂封止構造においては、図３に示すように、半導体素子
２のチップ側パッド２ａと基板１上の基板側パッド１ａ
をバンプ４を介して電気的、かつ物理的に接続された、
いわゆるフリップチップ方式で、半導体素子２が基板１
に実装されており、さらに半導体素子２は、カバー用樹
脂５で覆われており、半導体素子２と基板１の間は、中
空気密構造になっていた。基板１には半導体素子２と同
じサイズのダム３が形成され、このダム３が半導体素子
２と基板１との間の隙間へのカバー用樹脂５の入り込み
を防いでいる。中空気密構造にする理由は、半導体素子
２の表面には電極パターン２ｂがあり、ここにカバー用
樹脂５が接触した場合に要求される特性が得られないた
めである。
【０００３】また、図４に示すように、基板１とこの基
板１にフリップ実装された半導体素子２との間の隙間に
封止用樹脂６を封入した構造があった。この半導体素子
２は、表面に樹脂が付着しても特性には影響しないタイ
プである。
【０００４】
【発明が解決しようとする課題】従来技術の第１の問題
点は、製品名やロット番号の表示が困難なことである。
【０００５】その理由は、図３に示すような構造では、
半導体素子を覆うカバー用樹脂が凹凸や気孔を有し、製
品名やロット番号を捺印する場合、文字が欠けたり、歪
んだりするためである。また、レーザで文字を彫る方法
があるが、この場合、文字欠けは無いものの、カバー用
樹脂表面の凹凸により、文字が歪んで文字が鮮明でなく
なり、読み取りが困難である欠点があった。さらに図４
に示す構造のように、半導体素子の裏面に印字する場
合、半導体素子面が印字しにくく、印字しても消えやす
い問題があった。
【０００６】従来技術の第２の問題点は、パッケージを
吸着、搬送できず、パッケージの自動搭載が不可能なこ
とである。
【０００７】その理由は、図３に示す構造ではパッケー
ジのカバー用樹脂５が曲率と凹凸を有するため、吸着時
に空気漏れが生じるためである。
【０００８】従来技術の第３の問題点は、外圧や衝撃に
弱いことである。
【０００９】その理由は、図４に示すフリップチップ実
装構造では、半導体素子２がむき出しのまま実装されて
おり、半導体素子２に外圧や衝撃が加わると、半導体素
子２の欠けや破壊が生じるためである。
【００１０】
【課題を解決するための手段】請求項１記載の発明によ
れば、基板と、該基板上にフリップチップ実装された半
導体素子と、該半導体素子を覆うカバー用樹脂とを含む
フリップチップ型半導体素子の樹脂封止構造において、
前記カバー用樹脂上に板が搭載されていることを特徴と
するフリップチップ型半導体素子の樹脂封止構造が得ら
れる。
【００１１】請求項２記載の発明によれば、前記基板上
にダムが設けられ、該ダムにより前記半導体素子と前記
基板との間に前記カバー用樹脂が充填されないようにし
て、前記半導体素子と前記基板との間を中空気密構造に
したことを特徴とする請求項１記載のフリップチップ型
半導体素子の樹脂封止構造が得られる。
【００１２】請求項３記載の発明によれば、前記半導体
素子と前記基板との間に封止用樹脂を封入したことを特
徴とする請求項１記載のフリップチップ型半導体素子の
樹脂封止構造が得られる。
【００１３】請求項４記載の発明によれば、前記板が金
属板であることを特徴とする請求項１乃至３のいずれか
一つの請求項に記載のフリップチップ型半導体素子の樹
脂封止構造が得られる。
【００１４】請求項５記載の発明によれば、前記板が樹
脂板であることを特徴とする請求項１乃至３のいずれか
一つの請求項に記載のフリップチップ型半導体素子の樹
脂封止構造が得られる。
【００１５】
【発明の実施の形態】本発明の実施の形態について、図
面を参照して詳細に説明する。図１は本発明の第１の実
施形態によるフリップチップ型半導体素子の樹脂封止構
造を示す断面図である。半導体素子２は、基板１上にフ
リップチップ実装されており、チップ側パッド２ａと基
板側パッド１ａは、バンプ４を介して接合されている。
本実施形態では、チップ側パッド２ａ上にＡｕのバンプ
を形成し、Ａｕメッキされた基板側パッド１ａに加熱し
ながら押し付けることにより、バンプ４と基板側パッド
１ａのＡｕ／Ａｕ金属接合により、バンプ４と基板側パ
ッド１ａとを接合するようにした。接合時間を短くする
ために超音波を加える場合もある。また、基板側パッド
１ａ上に半田を供給しておき、そこに加熱したバンプ４
を押し付け、半田を溶融させることで、バンプ４を基板
側パッド１ａに半田で接合する場合もある。
【００１６】基板１には、半導体素子２と同じサイズで
枠状のダム３が形成されており、フリップチップ実装
後、半導体素子２の周囲端は、ダム３の頂点の上方に位
置する。
【００１７】ダム３は、半導体素子２に接触せず、後工
程のカバー用樹脂封止でカバー用樹脂５が入り込まない
高さにする。次にカバー用樹脂５で半導体素子２上か
ら、塗布量を一定にするためのディスペンサーなどを用
いてカバー用樹脂５を滴下する。カバー用樹脂５は、比
較的粘度が高く、かつ硬化時の加熱において、ハロゲン
系のガス発生のないタイプを使用する。さらにパッケー
ジを加熱し、カバー用樹脂５を仮硬化する。この時点で
カバー用樹脂５は、仮硬化の状態で外力により変形可能
である。
【００１８】さらに板７を載せ、半導体素子２の裏面に
対し、平行になるように板７を押し付けた後、加熱によ
りカバー用樹脂５を硬化する。板７は使用する半導体素
子２のサイズにもよるが、吸着ピンで吸着に支障がな
く、ロット番号や製品の表示が可能である必要性不要サ
イズにする。また、板７の材質は、凹凸がないため表示
しやすく、かつ作成が容易で、サビや腐食の少ない金属
や樹脂を使用する。
【００１９】次に本発明の第２の実施形態を図面を参照
して説明する。
【００２０】図２は本発明の第２の実施形態によるフリ
ップチップ型半導体素子の樹脂封止構造を示す断面図で
ある。基板１に半導体素子２をフリップチップ実装し、
バンプ４や電極パターン２ｂの保護の目的で、基板１と
半導体素子２との間の隙間に封止用樹脂６を流し込み、
加熱し、樹脂を硬化する。封止樹脂６は、カバー用樹脂
５と異なり、粘度の低い、流れ込み性のよいタイプであ
る。さらに半導体素子２にカバー用樹脂５を塗布し、そ
の上に板７を載せ、加熱し、カバー用樹脂５を硬化す
る。
【００２１】
【発明の効果】本発明の第１の効果は、製品名やロット
番号の表示が出来ることである。
【００２２】その理由は、実装品上部に板が載せられて
いるため、平らであり、この板が金属や樹脂であること
から、気泡や凹凸がないため、捺印による印字の表示が
文字欠けや歪がないためである。
【００２３】本発明の第２の効果は、半導体素子実装品
の吸着、搬送でき、パッケージの自動搭載が可能なこと
である。
【００２４】その理由は、実装品上部が曲率を有せず、
かつ凹凸がないため、吸着時の吸着漏れがないためであ
る。
【００２５】本発明の第３の効果は、外力や衝撃に強い
ことである。
【００２６】その理由は、実装品の上部は金属板、もし
くは樹脂板で覆われており、外力や衝撃が直接に半導体
素子に加わることはないためである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるフリップチップ
型半導体素子の樹脂封止構造を示す断面図である。
【図２】本発明の第２の実施形態によるフリップチップ
型半導体素子の樹脂封止構造を示す断面図である。
【図３】従来の第１のフリップチップ型半導体素子の樹
脂封止構造を示す断面図である。
【図４】従来の第２のフリップチップ型半導体素子の樹
脂封止構造を示す断面図である。
【符号の説明】
１ 基板 １ａ 基板側パッド ２ 半導体素子 ２ａ チップ側パッド ２ｂ 電極パターン ３ ダム ４ バンプ ５ カバー用樹脂 ６ 封止用樹脂 ７ 板

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 基板と、該基板上にフリップチップ実装
    された半導体素子と、該半導体素子を覆うカバー用樹脂
    とを含むフリップチップ型半導体素子の樹脂封止構造に
    おいて、前記カバー用樹脂上に板が搭載されていること
    を特徴とするフリップチップ型半導体素子の樹脂封止構
    造。
  2. 【請求項２】 前記基板上にダムが設けられ、該ダムに
    より前記半導体素子と前記基板との間に前記カバー用樹
    脂が充填されないようにして、前記半導体素子と前記基
    板との間を中空気密構造にしたことを特徴とする請求項
    １記載のフリップチップ型半導体素子の樹脂封止構造。
  3. 【請求項３】 前記半導体素子と前記基板との間に封止
    用樹脂を封入したことを特徴とする請求項１記載のフリ
    ップチップ型半導体素子の樹脂封止構造。
  4. 【請求項４】 前記板が金属板であることを特徴とする
    請求項１乃至３のいずれか一つの請求項に記載のフリッ
    プチップ型半導体素子の樹脂封止構造。
  5. 【請求項５】 前記板が樹脂板であることを特徴とする
    請求項１乃至３のいずれか一つの請求項に記載のフリッ
    プチップ型半導体素子の樹脂封止構造。
JP11209597A 1997-04-30 1997-04-30 フリップチップ型半導体素子の樹脂封止構造 Pending JPH10303336A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11209597A JPH10303336A (ja) 1997-04-30 1997-04-30 フリップチップ型半導体素子の樹脂封止構造
DE1998119215 DE19819215A1 (de) 1997-04-30 1998-04-29 Harzversiegelter Flip-Chip-Halbleiterbaustein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11209597A JPH10303336A (ja) 1997-04-30 1997-04-30 フリップチップ型半導体素子の樹脂封止構造

Publications (1)

Publication Number Publication Date
JPH10303336A true JPH10303336A (ja) 1998-11-13

Family

ID=14578007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11209597A Pending JPH10303336A (ja) 1997-04-30 1997-04-30 フリップチップ型半導体素子の樹脂封止構造

Country Status (2)

Country Link
JP (1) JPH10303336A (ja)
DE (1) DE19819215A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010252A (ja) * 2008-06-25 2010-01-14 Kyoritsu Kagaku Sangyo Kk 樹脂構造体および樹脂構造体の製造方法
CN105826287A (zh) * 2014-12-26 2016-08-03 矽品精密工业股份有限公司 半导体结构及其制法
CN113910515A (zh) * 2021-10-29 2022-01-11 西安微电子技术研究所 一种电源模块内部加固散热垫片的装置及方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3945968B2 (ja) 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法
DE10163084A1 (de) * 2001-12-20 2003-07-17 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
EP2874182A1 (fr) 2013-11-19 2015-05-20 Gemalto SA Procédé de fabrication de dispositifs électroniques

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010252A (ja) * 2008-06-25 2010-01-14 Kyoritsu Kagaku Sangyo Kk 樹脂構造体および樹脂構造体の製造方法
CN105826287A (zh) * 2014-12-26 2016-08-03 矽品精密工业股份有限公司 半导体结构及其制法
CN113910515A (zh) * 2021-10-29 2022-01-11 西安微电子技术研究所 一种电源模块内部加固散热垫片的装置及方法
CN113910515B (zh) * 2021-10-29 2024-04-26 西安微电子技术研究所 一种电源模块内部加固散热垫片的装置及方法

Also Published As

Publication number Publication date
DE19819215A1 (de) 1998-11-12

Similar Documents

Publication Publication Date Title
JP3880775B2 (ja) 回路基板への電子部品の実装方法
TW421837B (en) Method for production of semiconductor package
JPH0922968A (ja) 半導体パッケージおよびその製造方法
JPH11204552A (ja) 半導体装置のパッケージ方法および半導体装置
JP2973940B2 (ja) 素子の樹脂封止構造
JP2943764B2 (ja) フリップチップ実装型半導体素子の樹脂封止構造
JPH08153830A (ja) 半導体装置およびその製造方法
US5858149A (en) Process for bonding semiconductor chip
JPH10303336A (ja) フリップチップ型半導体素子の樹脂封止構造
JPH07273243A (ja) 半導体パッケージ
JP4421118B2 (ja) 半導体装置製造方法
JPH08153747A (ja) 半導体チップおよびそれを用いた半導体装置
JP2612536B2 (ja) 半導体の製造方法
KR20010063682A (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP3014577B2 (ja) 半導体装置の製造方法
JP2994555B2 (ja) 半導体実装構造
JP3246826B2 (ja) 半導体パッケージ
JP3022910B2 (ja) 半導体装置の製造方法
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JPH0689914A (ja) 半導体装置の封止方法
JPH06104311A (ja) フリップチップおよびフリップチップの封止方法
JPH1098077A (ja) 半導体装置の製造方法
JPH08236555A (ja) Ｉｃチップの実装方法
JP3235520B2 (ja) 半導体装置の製造方法
JP4540216B2 (ja) 半導体モジュールの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990317