DE10163084A1 - Elektronisches Bauteil und Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil und Verfahren zu seiner Herstellung

Info

Publication number
DE10163084A1
DE10163084A1 DE10163084A DE10163084A DE10163084A1 DE 10163084 A1 DE10163084 A1 DE 10163084A1 DE 10163084 A DE10163084 A DE 10163084A DE 10163084 A DE10163084 A DE 10163084A DE 10163084 A1 DE10163084 A1 DE 10163084A1
Authority
DE
Germany
Prior art keywords
plastic housing
layer
compound
printing
system carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10163084A
Other languages
English (en)
Inventor
Martin Reis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10163084A priority Critical patent/DE10163084A1/de
Priority to EP02791626A priority patent/EP1456880A2/de
Priority to PCT/DE2002/004529 priority patent/WO2003054957A2/de
Publication of DE10163084A1 publication Critical patent/DE10163084A1/de
Priority to US10/868,855 priority patent/US6998296B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Printing Methods (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (1) und ein Verfahren zu dessen Herstellung. Das elektronische Bauteil (1) weist einen Halbleiterchip (2) und eine Umverdrahtungsplatte (3) sowie ein Kunststoffgehäuse (4) auf. Das Kunststoffgehäuse (4) ist in zwei aufeinander angeordnete Kunststoffgehäusemassen (23) aufgeteilt. Von den Kunststoffgehäusemassen (23) bildet eine erste Schicht (5) aus Kunststoffgehäusemasse (23) eine relativ unebene Oberfläche aus, die durch eine zweite Schicht (6) aus Kunststoffgehäusemasse (23) geglättet wird, so dass das elektronische Bauteil (1) glatte Außenseiten des Kunststoffgehäuses (4) aufweist.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit einem Halbleiterchip und eine Umverdrahtungsplatte mit Kunststoffgehäuse und Verfahren zu deren Herstellung gemäß der Gattung der unabhängigen Ansprüche.
  • Elektronische Bauteile mit einem Halbleiterchip und einer Umverdrahtungsplatte können durch eine Kunststoffgehäusemasse vor Beschädigungen geschützt werden, wie es aus der Patentschrift US-6,048,755 bekannt ist. Das Aufbringen einer derartigen Kunststoffgehäusemasse wird beispielsweise durch ein Hochdruckspritzgußverfahren ausgeführt, bei dem es durch den hohen Druck ausgeschlossen wird, dass sich Luftblasen in dem Kunststoffgehäuse einnisten können. Wird kein hoher Druck angewandt, so sind zum Aufdrucken der Kunststoffgehäusemasse auf einen Systemträger Vakuumanlagen erforderlich, in denen einzelne elektronische Bauteile oder ein Systemträger mit mehreren elektronischen Bauteilen mit einer Kunststoffgehäusemasse bedruckt werden. Somit werden in dem Fall des Vakuumbedruckens Lufteinschlüsse vermieden, da das ganze unter Luftabschluß im Vakuum durchgeführt wird.
  • Eine für das Vakuumbedrucken geeignete Vakuumdruckanlage zum Umhüllen eines Halbleiterchips oder mehrerer Halbleiterchips mit einer Kunststoffgehäusemasse ist äußerst kosten- und zeitaufwendig, da die gesamte Bedruckungsanlage in einem Vakuumaggregat unterzubringen ist und der Bedruckungsvorgang in einer Vakuumkammer ablaufen muß. Bei einer Hochdruckpreßanlage zum Aufbringen eines Kunststoffgehäuses sind wiederum hochdruckfeste Formteile herzustellen, die teilweise einem Spritzgußdruck von über 150 bar standhalten müssen, was ebenfalls kostentreibend ist.
  • Aufgabe der Erfindung ist es, ein elektronisches Bauteil und ein Verfahren zu seiner Herstellung anzugeben, bei dem Halbleiterchips mit ihren Umverdrahtungsplatten in einer Kunststoffgehäusemasse blasenfrei verpackt werden können.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß weist das elektronische Bauteil ein Kunststoffgehäuse auf, das seinerseits zwei aufeinander angeordnete Kunststoffgehäusemassen aufweist. Eine dieser Kunststoffgehäusemassen weist eine gegenüber den Außenseiten des Kunststoffgehäuses unebene erste Schicht auf, welche die Randbereiche des Halbleiterchips vollständig umschließt und teilweise die Rückseite des Halbleiterchips bedeckt. Darüber hinaus weist das elektronische Bauteil eine zweite Schicht aus Kunststoffgehäusemasse auf, welche glatte Oberseiten für die Außenseiten des Kunststoffgehäuses bildet. Dieses zweischichtige Kunststoffgehäuse hat den Vorteil, dass es durch einfache Schablonendrucktechnik unter normalen Reinraumbedingungen herstellbar ist.
  • Die erste und die zweite Schicht aus einer Kunststoffgehäusemasse unterscheiden sich darin, dass nach dem Aufdrucken der ersten Schicht diese einem Entgasungsschritt unterzogen worden ist und somit nahezu luftblasenfrei ist. Aus dem Entgasungsvorgang resultiert die gegenüber den Außenseiten des Kunststoffgehäuses unebene Oberfläche der ersten Schicht, da im schmelzflüssigen Zustand die beim Abdrucken an scharfen Kanten und engen Spalten eingeschlossenen Luftblasen zerplatzen. Die Unebenheit der Oberfläche der ersten Schicht ist jedoch nicht so groß, dass beim Aufdrucken der zweiten Schicht aus einer Kunststoffgehäusemasse auf die erste Schicht ein weiterer Entgasungsschritt erforderlich wäre, so dass durch die zweite Schicht ohne jede Entgasung die aufgedruckte ebene oder glatte Oberseite als Außenseite des Kunststoffgehäuses akzeptiert werden kann. Der Vorteil gegenüber den obenerwähnten bisherigen Verfahren ist, dass eine Hochdruckform für ein Spritzgießen entfällt und die Kunststoffgehäusemasse mit einem einfachen Spatel auf die Rückseiten der Halbleiterchips eines Systemträgers aufgetragen werden kann und zum anderen, dass anstelle einer aufwendigen Verarbeitungsanlage unter Vakuum lediglich ein Lagern der ersten Schicht aus einer Kunststoffgehäusemasse in einer Entgasungsanlage vorzusehen ist.
  • Eine derartige Entgasungsanlage kann eine Vakuumkammer umfassen, aus der lediglich der Luftdruck abzupumpen ist, was für viele Bauteile gleichzeitig und auch für mehrere Substratträger mit mehreren Bauteilen gleichzeitig erfolgen kann. Dabei hat es sich herausgestellt, dass die erste Schicht aus Kunststoffgehäusemasse bei einfachem Vorvakuumdruck von kleiner 50 mbar entgast werden kann, so dass Häufigkeit und Größe von Luftblasen in der ersten Kunststoffschicht trotz der relativ steilen Kanten an den Rändern der einzelnen Halbleiterchips und trotz in der Spalte zwischen den Halbleiterchips eines Systemträgers vermindert werden können.
  • Die erste Schicht aus Kunststoffgehäusemasse weist folglich durch das Entgasen eine gegenüber den Außenseiten des elektronischen Bauteils unebene Oberfläche auf, diese Unebenheit wird durch die zweite Schicht aus Kunststoffgehäusemasse ausgeglichen, so dass lediglich eine unebene Grenzphase zwischen beiden Kunststoffgehäusemassen innerhalb des Kunststoffgehäuses auftritt, jedoch nicht nach außen in Erscheinung tritt. Diese unebene Grenzphase verändert somit nicht das gefällige Aussehen des elektronischen Bauteils und ist nur über entsprechende Schnittbilder in der Kunststoffgehäusemasse nachweisbar.
  • Die erste Schicht und die zweite Schicht sind über die unebene Außenfläche der ersten Schicht, die eine unebene Grenzphase zwischen den Schichten bildet, miteinander verzahnt. Diese Verzahnung kann dadurch erfolgen, dass nach dem Ausgasen der ersten Schicht die zweite Schicht auf die noch nicht vollständig vernetzte und ausgehärtete erste Schicht aufgebracht wird. Damit ist es gleichzeitig möglich, dass die Vernetzung über die Grenzphase hinaus erfolgt und somit eine intensive Verankerung der beiden Schichten möglich wird.
  • Das elektronische Bauteil weist in der Umverdrahtungsplatte eine Bondkanalöffnung auf. Diese Bondkanalöffnung ist mit einer Kunststoffabdeckmasse zum Schutz von Bondverbindungen aufgefüllt. Auch diese Kunststoffabdeckmasse kann durch einen Schablonendruck aufgebracht werden, der jedoch getrennt von der Herstellung des Gehäuses auf der Unterseite des elektronischen Bauteils durchgeführt wird, da die Bondkanäle auf der dem Kunststoffgehäuse gegenüberliegenden Seite, nämlich der aktiven Oberseite 27 des Halbleiterchips in der Umverdrahtungsplatte angeordnet sind.
  • Zur Herstellung mehrerer erfindungsgemäßer Bauteile wird ein Verfahren zur Beschichtung eines Systemträgers für mehrere Halbleiterchips in entsprechenden Bauteilpositionen durchgeführt. Dazu sind auf dem Systemträger bereits die Halbleiterchips über eine doppelt klebende Folie befestigt und in dem Bondkanal jeder Bauteilposition sind bereits auch alle Bondverbindungen hergestellt. Ferner ist der Bondkanal durch eine Kunststoffabdeckung bereits geschützt. Somit kann anschließend der gesamte Systemträger mit mehreren Halbleiterchips mit einer Kunststoffgehäusemasse auf den Rückseiten der Halbleiterchips bedeckt werden und dabei gleichzeitig die Zwischenräume zwischen den Halbleiterchips als Kantenschutz verfüllt werden. Dazu wird eine erste Schicht aus zähviskoser Kunststoffgehäusemasse auf dem Systemträger zum Auffüllen von Zwischenräumen zwischen den Halbleiterchips und zum teilweisen Abdecken der Rückseiten der Halbleiterchips mit der Kunststoffgehäusemasse aufgedruckt. Nach diesem Aufdrucken wird ein Entgasungsprozeß durchgeführt, indem der Systemträger mit der ersten Schicht aus Kunststoffgehäusemasse in einer Vakuumkammer unter Abpumpen der Vakuumkammer gelagert wird.
  • Nach vollständiger Entgasung der Kunststoffgehäusemasse, so dass keinerlei Luftblasen in den Ecken zwischen den einzelnen Chips angeordnet sind, wird eine zweite Schicht aus zähviskoser Kunststoffgehäusemasse auf die erste Schicht aus Kunststoffgehäusemasse aufgedruckt. Obgleich dabei die Oberseite der ersten Schicht eine relativ unebene Außenfläche 12 bildet, kann die zweite Schicht dennoch ohne Luftblaseneinschlüsse und ohne Entgasung auf die Rückseiten der Halbleiterchips aufgetragen werden.
  • Das Aufdrucken der ersten und der zweiten Schicht aus zähviskoser Kunststoffgehäusemasse wird in einem Durchführungsbeispiel des Verfahrens mittels Schablonendrucktechnik durchgeführt. Bei der Schablonendrucktechnik wird eine Schablone über den Systemträger gelegt und eine Raupe aus zähviskoser Kunststoffgehäusemasse wird mit einem Spatel über die Öffnungen der Schablone gepreßt. Dazu wird bei dem Überstreichen oder Rakeln der Schablone auf den Spatel ein Druck ausgeübt, der jedoch in keiner Weise dem Hochdruck beim Spritzgießen entspricht oder mit diesem in Bezug auf die Belastung des Systemträgers vergleichbar ist.
  • Das Belüften und Abpumpen kann während der Lagerung der ersten Schicht in der Vakuumkammer vorzugsweise mehrfach nacheinander erfolgen bevor die zweite Schicht aus Kunststoffgehäusemasse außerhalb der Vakuumkammer aufgedruckt wird. Das Verfahren hat somit den Vorteil, dass innerhalb der Vakuumkammer eine beliebig hohe Zahl an vorbereiteten Systemträgern mit ersten Schichten aus einer Kunststoffgehäusemasse gelagert werden können und somit gleichzeitig eine Vielzahl von elektronischen Bauteilen mit einer ersten, von Luftblasen befreiten Schicht ausgegast werden kann. Durch das mehrfache Belüften der Anlage kann die ausgegaste Luft mehrfach abgespült und abgepumpt werden.
  • Bei einem weiteren Durchführungsbeispiel des Verfahrens wird die zweite Schicht aus Kunststoffgehäusemasse mit der gleichen Druckschablone aufgebracht wie die erste Schicht aus Kunststoffgehäusemasse. Somit ist der Aufwand an Schablonen äußerst gering und die Wiederverwendung der Schablonen für weitere Systemträger zum Aufbringen von Kunststoffgehäusemasse auf mehrere elektronische Bauteile gewährleistet.
  • Zusammenfassend kann festgestellt werden, dass mit dem elektronischen Bauteil und dem Verfahren zu dessen Herstellung die nachfolgenden Vorteile verbunden sind. Einmal ist kein Vakuumprinter notwendig, um eine Kunststoffgehäusemasse luftblasenfrei auf dem elektronischen Bauteil zu realisieren. Ferner wird im Gegensatz zu einem Vakuumbedrucken die Zeit, in der das Vakuum auf- und abgebaut wird, nicht in die Prozesszeit eingehen, das heißt, die Herstellungszeit für Einheiten pro Stunde ist bei dem erfindungsgemäßen Bauteil und Verfahren günstiger, nämlich um fast 50% als beim Vakuumprinter.
  • Somit wird durch die Kombination eines normalen Schablonendruckprozesses mit einem Vakuumentgasungsvorgang und dem danach erfolgenden Überdrucken der etwas unebenen Oberfläche der ersten Schicht aus Kunststoffgehäusemasse eine völlig ebene Außenseite für das Gehäuse geschaffen und eine gute Verzahnung sichergestellt, wenn zusätzlich die Aushärtphase erst nach dem Aufbringen der zweiten Schicht startet.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Zeichnungen näher erläutert.
  • Fig. 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer ersten Ausführungsform der Erfindung,
  • Fig. 2 zeigt eine Prinzipskizze einer Vorrichtung zum Aufdruck einer zähviskosen Kunststoffgehäusemasse zwischen und auf mehrere Halbleiterchips eines Systemträgers,
  • Fig. 3 zeigt ein Flußdiagramm in vier Stufen eines Verfahrens zur Herstellung eines Kunststoffgehäuses für das elektronische Bauteil.
  • Fig. 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 einer Ausführungsform der Erfindung. Das Bezugszeichen 2 kennzeichnet den Halbleiterchip. Das Bezugszeichen 3 kennzeichnet eine Umverdrahtungsplatte, die mit ihrer Oberseite 33 über eine doppelseitig klebende Folie 26 mit der aktiven Oberseite 27 des Halbleiterchips 2 verbunden ist. Das Bezugszeichen 4 kennzeichnet ein Kunststoffgehäuse, das auf der Oberseite 33 der Umverdrahtungsplatte drei angeordnet ist und eine Rückseite 10 sowie Randbereiche 8 und 9 des Halbleiterchips 2 umhüllt. Die Umverdrahtungsplatte 3 ist mehrschichtig aufgebaut und weist auf ihrer Unterseite eine Lötstoppschicht 28 auf, die eine strukturierte Metallschicht 29 mit Umverdrahtungsleitungen 19 schützt. Die Lötstoppschicht auf der Unterseite der Umverdrahtungsplatte 3 läßt lediglich Außenkontaktflächen 30, auf denen Lotbälle 31 angeordnet sind, frei von der Beschichtung. Die in Fig. 1 gezeigte Umverdrahtungsplatte 3 eines einzelnen elektronischen Bauteils 1 ist ein Teil eines Systemträgers 20 für mehrere elektronischen Bauteile 1, der seinerseits für jedes elektronische Bauteil 1 eine Bauteilposition aufweist.
  • Die Lötstoppschicht der Unterseite 21 des Systemträgers 20 und die strukturierte Metallschicht 29 sind auf einer isolierenden Kernplatte 32 der Umverdrahtungsplatte 3 bzw. des Systemträgers 20 angeordnet. Diese Kernplatte weist aus Symmetriegründen auch auf ihrer der Metallschicht gegenüberliegenden Oberseite eine Lötstoppschicht 28 auf. Damit wird die Wirkung der unterschiedlichen Ausdehnungskoeffizienten zwischen Lötstoppschicht 28 auf der Unterseite und der Kernplatte 32 und der Kernplatte 32 selbst ausgeglichen und kompensiert. Somit bildet die Umverdrahtungsplatte 3 bzw. der Systemträger 20 ein Laminat aus vier Schichten. Durch den symmetrischen Aufbau eines Systemträgers wird verhindert, das dieser verwölbt angeliefert wird oder durch nachfolgende Prozessschritte Verwölbungen bildet, die unbrauchbare und nicht funktionsfähige elektronische Bauteile 1 zur Folge haben.
  • In dieser Ausführungsform der Erfindung weist das elektronische Bauteil 1 Reihen aus Lotbällen 31 auf. Im Zentrum der Umverdrahtungsplatte 3 ist eine Bondkanalöffnung 14 angeordnet, die einen Bondkanal 15 zum Anbringen von Bondverbindungen 16 zwischen Kontaktflächen 34 auf der Oberseite 27 des Halbleiterchips und den Umverdrahtungsleitungen 19 auf der Unterseite der Umverdrahtungsplatte 3 freigibt.
  • Vor einem Bedrucken der Rückseiten 10 der Halbleiterchips 2 mit einer Kunststoffgehäusemasse 4 werden die empfindlichen Bondverbindungen 16 auf der Unterseite der Umverdrahtungsplatte 3 und der Oberseite 27 des Halbleiterchips 2 durch Auffüllen mit einer Kunststoffabdeckmasse 17 geschützt. Dazu ist die Umverdrahtungsplatte 3 zu einem größeren Systemträger 20 mit mehreren Bauteilen 1 verbunden. Dieser Systemträger 20 weist mehrere Bauteilpositionen 18 auf, in der jeweils ein Bondkanal 15 und ein Halbleiterchip 2 angeordnet sind. Die Bondkanäle 15 des Systemträgers 20 können nach Herstellung der Bondverbindungen 16 für alle elektronischen Bauteile 1 gleichzeitig und parallel mit einer Kunststoffabdeckmasse 17 bedruckt werden.
  • Nach Abdecken der Bondkanäle 15 auf der Unterseite 21 des Systemträgers 20 können die Oberseite des Systemträgers 20 und die Rückseiten 10 der Halbleiterchips 2 mit einer Kunststoffgehäusemasse 23 bedruckt werden. Wenn dieses Bedrucken blasenfrei oder luftblasenarm durchgeführt werden soll, so werden dazu Vakuumprinter beziehungsweise Vakuumbedruckungsanlagen eingesetzt. Bei der vorliegenden Ausführungsform der Erfindung wird jedoch mit einfachen Mitteln die Oberseite des Systemträgers 20 mit den darauf befindlichen Halbleiterchips 2 mit einer Kunststoffgehäusemasse 23 bedruckt, indem eine Schablone über den Systemträger 20 angeordnet wird und eine zähviskose Raupe aus Kunststoffgehäusemasse 23 mit einem Spatel über den Systemträger 20 und über die Rückseiten 10 der Halbleiterchips 2 verteilt wird. Dieser Vorgang kann aufgrund der beim Auftrag erforderlichen zähen Viskosität der Kunststoffgehäusemasse 23 nicht blasenfrei erfolgen.
  • Erfindungsgemäß werden in zwei Schritten der Systemträger 20 und damit auch die Bauteile 1 mit einer Kunststoffgehäusemasse 23 bedruckt. In der ersten Stufe wird eine erste Schicht 5 aufgebracht, die aufgrund der steilen Abschnitte zwischen den Halbleiterchips 2 nicht vollständig blasenfrei aufgedruckt werden kann. Diese erste Schicht 5, welche die Zwischenräume vollständig aber nicht blasenfrei auffüllt und die Randseiten 8 und 9, sowie die Rückseiten der Halbleiterchips 2 teilweise bedeckt, wird nach dem Bedrucken entgast, und zwar noch bevor die erste Schicht 5 einem Aushärtevorgang unterworfen wird.
  • Für ein Entgasen kann der Systemträger 20 in einer Vakuumkammer mit anderen Systemträgern gestapelt werden und durch mehrfaches Belüften und Abpumpen der Vakuumkammer wird die Kunststoffgehäusemasse 23 der ersten Schicht 5 entgast und damit werden Luftblasen aus der Kunststoffgehäusemasse 23 herausgezogen. Dadurch entsteht eine relativ unebene Grenzphase auf der ersten Schicht 5 der Kunststoffgehäusemasse 23. Diese ist mit dem Bezugszeichen 13 in Fig. 1 gekennzeichnet. Auf diese unebenen Grenzphase 13 wird nach dem Entgasen eine zweite Schicht 6 aufgedruckt und durch dieses mehrstufige Verfahren kann erreicht werden, dass nun eine luftblasenarme Kunststoffgehäusemasse 23 die Halbleiterchips 2 auf ihren Rückseiten 10 mit einer glatten Oberseite 11 umgibt.
  • Nach dem mehrstufigen Bedrucken des Systemträgers 20 auf der Halbleiterchipseite können auf der Seite der Metallbeschichtung 29 und der Lötstoppschicht 28 nun Lotbälle angeordnet und eingeschmolzen werden, die dann die Außenkontakte für das elektronische Bauteil 1 bilden. Erst nach dem vollständigen Herstellen von elektronischen Bauteilen 1 in jeder Bauteilposition 18 wird der Systemträger 20 in einzelne elektronische Bauteile 1, wie im Querschnitt der Fig. 1 gezeigt, zertrennt.
  • Fig. 2 zeigt eine Prinzipskizze einer Vorrichtung zum Aufdrucken einer zähviskosen Kunststoffgehäusemasse 23 zwischen und auf mehreren Halbleiterchips 2 eines Systemträgers 20. Komponenten mit gleichen Funktionen wie in Fig. 1 werden mit gleichen Bezugszeichen und nicht extra erörtert.
  • Der Spatel 24 wird beim Bedrucken der Rückseiten 10 der Halbleiterchips auf dem Systemträger 20 zunächst auf die Schablone 25 mit einer Druckkraft in Richtung A gepreßt. Dazu wird er von dem Halter 35 gehalten und in Richtung B bewegt, nachdem eine Raupe aus Kunststoffgehäusemasse 23 vor dem Spatel 24 aufgebaut wurde. Beim Bewegen des Spatels 24 in Richtung B bildet sich eine rotierende Walze aus zähviskoser Kunststoffgehäusemasse 23, die in Pfeilrichtung C rotiert. Diese bedeckt die Rückseiten 10 und die Zwischenräume 36 zwischen den Halbleiterchips 2. Insbesondere in den Zwischenräumen 36 entstehen dabei Luftblaseneinschlüsse 22.
  • Die Luftblaseneinschlüsse 22 werden durch einen Entgasungsschritt von der ersten Schicht aus Kunststoffgehäusemasse 23 ausgetrieben. Dazu wird der Systemträger 20 nach dem Aufbringen der Kunststoffgehäusemasse 23 auf die Rückseiten 10 der Halbleiterchips 2 und dem Einbringen der Kunststoffgehäusemasse 23 in die Zwischenräume 36 zwischen den Halbleiterchips 2 von der Schablone 25 abgehoben und in eine Vakuumkammer verbracht.
  • In der Vakuumkammer erfolgt das Austreiben von Luftblaseneinschlüssen 22, wobei sich eine unebenen Oberfläche bildet. Diese unebenen Oberfläche wird dadurch geglättet, dass der Systemträger 20 ein weiteres Mal mit einer Kunststoffgehäusemasse 23, wie in Fig. 2 gezeigt, bedruckt wird. Dazu kann die gleiche Schablone 25 eingesetzt werden, wie zum Bedrucken der ersten Schicht. Dabei entsteht eine ebene zweite Schicht aus Kunststoffgehäusemasse 23, die schon deshalb keine Luftblaseneinschlüsse 22 aufweist, weil die kritischen Zwischenräume 36 bereits mit Kunststoffgehäusemasse 23 bei der Bildung der ersten Schicht aufgefüllt sind.
  • Fig. 3 zeigt ein Flußdiagramm in vier Stufen eines Verfahrens zur Herstellung eines Kunststoffgehäuses für das elektronische Bauteil.
  • In Stufe 1 wird, wie es in Fig. 2 gezeigt wird, die Kunststoffgehäusemasse auf die Rückseiten und in die Zwischenräume der Halbleiterchips eines Systemträgers gedruckt. In der zweiten Stufe werden die in der ersten Stufe entstandenen Luftblaseneinschlüsse in einer Vakuumkammer unter einem Druck, der kleiner als 50 mbar ist, entgast. Nach diesem Entgasen hat die Oberfläche der ersten Schicht aus Kunststoffgehäusemasse eine gegenüber den Außenseiten 7 des künftigen Gehäuses unebene Oberfläche.
  • Diese unebene Oberfläche ist aber ausreichend störungsfrei, um mit einem zweiten Druckschritt in der dritten Stufe dieses Flußdiagramms eine weitere glättende Bedruckung des Systemträgers ohne Bildung von Lufteinschlüssen durchzuführen. Dabei bildet sich eine Grenzphase zwischen der ersten Schicht und der zweiten Schicht aus, die in Fig. 1 mit dem Bezugszeichen 13 gekennzeichnet ist. Bis zu diesem Schritt hat keine Aushärtung der zähviskosen Kunststoffgehäusemasse stattgefunden. Die zähe Viskosität ist für die Kunststoffgehäusemasse erforderlich, damit sie während und nach dem Bedrucken formstabil bleibt und sich nicht verschiebt oder Eindellungen und andere Unebenheiten auf der Außenseite 7 des Gehäuses bildet.
  • In der vierten Stufe der Fig. 3 kann dann das Aushärten beginnen beziehungsweise das Aushärten bei einer erhöhten Temperatur durchgeführt werden. Während des Aushärtens vernetzt die Kunststoffgehäusemasse aus der ersten und zweiten Schicht zu einer Kunststoffgehäuseverpackung. Erst nachdem auch die Aushärtestufe, die als Stufe 4 in Fig. 3 gekennzeichnet ist, durchgeführt ist, werden auf der Unterseite des Systemträgers als Außenkontakte Lotbälle angeordnet und eingelötet. Danach kann dann der Systemträger zu einzelnen elektronischen Bauteilen gemäß der vorliegenden Erfindung aufgetrennt werden. Bezugszeichenliste 1 elektronisches Bauteil
    2 Halbleiterchip
    3 Umverdrahtungsplatte
    4 Kunststoffgehäuse
    5 erste Schicht
    6 zweite Schicht
    7 Außenseiten des Kunststoffgehäuses
    8, 9 Randbereiche des Halbleiterchips
    10 Rückseite des Halbleiterchips
    11 glatte Oberseiten
    12 unebene Außenfläche der ersten Schicht
    13 Grenzphase
    14 Bondkanalöffnung
    15 Bondkänal
    16 Bondverbindungen
    17 Kunststoffabdeckmasse
    18 Bauteilpositionen
    19 Umverdrahtungsleitungen
    20 Systemträger
    21 Unterseite des Systemträgers
    22 Luftblasen
    23 Kunststoffgehäusemasse
    24 Spatel
    25 Druckschablone
    26 doppelseitig klebende Folie
    27 aktuelle Oberseite des Halbleiterchips
    28 Lötstoppschicht
    29 Metallschicht
    30 Außenkontaktfläche
    31 Lotbälle
    32 Kernplatte
    33 Oberseite der Umverdrahtungsplatte
    34 Kontaktfläche des Halbleiterchips
    35 Spatelhalter
    A Druckrichtung
    B Bewegungsrichtung
    C Rotationsrichtung der Kunststoffgehäusemasse 23

Claims (8)

1. Elektronisches Bauteil mit einem Halbleiterchip (2) einer Umverdrahtungsplatte (3) und einem Kunststoffgehäuse (4), wobei das Kunststoffgehäuse (4) zwei aufeinander angeordnete Kunststoffgehäusemassen (23) aufweist, von denen eine gegenüber den Außenseiten (7) des Kunststoffgehäuses (4) unebene erste Schicht (5) aus Kunststoffgehäusemasse ausweist, welche die Randbereiche (8, 9) des Halbleiterchips (2) vollständig umschließt und teilweise die Rückseite (10) des Halbleiterchips (2) bedeckt und eine zweite Schicht (6) aus Kunststoffgehäusemasse aufweist, welche glatte Oberseiten (11) für die Außenseiten (7) von des Kunststoffgehäuses (4) aufweist.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die erste Schicht (5) und die zweite Schicht (6) über die unebene Außenfläche (12) der ersten Schicht (5), die eine unebene Grenzphase (13) zwischen den Schichten (5, 6) bildet, miteinander verzahnt sind.
3. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass das elektronische Bauteil (1) in der Umverdrahtungsplatte (3) eine Bondkanalöffnung (14) aufweist, die zum Schutz von Bondverbindungen (16) eine Kunststoffabdeckmasse (17) aufweist.
4. Verfahren zum Beschichtung eines Systemträgers (20) für mehreren Halbleiterchips (2) in entsprechenden Bauteilpositionen (18) aufweist mit einer Kunststoffgehäusemasse (23), wobei das Verfahren folgende Verfahrensschritte aufweist:
- Bereitstellen eines Systemträgers (20) mit Halbleiterchips (2) in mehreren Bauteilpositionen (18), wobei die elektronische Schaltung des Halbleiterchips (2) über Bondverbindungen (16) mit Umverdrahtungsleitungen (19) der Unterseite (21) des Systemträgers (20) in jeder Bauteilposition (18) verbunden ist,
- Aufdrucken einer ersten Schicht (5) aus zähviskoser Kunststoffgehäusemasse (23) auf dem Systemträger (20) zum Auffüllen von Zwischenräumen zwischen den Halbleiterchips (2) und zum teilweisen Abdecken der Rückseiten (10) der Halbleiterchips (2) mit der Kunststoffgehäusemasse (23),
- Lagerung des Systemträgers (20) mit der ersten Schicht (5) aus Kunststoffgehäusemasse (23) in einer Vakuumkammer unter Abpumpen der Vakuumskammer mit anschließendem Belüften,
- Aufdrucken einer zweiten Schicht (6) aus zähviskoser Kunststoffgehäusemasse (23) auf die erste Schicht (5) aus Kunststoffgehäusemasse (23).
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Aufdrucken der ersten und der zweiten Schicht (5, 6) aus zähviskoser Kunststoffgehäusemasse (23) mittels Schablonendruck erfolgt.
6. Verfahren nach Anspruch 4 oder Anspruch 5, dadurch gekennzeichnet, dass beim Aufdrucken der ersten und der zweiten Schicht (5, 6) aus zähviskoser Kunststoffgehäusemasse (23) ein Spatel (24) unter Druck auf eine Druckschablone (25) gepresst wird.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass das Belüften und Abpumpen während der Lagerung der ersten Schicht (5) in der Vakuumskammer mehrfach nacheinander erfolgt, bevor die zweite Schicht (6) aus Kunststoffgehäusemasse (23) aufgebracht wird.
8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass die zweite Schicht (6) aus Kunststoffgehäusemasse (23) mit der gleichen Druckschablone (25) aufgebracht wird, wie die erste Schicht aus Kunststoffgehäusemasse (23).
DE10163084A 2001-12-20 2001-12-20 Elektronisches Bauteil und Verfahren zu seiner Herstellung Withdrawn DE10163084A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10163084A DE10163084A1 (de) 2001-12-20 2001-12-20 Elektronisches Bauteil und Verfahren zu seiner Herstellung
EP02791626A EP1456880A2 (de) 2001-12-20 2002-12-11 Elektronisches bauteil und verfahren zu seiner herstellung
PCT/DE2002/004529 WO2003054957A2 (de) 2001-12-20 2002-12-11 Elektronisches bauteil und verfahren zu seiner herstellung
US10/868,855 US6998296B2 (en) 2001-12-20 2004-06-17 Electronic component and method for its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10163084A DE10163084A1 (de) 2001-12-20 2001-12-20 Elektronisches Bauteil und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE10163084A1 true DE10163084A1 (de) 2003-07-17

Family

ID=7710250

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10163084A Withdrawn DE10163084A1 (de) 2001-12-20 2001-12-20 Elektronisches Bauteil und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (1) US6998296B2 (de)
EP (1) EP1456880A2 (de)
DE (1) DE10163084A1 (de)
WO (1) WO2003054957A2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10163084A1 (de) 2001-12-20 2003-07-17 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP2007123413A (ja) * 2005-10-26 2007-05-17 Elpida Memory Inc 半導体装置の製造方法
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
JP5880683B2 (ja) * 2012-02-14 2016-03-09 株式会社村田製作所 電子部品素子およびそれを備えた複合モジュール
CN106206481A (zh) * 2016-05-05 2016-12-07 深圳信炜科技有限公司 生物识别模块及其制作方法、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9314355U1 (de) * 1993-09-22 1994-01-20 ODS R. Oldenbourg Datensysteme GmbH, 81669 München Chipkarten-Modul und Chipkarte
DE19819215A1 (de) * 1997-04-30 1998-11-12 Nec Corp Harzversiegelter Flip-Chip-Halbleiterbaustein
DE19813525A1 (de) * 1997-09-26 1999-04-08 Mitsubishi Electric Corp Integriertes Halbleiterbauelement
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182837A (ja) * 1982-04-21 1983-10-25 Hitachi Ltd 樹脂封止半導体装置の製造方法
JP2934174B2 (ja) 1995-08-29 1999-08-16 日本レック株式会社 電子部品の製造方法
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US6633611B2 (en) 1997-04-24 2003-10-14 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for region-based moving image encoding and decoding
JP3453043B2 (ja) 1997-04-30 2003-10-06 東芝機械株式会社 旋回機構の数値制御装置
JP3351996B2 (ja) 1997-07-18 2002-12-03 松下電工株式会社 半導体装置の製造方法及び半導体装置
JP3145959B2 (ja) * 1997-07-18 2001-03-12 東レエンジニアリング株式会社 電子部品の樹脂封止方法
JP3180061B2 (ja) 1997-07-18 2001-06-25 松下電工株式会社 半導体装置の製造方法及び半導体装置
JP3163419B2 (ja) * 1997-08-22 2001-05-08 日本レック株式会社 電子部品の製造方法
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
TW502422B (en) * 2001-06-07 2002-09-11 Ultra Tera Corp Method for encapsulating thin flip-chip-type semiconductor device
DE10163084A1 (de) 2001-12-20 2003-07-17 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9314355U1 (de) * 1993-09-22 1994-01-20 ODS R. Oldenbourg Datensysteme GmbH, 81669 München Chipkarten-Modul und Chipkarte
DE19819215A1 (de) * 1997-04-30 1998-11-12 Nec Corp Harzversiegelter Flip-Chip-Halbleiterbaustein
DE19813525A1 (de) * 1997-09-26 1999-04-08 Mitsubishi Electric Corp Integriertes Halbleiterbauelement
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 09064077 A. In: Patent Abstract of Japan *
JP 11040588 A. In: Patent Abstract of Japan *
JP 11040591 A. In: Patent Abstract of Japan *
JP 11067799 A. In: Patent Abstract of Japan *

Also Published As

Publication number Publication date
WO2003054957A2 (de) 2003-07-03
US6998296B2 (en) 2006-02-14
US20040262780A1 (en) 2004-12-30
EP1456880A2 (de) 2004-09-15
WO2003054957A3 (de) 2003-09-25

Similar Documents

Publication Publication Date Title
DE69300506T2 (de) Herstellungsverfahren von mehrlagigen keramischen Substraten.
DE69923205T2 (de) Leiterplattenanordnung und verfahren zu ihrer herstellung
DE29502080U1 (de) Vorrichtung zur Herstellung von Ausweiskarten und danach hergestellte Ausweiskarte
DE69209482T2 (de) Elektronikverpackung mit erhöhter Wärmeableitung und Verfahren zu ihrer Herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102013103580A1 (de) Dreidimensional gestapelte Gehäuseanordnung und Verfahren zum Herstellen derselben
DE2453788A1 (de) Verfahren zur herstellung von schaltplatten mit gedruckten schaltungen
EP1550358B1 (de) Leiterplatte mit mindestens einem starren und mindestens einem flexiblen bereich sowie verfahren zur herstellung von starr-flexiblen leiterplatten
DE10127009A1 (de) Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
DE19716912B4 (de) Verfahren zur Fixierung eines Chipmoduls in einer Chipkarte
DE4341867A1 (de) Verfahren zum Drucken eines Verbindungsmittels
DE10163084A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
CH646280A5 (de) Verfahren zur herstellung von verbindungszwischenstuecken.
DE19627543B4 (de) Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
DE19609221C1 (de) Verfahren zur Herstellung von keramischen Mehrschichtsubstraten
DE19955538B4 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Verfahren zur Herstellung einer Leiterbahnträgerschicht Spritzgusswerkzeug zur Durchführung des Verfahrens zur Herstellung einer Leiterbahnträgerschicht
DE2922304A1 (de) Verfahren zur herstellung gedruckter schaltungen, sowie dafuer verwendete leitende farbe und vorrichtung
DE102016220678A1 (de) Druckvorrichtung und Druckverfahren zum Auftragen eines viskosen oder pastösen Materials
DE102004046629B4 (de) Verfahren zum Herstellen eines Bauelementes mit einem gedruckten Schaltkreis
DE102019216954A1 (de) Leiterplatten-Herstellungsverfahren
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE112004000956T5 (de) Verfahren zur Ausbildung einer Verbindung
EP1466364B1 (de) Nutzen für elektronische bauteile sowie verfahren zu dessen herstellung
WO1998018623A1 (de) Verfahren und vorrichtung zur herstellung von chipkarten, id-karten oder dergleichen
DE2312482C3 (de) Gedruckte Schaltungsplatte und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee