DE102013103580A1 - Dreidimensional gestapelte Gehäuseanordnung und Verfahren zum Herstellen derselben - Google Patents

Dreidimensional gestapelte Gehäuseanordnung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102013103580A1
DE102013103580A1 DE102013103580.9A DE102013103580A DE102013103580A1 DE 102013103580 A1 DE102013103580 A1 DE 102013103580A1 DE 102013103580 A DE102013103580 A DE 102013103580A DE 102013103580 A1 DE102013103580 A1 DE 102013103580A1
Authority
DE
Germany
Prior art keywords
substrate
unit
section
electronic component
conductor pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102013103580.9A
Other languages
English (en)
Inventor
Jen-Chun Chen
Hsin-Chin Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Scientific Industrial Shanghai Co Ltd
Universal Global Scientific Industrial Co Ltd
Original Assignee
Universal Scientific Industrial Shanghai Co Ltd
Universal Global Scientific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scientific Industrial Shanghai Co Ltd, Universal Global Scientific Industrial Co Ltd filed Critical Universal Scientific Industrial Shanghai Co Ltd
Publication of DE102013103580A1 publication Critical patent/DE102013103580A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Dreidimensional gestapelte Gehäuseanordnung, aufweist: eine erste Einheit (1), die ein erstes Substrat (10) und wenigstens ein erstes elektronisches Bauteil (11) aufweist, wobei das erste Substrat (10) mit wenigstens einem Durchgang (101) und wenigstens einem ersten Leiterpad (102) versehen ist; eine Dichtungseinheit (2), die einen das erste elektronische Bauteil (11) überdeckenden, oberen Abschnitt (20A), einen an der Bodenfläche des ersten Substrats (10) ausgebildeten Rahmenabschnitt (20B) und wenigstens einen im Inneren des Durchgangs (101) ausgebildeten, gleichzeitig zwischen dem oberen Abschnitt (20A) und dem Rahmenabschnitt (20B) vorgesehenen Verbindungsabschnitt (20C) aufweist; eine leitende Einheit (3), die wenigstens einen den Rahmenabschnitt (20B) durchsetzenden, elektrisch mit dem ersten Leiterpad (102) verbundenen Leitkörper (30) aufweist; und eine zweite Einheit (4), auf die die erste Einheit (1) gestapelt ist, wobei die erste Einheit (1) über den Leitkörper (30) elektrisch mit der zweiten Einheit (4) verbunden ist.

Description

  • Die Erfindung betrifft eine Gehäuseanordnung und ein Verfahren zum Herstellen derselben, insbesondere eine dreidimensional gestapelte Gehäuseanordnung und ein Verfahren zum Herstellen derselben.
  • Bei gestapelter bzw. dreidimensionaler Einkapselungstechnik handelt es sich darum, dass mehrere Chips oder mehrere die Vielzahl von Chips und elektronischen Bauelementen aufweisende Substrate aufeinander gestapelt und dann elektrisch mit Chips oder Substraten verbunden werden. Diese Einkapselungstechnik gewährleistet eine erhebliche Erhöhung der Chipdichte und ist somit als wichtige Einkapselungstechnik anzusehen.
  • Der Erfindung liegt die Aufgabe zugrunde, eine dreidimensional gestapelte Gehäuseanordnung und ein Verfahren zum Herstellen derselben zu schaffen, durch das/die ein Rahmenabschnitt der ersten und der zweiten Einheit beim Einkapseln des ersten elektronischen Bauteils gleichzeitig hergestellt werden kann, wodurch sich eine zusätzliche Herstellung des Rahmenabschnitts erübrigt und somit die Herstellungskosten in erheblichem Maße verringert werden.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine dreidimensional gestapelte Gehäuseanordnung, die die im Anspruch 1 angegebenen Merkmale aufweist, sowie durch ein zum Herstellen einer dreidimensional gestapelten Gehäuseanordnung geeignetes Verfahren, das die im Anspruch 6 angegebenen Merkmale aufweist. Weitere vorteilhafte Weiterbildungen der Erfindung gehen aus den Unteransprüchen hervor.
  • Im Folgenden werden die Erfindung und ihre Ausgestaltungen anhand der Zeichnung näher erläutert. In der Zeichnung zeigt:
  • 1 eine Draufsicht auf ein erfindungsgemäßes Schaltungssubstratmodul;
  • 2 eine Seitenansicht des erfindungsgemäßen Schaltungssubstratmoduls, das in eine Formanordnung eingelegt ist, wobei die Formmasse eingefüllt ist;
  • 3A eine Seitenansicht der erfindungsgemäßen Gehäuseanordnung, bei der die Öffnungen mit Leitkörper gefüllt sind;
  • 3B eine Unteransicht der erfindungsgemäßen Gehäuseanordnung, bei der die Öffnungen mit Leitkörper gefüllt sind;
  • 4 eine Seitenansicht eines ersten Ausführungsbeispiels einer erfindungsgemäßen dreidimensional gestapelten Gehäuseanordnung;
  • 5 eine Seitenansicht eines zweiten Ausführungsbeispiels einer erfindungsgemäßen dreidimensional gestapelten Gehäuseanordnung;
  • 6A eine Seitenansicht des erfindungsgemäßen Schaltungssubstratmoduls, das in eine weitere Formanordnung eingelegt ist, wobei die Formmasse eingefüllt ist;
  • 6B eine Seitenansicht eines dritten Ausführungsbeispiels einer erfindungsgemäßen dreidimensional gestapelten Gehäuseanordnung; und
  • 7 ein Flussdiagramm des erfindungsgemäßen Verfahrens zum Herstellen einer erfindungsgemäßen dreidimensional gestapelten Gehäuseanordnung.
  • 1 bis 4 zeigen das erfindungsgemäße Verfahren zum Herstellen einer erfindungsgemäßen, dreidimensional gestapelten Gehäuseanordnung Z. Das erfindungsgemäße Verfahren weist die folgenden Schritte auf:
    Bereitstellen eines Schaltungssubstratmoduls 1', wobei mehrere erste Einheiten 1 aufeinanderfolgend angeordnet sind, wobei je zwei erste Einheiten 1 durch eine Phantomlinie getrennt sind [siehe 1]. Jeder der ersten Einheiten 1 weist ein erstes Substrat 10 und wenigstens ein auf diesem angeordnetes, elektrisch mit diesem verbundenes, erstes elektronisches Bauteil 11 auf. Das erste Substrat 10 ist an seinem Randabschnitt 100 mit wenigstens einem durch das erste Substrat 10 hindurch verlaufenden Durchgang 101 und wenigstens einem an der Unterfläche des ersten Substrats 10 angeordneten, nahe dem Randabschnitt 100 des ersten Substrats 10 angeordneten, ersten Leiterpad 102 versehen. Das erste Substrat 10 weist zwei erste Seiten 100A und zwei zweite Seiten 100B auf. An der Verbindungsstelle zwischen der ersten und der zweiten Seite 100A, 100B befindet sich der Durchgang 101, wobei die ersten Leiterpads 102 um den Randabschnitt 100 herum angeordnet sind. In anderen Ausführungsbeispielen können Durchgänge 101 zwischen je zwei benachbarten ersten Leiterpads 102 oder an vier Ecken des ersten Substrats 10 ausgebildet sein, wobei die beiden Durchgänge 101 der benachbarten ersten Substrate 10 miteinander kommunizieren.
  • Einlegen des Schaltungssubstratmoduls 1' zwischen einem oberen und einem unteren Formwerkzeug M1, M2 [siehe 2], wobei die Formmasse 2' zwischen dem oberen und dem unteren Formwerkzeug M1, M2 so gefüllt wird, dass mehrere Dichtungseinheiten 2 aufeinanderfolgend verbunden und den jeweiligen ersten Einheiten 1 zugeordnet sind. Je zwei Dichtungseinheiten 2 können durch eine Trennlinie X-X getrennt werden. Das obere und das untere Formwerkzeug M1, M2 bilden eine Formanordnung M. Das obere Formwerkzeug M1 weist ein oberes Gehäuse M10, wenigstens eine durch das obere Gehäuse M10 durchgehende Eingangsöffnung M11 und einen im Inneren des oberen Gehäuses M10 befindlichen Aufnahmeraum M12 auf. Die Formmasse 2' kann durch die Eingangsöffnung Nil zwischen das obere und das untere Formwerkzeug M1, M2 eintreten. Das untere Formwerkzeug M2 weist ein unteres Gehäuse M20, mehrere durch das untere Gehäuse M20 durchgehende Ablasskanäle M21 und mehrere am Randabschnitt 100 des ersten Substrats ausgebildete, miteinander kommunizierende Randkanäle M23 auf. Jeder der Durchgänge 101 verbindet den Aufnahmeraum M12 und die jeweiligen Randkanäle M23. Beim Eintreten der Formmasse 2' durch die Eingangsöffnung Nil in den Zwischenraum zwischen dem oberen und dem unteren Formwerkzeug M1, M2 dienen die Ablasskanäle M21 des unteren Formwerkzeugs M2 dem Entfernen von überflüssigen Blasen, sodass die Formmasse 2' dichter zwischen dem oberen und einem unteren Formwerkzeug M1, M2 gefüllt werden kann. In der Praxis kann das untere Formwerkzeug M2 ferner mit einer Vielzahl von Vorsprüngen M22 versehen sein, die sich zwischen dem unteren Gehäuse M20 und dem Schaltungssubstratmodul 1' befinden, mit dem ersten Substrat 10 in Berührung kommen, von den Randkanälen M23 umschlossen sind und somit dazu dienen, einen Aufnahmeraum für elektronische Bauteile an einem anderen Substrat zur Verfügung zu stellen. Als Alternative dazu kann die Formmasse 2' in diesem Bereich durch Laserritzen beseitigt werden.
  • Schneiden des Schaltungssubstratmoduls 1' und der Formmasse 2' entlang der in 2 eingezeichneten Trennlinie X-X [siehe 2, 3A und 3B, wobei 3B eine Unteransicht in Bezug auf 3A zeigt], nachdem das obere und das untere Formwerkzeug M1, M2 entfernt sind, wodurch die ersten Einheiten 1 voneinander getrennt und die Dichtungseinheiten 2 ebenfalls auch voneinander getrennt sind. Dabei weist jede der Dichtungseinheiten 2 einen oberen Abschnitt 20A, einen Rahmenabschnitt 20B und mehrere Verbindungsabschnitte 20C auf. Der obere Abschnitt 20A überdeckt mehrere erste elektronische Bauteile 11, wobei der Rahmenabschnitt 20B an der Bodenfläche des ersten Substrats 10 ausgebildet und im Bereich des Randabschnitts 100 angeordnet ist. Die Verbindungsabschnitte 20C sind im Inneren der Durchgänge 101 ausgebildet und gleichzeitig zwischen dem oberen Abschnitt 20A und dem Rahmenabschnitt 20B vorgesehen. Der obere Abschnitt 20A, der Rahmenabschnitt 20B und die Verbindungsabschnitte 20C können einstückig ausgebildet sein. Das heißt, diese drei können zu einer Baueinheit zusammengefügt sein. Im Schritt der Einkapselung des ersten elektronischen Bauteils 11 kann der Rahmenabschnitt 20B gleichzeitig hergestellt werden. Daher können die Herstellungsschritte vereinfacht und die Herstellungskosten in erheblichem Maße verringert werden.
  • Ausbilden von dem Rahmenabschnitt 20B zugeordneten Öffnungen 200B im Bereich der jeweiligen ersten Leiterpads 102, um die ersten Leiterpads 102 freiliegen zu lassen, wobei die Öffnungen 200B z. B. durch Laserritzen ausgebildet sein können.
  • Füllen der Öffnungen 200B mit Leitkörpern 30, die mit den jeweiligen ersten Leiterpads 102 der ersten Einheiten 1 elektrisch verbunden sind.
  • Aufbringen der ersten Einheit 1 auf die obere Fläche einer zweiten Einheit 4 [siehe 4], wobei die erste Einheit 1 über die ersten Leiterpads 102 und die Leitkörper 30 elektrisch mit der zweiten Einheit 4 verbunden ist. Die zweite Einheit 4 weist ein zweites Substrat 40, mehrere im Bereich eines Randabschnitts 400 zweite Leiterpads 402 und wenigstens ein zweites elektronisches Bauteil 41 auf. Das zweite elektronische Bauteil 41 ist vom Rahmenabschnitt 20B umschlossen. Auf diese Weise kann jeder der zweiten Leiterpads 402 durch den Leitkörper 30 elektrisch mit dem entsprechenden ersten Leiterpad 102 verbunden sein. Die Verbindung der ersten Einheit 1 mit der zweiten Einheit 4 erfolgt in der Weise, dass mehrere Lotbumps S jeweils auf die zweiten Leiterpads 402 aufgedruckt werden, woraufhin die erste Einheit 1 durch den Rahmenabschnitt 20B auf die obere Fläche der zweiten Einheit 4 aufgebracht wird, sodass die Leitkörper 30 mit den Lotbumps S in Berührung kommen. Schließlich wird ein Reflow-Verfahren durchgeführt. Daher kann jeder der Leitkörper 30 durch die Lotbumps S elektrisch mit den jeweils zugeordneten zweiten Leiterpads 402 verbunden: sein. Da die Leiterpads 102, 402 über die Leitungen der Substrate 10, 40 mit auf diesen angeordneten elektronischen Bauelementen [nicht gezeigt] verbunden sind, so kann das erste elektronische Bauteil 11 durch den Leitkörper 30 elektrisch mit dem entsprechenden zweiten elektronischen Bauteil 41 verbunden sein.
  • [Erstes Ausführungsbeispiel]
  • In 4 ist die durch das oben erwähnte Verfahren hergestellte Gehäuseanordnung Z gezeigt. Die erste Einheit 1 weist ein erstes Substrat 10 und mehrere auf diesem angeordnetes, elektrisch mit diesem verbundenes, erstes elektronisches Bauteil 11 auf. Das erste Substrat 10 ist an seinem Randabschnitt 100 mit mehreren durch das erste Substrat 10 hindurch verlaufenden Durchgängen 101 und mehreren an der Unterfläche des ersten Substrats 10 angeordneten, nahe dem Randabschnitt 100 des ersten Substrats 10 angeordneten, ersten Leiterpads 102 versehen. Das erste elektronische Bauteil 11 ist aus einer Gruppe ausgewählt, die einen Widerstand, einen Kondensator, eine Induktivität, einen bestimmte Funktionen erfüllenden Funktionschip und einen bestimmte Funktionen erfüllenden Halbleiterchip aufweist. Die Dichtungseinheit 2 weist einen auf dem ersten Substrat 10 aufliegenden, mehrere erste elektronische Bauteile 11 überdeckenden, oberen Abschnitt 20A, einen an der Bodenfläche des ersten Substrats 10 ausgebildet, im Bereich des Randabschnitts 100 des ersten Substrats 10 angeordneten Rahmenabschnitt 20B und mehrere im Inneren der Durchgänge 101 ausgebildete, gleichzeitig zwischen dem oberen Abschnitt 20A und dem Rahmenabschnitt 20B vorgesehene Verbindungsabschnitte 20C auf. Der obere Abschnitt 20A, der Rahmenabschnitt 20B und die Verbindungsabschnitte 20C können zu einer Baueinheit zusammengefügt sein. Eine leitende Einheit 3 weist mehrere den Rahmenabschnitt 20B durchsetzende, elektrisch mit den jeweiligen ersten Leiterpads 102 verbundene Leitkörper 30 auf. Die erste Einheit 1 kann durch den Rahmenabschnitt 20B der Dichtungseinheit 2 auf der zweiten Einheit 4 gestapelt, wobei die erste Einheit 1 durch die Leitkörper 30 der leitenden Einheit 3 elektrisch mit der zweiten Einheit 4 verbunden ist. Die zweite Einheit 4 weist ein zweites Substrat 40 und mehrere an der oberen Fläche des zweiten Substrate 40 angeordnete, elektrisch mit dem zweiten Substrat 40 verbundene, zweite elektronische Bauteile 41 auf. Das zweite Substrat 40 weist mehrere an der oberen Fläche des zweiten Substrats 40 angeordneten, zum Randabschnitt 400 des zweiten Substrats 40 benachbarten, zweite Leiterpads 402 auf. Die zweiten Leiterpads 402 sind durch die Lotbumps S elektrisch mit den jeweils zugeordneten Leitkörpern 30 verbunden sein, wobei die zweiten elektronischen Bauteile 41 vom Rahmenabschnitt 20B umschlossen sind.
  • [Zweites Ausführungsbeispiel]
  • 5 zeigt ein zweites Ausführungsbeispiel der erfindungsgemäßen Gehäuseanordnung Z. Das zweite Ausführungsbeispiel ist vom Grundsatz her das gleiche Ausführungsbeispiel wie das erste Ausführungsbeispiel, jedoch mit dem Unterschied, dass die erste Einheit 1 wenigstens ein drittes elektronisches Bauteil 12 aufweist, das an der Bodenfläche des ersten Substrate 10 angeordnet, elektrisch mit dem ersten Substrat 10 verbunden und vom Rahmenabschnitt 20B umschlossen ist.
  • [Drittes Ausführungsbeispiel]
  • 6A und 6B zeigen ein drittes Ausführungsbeispiel der erfindungsgemäßen Gehäuseanordnung Z. Das dritte Ausführungsbeispiel ist vom Grundsatz her das gleiche Ausführungsbeispiel wie das erste Ausführungsbeispiel, jedoch mit dem Unterschied, dass die erste Einheit 1 wenigstens ein drittes elektronisches Bauteil 12 aufweist, das an der Bodenfläche des ersten Substrats 10 angeordnet und elektrisch mit dem ersten Substrat 10 verbunden ist, wobei das untere Formwerkzeug M2 mehrere Fließkanäle M24 und mehrere zwischen dem unteren Gehäuse M20 und dem Schaltungssubstratmodul 1' vorgesehene Randkanäle M23 aufweist. Jeder der Fließkanäle M24 ist zwischen dem entsprechenden unteren Formwerkzeug M2 und dem entsprechenden ersten Substrat 10 ausgebildet. Die Fließkanäle M24 und die Randkanäle M23 kommunizieren miteinander. Durch die Gestaltung der Fließkanäle M24 gemäß dem dritten Ausführungsbeispiel weist die Dichtungseinheit 2 einen unteren Gehäusekörper 20D auf, der an der Bodenfläche des ersten Substrats 10 angeordnet und das dritte elektronische Bauteil 12 überdeckt. Der untere Gehäusekörper 20D ist mit dem Rahmenabschnitt 20B verbunden und von diesem umschlossen. Da der obere Abschnitt 20A, der Rahmenabschnitt 20B, der Verbindungsabschnitt 20C und der untere Gehäusekörper 20D einstückig herstellbar sind, können diese vier zu einer Baueinheit zusammengefügt werden.
  • Gemäß 7 wird die erste Einheit als Beispiel genommen, um das Herstellverfahren zu erläutern. Das Verfahren weist die folgenden Schritte auf:
    Schritt S100: Einlegen einer wenigstens ersten Einheit 1 in die Formanordnung M, wobei die erste Einheit 1 ein erstes Substrat 10 und wenigstens ein auf diesem aufliegendes, erstes elektronisches Bauteil 11 aufweist, wobei das erste Substrat 10 wenigstens ein erstes Leiterpad 102 und wenigstens einen Durchgang 101 aufweist;
    Schritt S102: Einfüllen der Formmasse 2' in die Formanordnung M zur Ausbildung einer Dichtungseinheit 2, die einen oberen Abschnitt 20A, einen Rahmenabschnitt 20B und wenigstens einen Verbindungsabschnitt 20C aufweist, wobei der obere Abschnitt 20A das erste elektronische Bauteil 11 überdeckt, und wobei der Rahmenabschnitt 20B an der Bodenfläche des ersten Substrats 10 angeordnet ist, und wobei der Verbindungsabschnitt 20C im Inneren des Durchgangs 101 angeordnet ist und den oberen Abschnitt 20A und den Rahmenabschnitt 20B verbindet;
    Schritt S104: Entfernen der Formanordnung M
    Schritt S106: Ausbilden wenigstens einer durch den Rahmenabschnitt 20B durchgehenden Öffnung 200B, die das erste Leiterpad 102 freiliegen lässt;
    Schritt S108: Einfüllen des Leitkörpers 30 in die Öffnung 200B, sodass der Leitkörper 30 elektrisch mit dem ersten Leiterpad 102 verbunden ist; und
    Schritt S110: Stapeln der ersten Einheit 1 durch den Rahmenabschnitt 20B auf die zweite Einheit 4, wobei die erste Einheiten 1 über mehrere Leitkörper 30 elektrisch mit der zweiten Einheit 4 verbunden ist.
  • Durch das oben erwähnte Verfahren kann der Rahmenabschnitt 20B beim Einkapseln des ersten und/oder des dritten elektronischen Bauteils 11, 12 gleichzeitig hergestellt werden. Deshalb können die Herstellungskosten durch das erfindungsgemäße Verfahren in erheblichem Maße verringert werden.
  • Die vorstehende Beschreibung stellt die Ausführungsbeispiele der Erfindung dar und soll nicht die Ansprüche beschränken. Alle gleichwertigen Änderungen und Modifikationen, die gemäß der Beschreibung und den Zeichnungen der Erfindung von einem Fachmann vorgenommen werden können, gehören zum Schutzbereich der vorliegenden Erfindung.
  • Bezugszeichenliste
    • Z
    Gehäuseanordnung
    1'
    Schaltungssubstratmodul
    1
    erste Einheit
    10
    erstes Substrat
    100
    Randabschnitt
    100A
    erste Seite
    100B
    zweite Seite
    101
    Durchgang
    102
    erstes Leiterpad
    11
    erstes elektronisches Bauteil
    2'
    Formmasse
    2
    Dichtungseinheit
    20A
    oberer Abschnitt
    200B
    Öffnung
    20B
    Rahmenabschnitt
    20C
    Verbindungsabschnitt
    20D
    unterer Gehäusekörper
    3
    leitende Einheit
    30
    Leitkörper
    4
    zweite Einheit
    40
    zweites Substrat
    400
    Randabschnitt
    402
    zweites Leiterpad
    41
    zweites elektronisches Bauteil
    M
    Formanordnung
    M1
    oberes Formwerkzeug
    M10
    oberes Gehäuse
    M11
    Eingangsöffnung
    M12
    Aufnahmeraum
    M2
    unteres Formwerkzeug
    M20
    unteres Gehäuse
    M21
    Ablasskanal
    M22
    Vorsprung
    M23
    Randkanal
    M24
    Fließkanal
    S
    Lotbump
    X-X
    Trennlinie

Claims (10)

  1. Dreidimensional gestapelte Gehäuseanordnung, aufweisend: eine erste Einheit (1), die ein erstes Substrat (10) und wenigstens ein auf diesem angeordnetes, elektrisch mit diesem verbundenes, erstes elektronisches Bauteil (11), wobei das erste Substrat (10) an seinem Randabschnitt (100) mit wenigstens einem durch das erste Substrat (10) hindurch verlaufenden Durchgang (101) und wenigstens einem an der Unterfläche des ersten Substrats (10) angeordneten, dem Randabschnitt (100) des ersten Substrats (10) benachbarten, ersten Leiterpad (102) versehen ist; eine Dichtungseinheit (2), die einen auf dem ersten Substrat (10) aufliegenden, das erste elektronische Bauteil (11) überdeckenden, oberen Abschnitt (20A), einen an der Bodenfläche des ersten Substrats (10) ausgebildeten, im Bereich des Randabschnitts (100) des ersten Substrats (10) angeordneten Rahmenabschnitt (20B) und wenigstens einen im Inneren des Durchgangs (101) ausgebildeten, gleichzeitig zwischen dem oberen Abschnitt (20A) und dem Rahmenabschnitt (20B) vorgesehenen Verbindungsabschnitt (20C) aufweist; eine leitende Einheit (3), die wenigstens einen den Rahmenabschnitt (20B) durchsetzenden, elektrisch mit dem ersten Leiterpad (102) verbundenen Leitkörper (30) aufweist; und eine zweite Einheit (4), auf die die erste Einheit (1) gestapelt ist, wobei die erste Einheit (1) über den Leitkörper (30) elektrisch mit der zweiten Einheit (4) verbunden ist.
  2. Gehäuseanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der obere Abschnitt (20A), der Rahmenabschnitt (20B) und der Verbindungsabschnitt (20C) drei zu einer Baueinheit zusammengefügt sind.
  3. Gehäuseanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Einheit (4) ein zweites Substrat (40) und wenigstens ein auf diesem angeordnetes, elektrisch mit diesem verbundenes, zweites elektronisches Bauteil (41) aufweist, wobei das zweite Substrat (40) wenigstens ein an der oberen Fläche des zweiten Substrats (40) angeordnetes, zum Randabschnitt (400) des zweiten Substrats (40) benachbartes, zweites Leiterpad (402) aufweist, das elektrisch mit dem Leitkörper (30) verbunden ist.
  4. Gehäuseanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Einheit (1) wenigstens ein drittes elektronisches Bauteil (12) aufweist, das an der Bodenfläche des ersten Substrats (10) angeordnet und elektrisch mit dem ersten Substrat (10) verbunden ist.
  5. Gehäuseanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Leitkörper (30) durch einen Lotbump (S) elektrisch mit dem zweiten Leiterpad (402) verbunden ist.
  6. Verfahren zum Herstellen einer dreidimensional gestapelten Gehäuseanordnung, das die folgenden Schritte aufweist: Einlegen einer wenigstens ersten Einheit (1) in eine Formanordnung (M), wobei die erste Einheit (1) ein erstes Substrat (10) und wenigstens ein auf diesem aufliegendes, erstes elektronisches Bauteil (11) aufweist, wobei das erste Substrat (10) wenigstens ein erstes Leiterpad (102) und wenigstens einen Durchgang (101) aufweist (Schritt S100); Einfüllen der Formmasse (2') in die Formanordnung (M) zur Ausbildung einer Dichtungseinheit (2), die einen oberen Abschnitt (20A), einen Rahmenabschnitt (20B) und wenigstens einen Verbindungsabschnitt (20C) aufweist, wobei der obere Abschnitt (20A) das erste elektronische Bauteil (11) überdeckt, und wobei der Rahmenabschnitt (20B) an der Bodenfläche des ersten Substrats (10) angeordnet ist, und wobei der Verbindungsabschnitt (20C) im Inneren des Durchgangs (101) angeordnet ist und den oberen Abschnitt (20A) und den Rahmenabschnitt (20B) verbindet (Schritt S102); Entfernen der Formanordnung (M) (Schritt S104); Ausbilden wenigstens einer durch den Rahmenabschnitt (20B) durchgehenden Öffnung (200B), die das erste Leiterpad (102) freiliegen lässt (Schritt S106); Einfüllen des Leitkörpers (30) in die Öffnung (200B), sodass der Leitkörper (30) elektrisch mit dem ersten Leiterpad (102) verbunden ist (Schritt S108); und Stapeln der ersten Einheit (1) durch den Rahmenabschnitt (20B) auf die zweite Einheit (4), wobei die erste Einheiten (1) über mehrere Leitkörper (30) elektrisch mit der zweiten Einheit (4) verbunden ist (Schritt S110).
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die zweite Einheit (4) ein zweites Substrat (40) und wenigstens ein auf diesem angeordnetes, zweites elektronisches Bauteil (41) aufweist, das vom Rahmenabschnitt (20B) umschlossen ist.
  8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Schritt (S110) elektrisches Verbinden des Leitkörpers (30) durch die Lotbumps (S) mit dem wenigsten einen zweiten Leiterpad (402) der zweiten Einheit (4) aufweist.
  9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Schritt (S102) Eintreten der Formmasse (2') durch die Eingangsöffnung (M11) der Formanordnung (M) aufweist, wobei Blasen, die beim Einfüllen der Formmasse (2') entstehen, durch Ablasskanäle (M21) des unteren Formwerkzeugs (M2) entfernt werden.
  10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Öffnungen (200B) durch Laserritzen ausgebildet sind.
DE102013103580.9A 2012-10-17 2013-04-10 Dreidimensional gestapelte Gehäuseanordnung und Verfahren zum Herstellen derselben Pending DE102013103580A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101138237A TWI581396B (zh) 2012-10-17 2012-10-17 立體堆疊式封裝結構及其製作方法
TW101138237 2012-10-17

Publications (1)

Publication Number Publication Date
DE102013103580A1 true DE102013103580A1 (de) 2014-04-17

Family

ID=49779970

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013103580.9A Pending DE102013103580A1 (de) 2012-10-17 2013-04-10 Dreidimensional gestapelte Gehäuseanordnung und Verfahren zum Herstellen derselben

Country Status (4)

Country Link
US (1) US9167686B2 (de)
DE (1) DE102013103580A1 (de)
FR (1) FR2996955B1 (de)
TW (1) TWI581396B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015212092A1 (de) * 2015-06-29 2016-12-29 Conti Temic Microelectronic Gmbh Elektronische Komponente und Verfahren zu deren Herstellung

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865310B2 (en) * 2011-02-24 2018-01-09 Interconnect Systems, Inc. High density memory modules
CN105122443B (zh) * 2013-04-16 2018-11-13 株式会社村田制作所 高频元件及具备其的高频模块
WO2016166811A1 (ja) * 2015-04-14 2016-10-20 オリンパス株式会社 接続構造体および撮像装置
US10129979B2 (en) * 2016-09-23 2018-11-13 Apple Inc. PCB assembly with molded matrix core
US10455707B1 (en) 2018-08-10 2019-10-22 Apple Inc. Connection pad for embedded components in PCB packaging
US11721639B2 (en) * 2020-06-29 2023-08-08 Qualcomm Incorporated Multi-component modules (MCMs) including configurable electro-magnetic isolation (EMI) shield structures, and related methods
CN113410193B (zh) * 2021-05-27 2024-05-03 元成科技(苏州)有限公司 一种8+1堆叠式芯片封装装置
US20230420351A1 (en) * 2022-06-28 2023-12-28 Applied Materials, Inc. Substrate frame design for three-dimensional stacked electronic assemblies

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
US20040173894A1 (en) * 2001-09-27 2004-09-09 Amkor Technology, Inc. Integrated circuit package including interconnection posts for multiple electrical connections
SG118103A1 (en) * 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7057269B2 (en) * 2002-10-08 2006-06-06 Chippac, Inc. Semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
TWI228784B (en) 2003-12-18 2005-03-01 Advanced Semiconductor Eng Mold for semiconductor packages
KR100619469B1 (ko) * 2005-08-08 2006-09-06 삼성전자주식회사 스페이서를 갖는 보드 온 칩 패키지 및 그를 이용한 적층패키지
JP5598787B2 (ja) * 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
TWI312569B (en) 2006-10-12 2009-07-21 Siliconware Precision Industries Co Ltd Semiconductor package on which a semiconductor device is stacked and production method thereof
US7635914B2 (en) * 2007-05-17 2009-12-22 Texas Instruments Incorporated Multi layer low cost cavity substrate fabrication for pop packages
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
FR2939963B1 (fr) * 2008-12-11 2011-08-05 St Microelectronics Grenoble Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
KR20120007840A (ko) 2010-07-15 2012-01-25 삼성전자주식회사 두 개의 패키지 기판 사이에 배치된 스페이서를 가진 ｐｏｐ 반도체 패키지
TW201227922A (en) 2010-12-30 2012-07-01 Chipsip Technology Co Ltd Stacked package structure with covers
JP2012147403A (ja) 2011-01-14 2012-08-02 Mitsumi Electric Co Ltd 高周波モジュール
US8531021B2 (en) 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
TWI433618B (zh) * 2012-02-08 2014-04-01 Universal Scient Ind Shanghai 堆疊式基板結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015212092A1 (de) * 2015-06-29 2016-12-29 Conti Temic Microelectronic Gmbh Elektronische Komponente und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
TW201417237A (zh) 2014-05-01
FR2996955B1 (fr) 2016-08-19
FR2996955A1 (fr) 2014-04-18
TWI581396B (zh) 2017-05-01
US20140104799A1 (en) 2014-04-17
US9167686B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
DE102013103580A1 (de) Dreidimensional gestapelte Gehäuseanordnung und Verfahren zum Herstellen derselben
DE19845316C2 (de) Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE102008050972B4 (de) Verfahren zum Herstellen eines Bauelements
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102006033864B4 (de) Elektronische Schaltung in einer Package-in-Package-Konfiguration und Herstellungsverfahren für eine solche Schaltung
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE2225825B2 (de) Verfahren zum Herstellen einer Anzahl plättchenförmiger Festkörper-Elektrolytkondensatoren
DE19626126A1 (de) Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
EP1199913B1 (de) Verfahren zur Herstellung von Leiterfolie-Trägergehäuse-Einheiten
DE102005027356A1 (de) Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE102004013056A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und zugehörige Leiterplatte
DE19528730A1 (de) Verfahren zur Herstellung eines Datenträgers
DE3149641A1 (de) "eleketrische schaltungsplatte und verfahren zu ihrer herstellung"
DE10127009A1 (de) Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
DE19627543B4 (de) Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
EP1636854B1 (de) Sensorbauteil und nutzen zu seiner herstellung
DE19929215A1 (de) Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
DE19747177C2 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung
DE3303165C2 (de) Halbleitervorrichtung mit Gehäusekörper und Verbindungsleitern
DE19738588B4 (de) Elektrisches Bauelement mit einer Umhüllung und mit einem in der Umhüllung angeordneten Anschlußbereich und Verfahren zur Herstellung eines solchen elektrischen Bauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication