JPH07273243A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH07273243A JPH07273243A JP6060492A JP6049294A JPH07273243A JP H07273243 A JPH07273243 A JP H07273243A JP 6060492 A JP6060492 A JP 6060492A JP 6049294 A JP6049294 A JP 6049294A JP H07273243 A JPH07273243 A JP H07273243A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- main surface
- semiconductor package
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 低コスト化およびコンパクト化が可能で、か
つ高信頼性を保証し得る半導体パッケージの提供を目的
とする。 【構成】 一主面に被接続部7bを含む配線回路7aを備え
た基板７と、前記基板７の一主面にフェースダウン型に
実装された半導体チップ８と、前記半導体チップ８−基
板７面間を充填する樹脂層11と、前記半導体チップ８に
電気的に接続し、かつ基板７の他主面側に導出・露出さ
れた平面型の外部接続用端子９とを具備して成る半導体
パッケージであって、前記基板７の一主面および内層配
線層の少なくともいずれか一方の外周端縁部にダミー配
線パターン7cを設置した構成を成すことを特徴とする。
また、上記構成の半導体パッケージにおいて、基板７の
被接続部7bおよび半導体チップ８の電極8aを拡散接合す
るか、あるいは基板７の他主面側に導出・露出させた平
面型の外部接続用端子９を、低ピッチの格子状に配置し
ていることを特徴とする。
つ高信頼性を保証し得る半導体パッケージの提供を目的
とする。 【構成】 一主面に被接続部7bを含む配線回路7aを備え
た基板７と、前記基板７の一主面にフェースダウン型に
実装された半導体チップ８と、前記半導体チップ８−基
板７面間を充填する樹脂層11と、前記半導体チップ８に
電気的に接続し、かつ基板７の他主面側に導出・露出さ
れた平面型の外部接続用端子９とを具備して成る半導体
パッケージであって、前記基板７の一主面および内層配
線層の少なくともいずれか一方の外周端縁部にダミー配
線パターン7cを設置した構成を成すことを特徴とする。
また、上記構成の半導体パッケージにおいて、基板７の
被接続部7bおよび半導体チップ８の電極8aを拡散接合す
るか、あるいは基板７の他主面側に導出・露出させた平
面型の外部接続用端子９を、低ピッチの格子状に配置し
ていることを特徴とする。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体パッケージに係
り、たとえばカード型の外部記憶媒体などに適する小型
で薄形の半導体パッケージに関する。
り、たとえばカード型の外部記憶媒体などに適する小型
で薄形の半導体パッケージに関する。
【０００２】
【従来の技術】各種のメモリカードの構成においては、
カードの大きさや厚さなどに制約があるため、メモリ機
能などに寄与する半導体パッケージの薄形化が要求され
ると同時に、また半導体チップ大に近い、可及的なコン
パクト化が望まれる。
カードの大きさや厚さなどに制約があるため、メモリ機
能などに寄与する半導体パッケージの薄形化が要求され
ると同時に、また半導体チップ大に近い、可及的なコン
パクト化が望まれる。
【０００３】このような薄形実装の要求、たとえば厚み
方向に対して 1mm以下のスペースに実装する必要性に対
しては、フリップチップ実装、ＣＯＢ（Chip on Board)
法などが知られている。また、薄形パッケージとして
は、たとえば図５に要部構成を断面的に示すごとく、所
要の半導体チップ１を一主面に搭載・実装する回路基板
２と、スルホール３を介して回路基板２の他主面側に導
出された外部接続用端子４と、前記半導体チップ１など
の実装領域面を封止・被覆するモールド樹脂層５とを具
備した構成を採ったモジュールが知られている。そし
て、この種の薄形パッケージの構成においては、搭載・
実装する半導体チップ１の外形寸法が、たとえば15× 5
×0.25mmのとき、外形寸法が、20×10× 0.2mmの回路基
板２が選択されている。ここで、回路基板２としては、
たとえばアルミナ，窒化アルミニウムなどを絶縁体とし
たものが使用されている。なお、図５において、６はボ
ンディングワイヤである。
方向に対して 1mm以下のスペースに実装する必要性に対
しては、フリップチップ実装、ＣＯＢ（Chip on Board)
法などが知られている。また、薄形パッケージとして
は、たとえば図５に要部構成を断面的に示すごとく、所
要の半導体チップ１を一主面に搭載・実装する回路基板
２と、スルホール３を介して回路基板２の他主面側に導
出された外部接続用端子４と、前記半導体チップ１など
の実装領域面を封止・被覆するモールド樹脂層５とを具
備した構成を採ったモジュールが知られている。そし
て、この種の薄形パッケージの構成においては、搭載・
実装する半導体チップ１の外形寸法が、たとえば15× 5
×0.25mmのとき、外形寸法が、20×10× 0.2mmの回路基
板２が選択されている。ここで、回路基板２としては、
たとえばアルミナ，窒化アルミニウムなどを絶縁体とし
たものが使用されている。なお、図５において、６はボ
ンディングワイヤである。
【０００４】
【発明が解決しようとする課題】しかしながら、前記フ
リップチップ実装およびＣＯＢ法の場合は、ＫＧＮ(Kno
wn Good Die)をいかに確保するかが問題である。チップ
状態でのバーンインの開発が難しく、使用する半導体チ
ップについて、通常、予めバーンインを行い得ないの
で、信頼性上の問題がある。つまり、この種の半導体チ
ップ（ＩＣチップ）は、チップ自体として近い将来発現
するであろ欠陥を検知するところの、いわゆるバーンイ
ンを行うことができない。したがって、実装・モジュー
ル化後の実用初期段階で、トラブルを起こす可能性を秘
めていることになり、信頼性の点で問題があるといえ
る。さらに、コンパクト化の点についてみると、ＣＯＢ
法の場合は、フリップチップ実装の場合に較べて広い実
装面積を要するので、コンパクト化が阻害される。
リップチップ実装およびＣＯＢ法の場合は、ＫＧＮ(Kno
wn Good Die)をいかに確保するかが問題である。チップ
状態でのバーンインの開発が難しく、使用する半導体チ
ップについて、通常、予めバーンインを行い得ないの
で、信頼性上の問題がある。つまり、この種の半導体チ
ップ（ＩＣチップ）は、チップ自体として近い将来発現
するであろ欠陥を検知するところの、いわゆるバーンイ
ンを行うことができない。したがって、実装・モジュー
ル化後の実用初期段階で、トラブルを起こす可能性を秘
めていることになり、信頼性の点で問題があるといえ
る。さらに、コンパクト化の点についてみると、ＣＯＢ
法の場合は、フリップチップ実装の場合に較べて広い実
装面積を要するので、コンパクト化が阻害される。
【０００５】また、前記片面側モールドによるパッケー
ジ化モジュールの場合は、一般的な（通常の）トランス
ファーモールド工程において、ボンディングワイヤ６の
流れ発生や接続部の離脱発生などが起こり易く、信頼性
および歩留まりの点で問題がある。加えて、ボンディン
グワイヤ６の高さも、現状では 0.1mm以下に制御するこ
とが困難で、薄型パッケージを形成する上で障害になっ
ている。また、ボンディングワイヤ６を、外部接続用端
子側と結線する際、半導体チップ外に余分なスペースを
必要とし、コンパクト化を阻害している。
ジ化モジュールの場合は、一般的な（通常の）トランス
ファーモールド工程において、ボンディングワイヤ６の
流れ発生や接続部の離脱発生などが起こり易く、信頼性
および歩留まりの点で問題がある。加えて、ボンディン
グワイヤ６の高さも、現状では 0.1mm以下に制御するこ
とが困難で、薄型パッケージを形成する上で障害になっ
ている。また、ボンディングワイヤ６を、外部接続用端
子側と結線する際、半導体チップ外に余分なスペースを
必要とし、コンパクト化を阻害している。
【０００６】そして、このような構成の場合は、次のよ
うな問題が提起される。すなわち、前記半導体チップの
モジュール化に当たっては、通常 0.2mm程度の薄い方形
（長方形を含む）のセラミック基板が支持基板として使
用されが、前記のように比較的薄く機械的強度が劣って
おり、特に各角部では欠損や亀裂が発生し易いという問
題がある。ここで、不所望な角部に欠損など発生する
と、この種の半導体パッケージ（もしくは半導体モジュ
ール）が、たとえば回路基板に装着するときの位置決め
（もしくは方向決め）のため、一般的に一定の角部を意
識的に切り欠いたた位置決め用の切欠部との区別を困難
化することになり、取扱いエラーの原因となる。
うな問題が提起される。すなわち、前記半導体チップの
モジュール化に当たっては、通常 0.2mm程度の薄い方形
（長方形を含む）のセラミック基板が支持基板として使
用されが、前記のように比較的薄く機械的強度が劣って
おり、特に各角部では欠損や亀裂が発生し易いという問
題がある。ここで、不所望な角部に欠損など発生する
と、この種の半導体パッケージ（もしくは半導体モジュ
ール）が、たとえば回路基板に装着するときの位置決め
（もしくは方向決め）のため、一般的に一定の角部を意
識的に切り欠いたた位置決め用の切欠部との区別を困難
化することになり、取扱いエラーの原因となる。
【０００７】本発明は上記事情に対処してなされたもの
で、低コスト化およびコンパクト化が可能で、かつ高信
頼性を保証し得る半導体パッケージの提供を目的とす
る。
で、低コスト化およびコンパクト化が可能で、かつ高信
頼性を保証し得る半導体パッケージの提供を目的とす
る。
【０００８】
【課題を解決するための手段】本発明に係る第１の半導
体パッケージは、一主面に被接続部を含む配線回路を備
えた基板と、前記基板の一主面にフェースダウン型に実
装された半導体チップと、前記半導体チップ−基板面間
を充填する樹脂層と、前記半導体チップに電気的に接続
し、かつ基板の他主面側に導出・露出された平面型の外
部接続用端子とを具備して成る半導体パッケージであっ
て、 前記基板の一主面および内層配線層の少なくともいずれ
か一方の外周端縁部にダミー配線パターンを設置した構
成を成すことを特徴とする。また、 本発明に係る第２の半導体パッケージは、一主面に被接
続部を含む配線回路を備えた基板と、前記基板の一主面
にフェースダウン型に実装された半導体チップと、前記
半導体チップ−基板面間を充填する樹脂層と、前記半導
体チップに電気的に接続し、かつ基板の他主面側に導出
・露出された平面型の外部接続用端子とを具備して成る
半導体パッケージであって、 前記基板の一主面および内層配線層の少なくともいずれ
か一方の外周端縁部にダミー配線パターンを設置した構
成を採るとともに、基板の被接続部および半導体チップ
の電極が拡散接合していることを特徴とする。
体パッケージは、一主面に被接続部を含む配線回路を備
えた基板と、前記基板の一主面にフェースダウン型に実
装された半導体チップと、前記半導体チップ−基板面間
を充填する樹脂層と、前記半導体チップに電気的に接続
し、かつ基板の他主面側に導出・露出された平面型の外
部接続用端子とを具備して成る半導体パッケージであっ
て、 前記基板の一主面および内層配線層の少なくともいずれ
か一方の外周端縁部にダミー配線パターンを設置した構
成を成すことを特徴とする。また、 本発明に係る第２の半導体パッケージは、一主面に被接
続部を含む配線回路を備えた基板と、前記基板の一主面
にフェースダウン型に実装された半導体チップと、前記
半導体チップ−基板面間を充填する樹脂層と、前記半導
体チップに電気的に接続し、かつ基板の他主面側に導出
・露出された平面型の外部接続用端子とを具備して成る
半導体パッケージであって、 前記基板の一主面および内層配線層の少なくともいずれ
か一方の外周端縁部にダミー配線パターンを設置した構
成を採るとともに、基板の被接続部および半導体チップ
の電極が拡散接合していることを特徴とする。
【０００９】本発明に係る第３の半導体パッケージは、
一主面に被接続部を含む配線回路を備えた基板と、前記
基板の一主面にフェースダウン型に実装された半導体チ
ップと、前記半導体チップ−基板面間を充填する樹脂層
と、前記半導体チップに電気的に接続し、かつ基板の他
主面側に、定ピッチの格子状に導出・露出された平面型
の外部接続用端子とを具備して成る半導体パッケージで
あって、 前記基板の一主面および内層配線層の少なくともいずれ
か一方の外周端縁部にダミー配線パターンを設置した構
成を成すことを特徴とする。
一主面に被接続部を含む配線回路を備えた基板と、前記
基板の一主面にフェースダウン型に実装された半導体チ
ップと、前記半導体チップ−基板面間を充填する樹脂層
と、前記半導体チップに電気的に接続し、かつ基板の他
主面側に、定ピッチの格子状に導出・露出された平面型
の外部接続用端子とを具備して成る半導体パッケージで
あって、 前記基板の一主面および内層配線層の少なくともいずれ
か一方の外周端縁部にダミー配線パターンを設置した構
成を成すことを特徴とする。
【００１０】さらに、本発明に係る第４の半導体パッケ
ージは、前記各構成の半導体パッケージにおいて、ダミ
ー配線パターンの設置位置を、外周端面より 2mm以内の
領域としたことを特徴とする。
ージは、前記各構成の半導体パッケージにおいて、ダミ
ー配線パターンの設置位置を、外周端面より 2mm以内の
領域としたことを特徴とする。
【００１１】本発明は、先ず、回路基板の一主面に被接
続部を含む配線回路、回路基板の内層配線回路とは別
に、それら配線回路を囲繞する形態を採って外周端縁部
にダミー配線パターンを設置した樹脂系基板もしくはセ
ラミック系基板の一主面（片面）に、半導体チップを実
装した構成を採っている。加えて、実装した半導体チッ
プ上面側のモールド封止樹脂層を省略し、その分、半導
体パッケージのコンパクト化、薄型化を図りながら、前
記ダミー配線パターンによって、反りの発生防止や機械
的な強度アップを図ったことを骨子としている。
続部を含む配線回路、回路基板の内層配線回路とは別
に、それら配線回路を囲繞する形態を採って外周端縁部
にダミー配線パターンを設置した樹脂系基板もしくはセ
ラミック系基板の一主面（片面）に、半導体チップを実
装した構成を採っている。加えて、実装した半導体チッ
プ上面側のモールド封止樹脂層を省略し、その分、半導
体パッケージのコンパクト化、薄型化を図りながら、前
記ダミー配線パターンによって、反りの発生防止や機械
的な強度アップを図ったことを骨子としている。
【００１２】本発明において、半導体チップを搭載・実
装する回路基板に設置するダミー配線パターンは、回路
基板の一主面に形成された被接続部を含む配線回路、お
よび／もしくは回路基板に内層配置された配線回路とは
別個に、それらの配線回路を囲繞する形で、電気的に絶
縁離隔させて外周端縁部の非回路形成領域に、たとえば
0.1〜 2mm程度の幅で配置される。そして、この設置位
置は、外周端面から 2mm程度を超えない領域、つまり可
及的に外周端縁面に隣接させることが好ましい。また、
このダミー配線パターンは、前記一主面の配線回路を形
成するとき、あるいは内層用の配線回路を形成する際
に、同じ工程で形成することも可能である。
装する回路基板に設置するダミー配線パターンは、回路
基板の一主面に形成された被接続部を含む配線回路、お
よび／もしくは回路基板に内層配置された配線回路とは
別個に、それらの配線回路を囲繞する形で、電気的に絶
縁離隔させて外周端縁部の非回路形成領域に、たとえば
0.1〜 2mm程度の幅で配置される。そして、この設置位
置は、外周端面から 2mm程度を超えない領域、つまり可
及的に外周端縁面に隣接させることが好ましい。また、
このダミー配線パターンは、前記一主面の配線回路を形
成するとき、あるいは内層用の配線回路を形成する際
に、同じ工程で形成することも可能である。
【００１３】さらに、本発明に係る半導体パッケージに
おいて、上記ダミー配線パターンを配置するとともに、
回路基板の被接続部に対する半導体チップの電極（電極
端子）を、それらを形成する金属、たとえば接続パッド
−電極バンプ同士の拡散によって接合した場合は、より
信頼性の高い電気的な接続など呈する。
おいて、上記ダミー配線パターンを配置するとともに、
回路基板の被接続部に対する半導体チップの電極（電極
端子）を、それらを形成する金属、たとえば接続パッド
−電極バンプ同士の拡散によって接合した場合は、より
信頼性の高い電気的な接続など呈する。
【００１４】さらにまた、回路基板裏面側に導出・露出
させた平面型の外部接続用端子を定ピッチの格子状とし
た場合は、この種半導体パッケージを標準化することが
可能になるし、また前記外部接続用端子の一部、たとえ
ば外部接続用端子の配設が偏っている場合など、コーナ
ー部にダミー接続用端子を設置しておくことにより、半
導体パッケージの平面的な装着など行い易くなる。
させた平面型の外部接続用端子を定ピッチの格子状とし
た場合は、この種半導体パッケージを標準化することが
可能になるし、また前記外部接続用端子の一部、たとえ
ば外部接続用端子の配設が偏っている場合など、コーナ
ー部にダミー接続用端子を設置しておくことにより、半
導体パッケージの平面的な装着など行い易くなる。
【００１５】
【作用】本発明に係る第１の半導体パッケージは、半導
体チップ搭載・実装する薄い回路基板に、ダミーの配線
パターンを外周端縁部に配置したことに伴い、前記薄い
回路基板の割れ易さや反りの発生が容易に抑えられると
ともに、一方ではノイズの防止などいわゆるシールド効
果を呈する。加えて、半導体チップ−回路基板面間を充
填する樹脂層による半導体チップの緻密な封装も容易に
確保され、保護・安定化（信頼性などの向上）ととも
に、薄形化，コンパクト化も容易に達成されることにな
る。
体チップ搭載・実装する薄い回路基板に、ダミーの配線
パターンを外周端縁部に配置したことに伴い、前記薄い
回路基板の割れ易さや反りの発生が容易に抑えられると
ともに、一方ではノイズの防止などいわゆるシールド効
果を呈する。加えて、半導体チップ−回路基板面間を充
填する樹脂層による半導体チップの緻密な封装も容易に
確保され、保護・安定化（信頼性などの向上）ととも
に、薄形化，コンパクト化も容易に達成されることにな
る。
【００１６】本発明に係る第２の半導体パッケージの場
合は、回路基板の外周端縁部にダミーの配線パターンを
配置・設定したのに加えて、外部接続用端子が定ピッチ
の格子状に設置されているので、前記外的な作用による
基板の破損，損傷などの抑制，防止、および信頼性など
が向上・改善されるだけでなく、回路基板に対する半導
体チップの電気的な接続、および機械的な固定などさら
に確実になされるので、信頼性の向上に寄与することに
なる。
合は、回路基板の外周端縁部にダミーの配線パターンを
配置・設定したのに加えて、外部接続用端子が定ピッチ
の格子状に設置されているので、前記外的な作用による
基板の破損，損傷などの抑制，防止、および信頼性など
が向上・改善されるだけでなく、回路基板に対する半導
体チップの電気的な接続、および機械的な固定などさら
に確実になされるので、信頼性の向上に寄与することに
なる。
【００１７】本発明に係る第３の半導体パッケージの場
合は、回路基板の外周端縁部にダミーの配線パターンを
配置・設定したのに加えて、外部接続用端子が定ピッチ
の格子状に設置されているので、前記外的な作用による
基板の破損，損傷などの抑制，防止、および信頼性など
が向上・改善されるだけでなく、半導体ソケットや実装
用回路板の被接続を標準化し得るので、生産性の向上や
コストダウンも図り得ることになる。さらに、ダミー接
続用端子を設置した場合は、被実装用回路基板面に半導
体パッケージを装着・接続する際、容易に平面的な位置
だし・装着し得るだけでなく、電気的な接続も確実にな
されることになる。
合は、回路基板の外周端縁部にダミーの配線パターンを
配置・設定したのに加えて、外部接続用端子が定ピッチ
の格子状に設置されているので、前記外的な作用による
基板の破損，損傷などの抑制，防止、および信頼性など
が向上・改善されるだけでなく、半導体ソケットや実装
用回路板の被接続を標準化し得るので、生産性の向上や
コストダウンも図り得ることになる。さらに、ダミー接
続用端子を設置した場合は、被実装用回路基板面に半導
体パッケージを装着・接続する際、容易に平面的な位置
だし・装着し得るだけでなく、電気的な接続も確実にな
されることになる。
【００１８】
【実施例】以下図１、図２、図３および図４を参照して
本発明の実施例を説明する。
本発明の実施例を説明する。
【００１９】図１は、本発明に係る半導体パッケージの
要部構成例を示す断面図であり、７は一主面に被接続部
を含む配線回路を備えた長さ17mm，幅 7mm，厚さ 0.2mm
の回路基板、８は前記回路基板７の一主面に搭載・実装
された長さ15mm，幅 5mm，厚さ0.25mmの半導体チップ
（ＩＣチップなど）である。図２は、前記回路基板７の
一主面に形成されている配線回路例などを示したもの
で、7aは配線回路パターン、7bは銀ペーストから成る被
接続部、7cは前記配線回路パターン7aの外周端縁部に配
置されたダミーの配線パターンであり、この構成例の場
合、ダミーの配線パターン7cは、外周端面からほぼ 2mm
以内の外周端縁部にベタ型パターンを成して形成されて
いる。なお、前記回路基板７としては、たとえばアルミ
ナ系基板，窒化アルミニウム系基板，ガラス・エポキシ
樹脂系，ＢＴレジン系などが、一般的に使用される。
要部構成例を示す断面図であり、７は一主面に被接続部
を含む配線回路を備えた長さ17mm，幅 7mm，厚さ 0.2mm
の回路基板、８は前記回路基板７の一主面に搭載・実装
された長さ15mm，幅 5mm，厚さ0.25mmの半導体チップ
（ＩＣチップなど）である。図２は、前記回路基板７の
一主面に形成されている配線回路例などを示したもの
で、7aは配線回路パターン、7bは銀ペーストから成る被
接続部、7cは前記配線回路パターン7aの外周端縁部に配
置されたダミーの配線パターンであり、この構成例の場
合、ダミーの配線パターン7cは、外周端面からほぼ 2mm
以内の外周端縁部にベタ型パターンを成して形成されて
いる。なお、前記回路基板７としては、たとえばアルミ
ナ系基板，窒化アルミニウム系基板，ガラス・エポキシ
樹脂系，ＢＴレジン系などが、一般的に使用される。
【００２０】また、９は前記回路基板７のスルホール10
を介して、回路基板７の他主面側に、たとえば、一定ピ
ッチ（1 mm）の格子状配列に導出された平面型の直径
0.5mmの外部接続用端子である。そして、前記回路基板
７面と搭載・実装された半導体チップ８下面との間隙部
には、封止樹脂層11が充填・形成されて接合一体化など
補強されている。なお、図１において、8aは接続用バン
プを示す。
を介して、回路基板７の他主面側に、たとえば、一定ピ
ッチ（1 mm）の格子状配列に導出された平面型の直径
0.5mmの外部接続用端子である。そして、前記回路基板
７面と搭載・実装された半導体チップ８下面との間隙部
には、封止樹脂層11が充填・形成されて接合一体化など
補強されている。なお、図１において、8aは接続用バン
プを示す。
【００２１】次に、上記構成の半導体パッケージの製造
例を説明する。
例を説明する。
【００２２】先ず、図２に一主面側の形態を示すような
回路基板７、すなわち片面に（一主面に）フリップチッ
プ実装用の被接続部7bを含む回路配線7a、およびベタ型
のダミーの配線パターン7cを有し、かつ前記接続パッド
7bの配線7aからスルホール（図示せず）を介して裏面
（他主面）に平面型の外部接続用端子（図示せず）を、
一定ピッチの格子状配列に導出した構成のアルミナ系回
路基板７を用意する。このアルミナ系回路基板７は、長
さ17mm，幅 7mm，厚さ 0.2mmで、長さ15mm，幅5mm，厚
さ0.25mmの半導体チップ８をフェースダウン型に搭載・
実装するものである。
回路基板７、すなわち片面に（一主面に）フリップチッ
プ実装用の被接続部7bを含む回路配線7a、およびベタ型
のダミーの配線パターン7cを有し、かつ前記接続パッド
7bの配線7aからスルホール（図示せず）を介して裏面
（他主面）に平面型の外部接続用端子（図示せず）を、
一定ピッチの格子状配列に導出した構成のアルミナ系回
路基板７を用意する。このアルミナ系回路基板７は、長
さ17mm，幅 7mm，厚さ 0.2mmで、長さ15mm，幅5mm，厚
さ0.25mmの半導体チップ８をフェースダウン型に搭載・
実装するものである。
【００２３】次いで、前記アルミナ系回路基板７を、た
とえば真空吸着機構付きのスクリーン印刷機のステージ
上に固定し、前記半導体チップ８の電極（接続用）パッ
ド8aに対応するアルミナ系基板７上の被接続部7bに接続
パッドを形成する。すなわち、半導体チップ８の電極パ
ッド（たとえば， 100× 100μm)8aに対応する開口（た
とえば， 150× 150μm)を有するメタルマスクを用い
て、アルミナ系回路基板７の一主面に銀ペースト（たと
えば銀の粒径 1μm ，粘度1000ps）をスクリーン印刷
し、被接続部面上に直径 150μm ，高さ約80μm の接続
用パッド7bを形成する。一方、電極パッド面上に、電気
メッキによって接続用の金バンプ8a、あるいはボールボ
ンディング法によって金のボールバンプ（たとえば，高
さ30μm ， 100× 100μm)8aを形成した半導体チップ８
を用意する。
とえば真空吸着機構付きのスクリーン印刷機のステージ
上に固定し、前記半導体チップ８の電極（接続用）パッ
ド8aに対応するアルミナ系基板７上の被接続部7bに接続
パッドを形成する。すなわち、半導体チップ８の電極パ
ッド（たとえば， 100× 100μm)8aに対応する開口（た
とえば， 150× 150μm)を有するメタルマスクを用い
て、アルミナ系回路基板７の一主面に銀ペースト（たと
えば銀の粒径 1μm ，粘度1000ps）をスクリーン印刷
し、被接続部面上に直径 150μm ，高さ約80μm の接続
用パッド7bを形成する。一方、電極パッド面上に、電気
メッキによって接続用の金バンプ8a、あるいはボールボ
ンディング法によって金のボールバンプ（たとえば，高
さ30μm ， 100× 100μm)8aを形成した半導体チップ８
を用意する。
【００２４】前記アルミナ系基板７の一主面で、前記半
導体チップ８を互いに対応する接続用パッドおよび接続
用の金バンプを位置合わせ，配置し、前記アルミナ系基
板７および半導体チップ８を対応，位置合わせした被接
続部同士を加圧することにより、接続パッド7bに接続バ
ンプ8aの少なくとも先端部を埋め込む形に圧入して固定
接続し、半導体パッケージを組み立てる。この状態で、
前記接続パッド7bを成す銀ペーストを熱硬化させること
によって、いわゆるフリップチップボンディングした。
導体チップ８を互いに対応する接続用パッドおよび接続
用の金バンプを位置合わせ，配置し、前記アルミナ系基
板７および半導体チップ８を対応，位置合わせした被接
続部同士を加圧することにより、接続パッド7bに接続バ
ンプ8aの少なくとも先端部を埋め込む形に圧入して固定
接続し、半導体パッケージを組み立てる。この状態で、
前記接続パッド7bを成す銀ペーストを熱硬化させること
によって、いわゆるフリップチップボンディングした。
【００２５】その後、封止樹脂による処理を行う。すな
わち、前記アルミナ系基板７の周辺部の露出領域面の一
端側に、封止用樹脂（たとえば粘度の低いエポキシ樹
脂）を滴下してから60〜80℃程度に加温し、半導体チッ
プ８下面とアルミナ系基板７上面との間隙部に、その間
隙部の一端側から毛細管現象を利用して封止用樹脂を流
し込み，充填する。この樹脂処理においては、前記間隙
部に対する十分な樹脂11の充填とともに、半導体チップ
８の側面部に一部が回り込む形にすることが好ましい。
このようにして、所要の樹脂処理を行った後、前記充填
させた樹脂を熱などで硬化（固化）させることにより、
前記図１に断面的に示すごとき構成を採った半導体パッ
ケージが得られる。なお、アルミナ系基板７面の配線7a
をアルミナ系基板７と同一平面を成すように埋め込んだ
形に設定しておくと、前記樹脂の充填作業などさらに容
易に行い得る。
わち、前記アルミナ系基板７の周辺部の露出領域面の一
端側に、封止用樹脂（たとえば粘度の低いエポキシ樹
脂）を滴下してから60〜80℃程度に加温し、半導体チッ
プ８下面とアルミナ系基板７上面との間隙部に、その間
隙部の一端側から毛細管現象を利用して封止用樹脂を流
し込み，充填する。この樹脂処理においては、前記間隙
部に対する十分な樹脂11の充填とともに、半導体チップ
８の側面部に一部が回り込む形にすることが好ましい。
このようにして、所要の樹脂処理を行った後、前記充填
させた樹脂を熱などで硬化（固化）させることにより、
前記図１に断面的に示すごとき構成を採った半導体パッ
ケージが得られる。なお、アルミナ系基板７面の配線7a
をアルミナ系基板７と同一平面を成すように埋め込んだ
形に設定しておくと、前記樹脂の充填作業などさらに容
易に行い得る。
【００２６】ここで、半導体パッケージの半導体チップ
８は、前記充填した樹脂層11によって、アルミナ系基板
７面に対する固定化などが、さらに良好になされるばか
りでなく、半導体チップ８のアルミナ系回路基板７面に
対する絶縁保護なども図られる。一方、半導体チップ８
は、その上面が露出しているが、半導体チップ８の露出
面は素材であるシリコンが緻密で堅牢なため、表面保護
され、かかる点による信頼性などは問題にならないこと
も確認された。 また、前記半導体チップ８周辺部は確
実、かつ緻密に樹脂封止されているため、アルミナ系基
板７に対して強固な接合も確保され、信頼性の高い半導
体パッケージとして機能するものであった。さらに、こ
の半導体パッケージは、回路基板７の一主面の外周端縁
部に形成・配置されたベタ型パターン7cの補強的な作用
によって、高々 0.2〜 0.3mm程度の薄板型でありなが
ら、割れの発生や反りの発生などが効果的に抑制されて
おり、歩留まりよく得られるとともに、取扱い作業など
も簡便であった。しかも、この半導体パッケージをメモ
リーカードの機能部として使用したところ、ノイズ対策
も良好であることも確認された。
８は、前記充填した樹脂層11によって、アルミナ系基板
７面に対する固定化などが、さらに良好になされるばか
りでなく、半導体チップ８のアルミナ系回路基板７面に
対する絶縁保護なども図られる。一方、半導体チップ８
は、その上面が露出しているが、半導体チップ８の露出
面は素材であるシリコンが緻密で堅牢なため、表面保護
され、かかる点による信頼性などは問題にならないこと
も確認された。 また、前記半導体チップ８周辺部は確
実、かつ緻密に樹脂封止されているため、アルミナ系基
板７に対して強固な接合も確保され、信頼性の高い半導
体パッケージとして機能するものであった。さらに、こ
の半導体パッケージは、回路基板７の一主面の外周端縁
部に形成・配置されたベタ型パターン7cの補強的な作用
によって、高々 0.2〜 0.3mm程度の薄板型でありなが
ら、割れの発生や反りの発生などが効果的に抑制されて
おり、歩留まりよく得られるとともに、取扱い作業など
も簡便であった。しかも、この半導体パッケージをメモ
リーカードの機能部として使用したところ、ノイズ対策
も良好であることも確認された。
【００２７】なお、上記では、回路基板７として、外形
が長方形のアルミナ系基板を用いた構成例を説明した
が、図３に一主面側の形態を示すごとく、フリップチッ
プ実装用の被接続部7bを含む回路配線7a、およびベタ型
のダミーの配線パターン7cを有し、かつ前記接続パッド
7bの配線7aからスルホール（図示せず）を介して裏面
（他主面）に平面型の外部接続用端子（図示せず）を導
出した構成のアルミナ系回路基板７を用いた構成、ある
いは前記ベタ型のダミーの配線パターン7cを、回路基板
７の一主面に配設する代わりに、回路基板７に内層・配
設アルミナ系回路基板７を用いた構成でも、同様の結果
が認められた 実施例２ 図２に平面的に示すごとく、一主面に金から成る接続パ
ッドを備えたフリップチップ実装用の被接続部7bを含む
回路配線7a、およびベタ型のダミーの配線パターン7cを
有し、かつ前記接続パッド7bの配線7aからスルホール
（図示せず）を介して裏面（他主面）に、平面型の外部
接続用端子（図示せず）が、一定ピッチの格子状配列に
導出・配置されたアルミナ系基板（もしくは窒化アルミ
系基板）７を用意した。一方、電極パッド面に電気めっ
き法（もしくはボールボンディング法）で金バンプ（高
さ30μm ，大きさ 100× 100μm ）を設けた半導体チッ
プ８を用意した。なお、前記アルミナ系基板７は、長さ
17mm，幅 7mm，厚さ 0.2mmの外形を成し、フリップチッ
プ（半導体チップ）は、長さ15mm，幅 5mm，厚さ0.25mm
の外形であり、このフリップチップはフェースダウン型
に搭載・実装される。次いで、前記アルミナ系基板７お
よびフリップチップを、フリップチップボンダーのステ
ージ面上に位置決め，配置した。つまり、アルミナ系基
板７を真空吸着させてから、アルミナ系基板７の金製の
接続パッド7bに、フリップチップの電極パッド面に形成
したで金バンプを位置合わせして・配置したした後、接
続パッド7bおよび金バンプの被接続部を密着させるた
め、フリップチップの上から荷重（加圧）を加えた状態
のまま、 100〜 150℃程度に30〜 120分間加熱維持し
て、前記接続パッド7bおよび金バンプを相互の拡散によ
って接合・一体化させた。その後、アルミナ系基板７と
フリップチップとの間に、前記実施例１の場合と同様の
条件で封止樹脂を充填処理した。前記樹脂の充填処理に
おいては、温度を適宜上げると毛細管現象が促進され
て、より容易に樹脂の充填処理を行い得る。こうして、
所要の樹脂充填処理を行った後、加熱処理を施して、前
記充填樹脂を硬化させることにより、アルミナ系基板７
面にフリップチップが固定・保持された半導体パッケー
ジを製造した。
が長方形のアルミナ系基板を用いた構成例を説明した
が、図３に一主面側の形態を示すごとく、フリップチッ
プ実装用の被接続部7bを含む回路配線7a、およびベタ型
のダミーの配線パターン7cを有し、かつ前記接続パッド
7bの配線7aからスルホール（図示せず）を介して裏面
（他主面）に平面型の外部接続用端子（図示せず）を導
出した構成のアルミナ系回路基板７を用いた構成、ある
いは前記ベタ型のダミーの配線パターン7cを、回路基板
７の一主面に配設する代わりに、回路基板７に内層・配
設アルミナ系回路基板７を用いた構成でも、同様の結果
が認められた 実施例２ 図２に平面的に示すごとく、一主面に金から成る接続パ
ッドを備えたフリップチップ実装用の被接続部7bを含む
回路配線7a、およびベタ型のダミーの配線パターン7cを
有し、かつ前記接続パッド7bの配線7aからスルホール
（図示せず）を介して裏面（他主面）に、平面型の外部
接続用端子（図示せず）が、一定ピッチの格子状配列に
導出・配置されたアルミナ系基板（もしくは窒化アルミ
系基板）７を用意した。一方、電極パッド面に電気めっ
き法（もしくはボールボンディング法）で金バンプ（高
さ30μm ，大きさ 100× 100μm ）を設けた半導体チッ
プ８を用意した。なお、前記アルミナ系基板７は、長さ
17mm，幅 7mm，厚さ 0.2mmの外形を成し、フリップチッ
プ（半導体チップ）は、長さ15mm，幅 5mm，厚さ0.25mm
の外形であり、このフリップチップはフェースダウン型
に搭載・実装される。次いで、前記アルミナ系基板７お
よびフリップチップを、フリップチップボンダーのステ
ージ面上に位置決め，配置した。つまり、アルミナ系基
板７を真空吸着させてから、アルミナ系基板７の金製の
接続パッド7bに、フリップチップの電極パッド面に形成
したで金バンプを位置合わせして・配置したした後、接
続パッド7bおよび金バンプの被接続部を密着させるた
め、フリップチップの上から荷重（加圧）を加えた状態
のまま、 100〜 150℃程度に30〜 120分間加熱維持し
て、前記接続パッド7bおよび金バンプを相互の拡散によ
って接合・一体化させた。その後、アルミナ系基板７と
フリップチップとの間に、前記実施例１の場合と同様の
条件で封止樹脂を充填処理した。前記樹脂の充填処理に
おいては、温度を適宜上げると毛細管現象が促進され
て、より容易に樹脂の充填処理を行い得る。こうして、
所要の樹脂充填処理を行った後、加熱処理を施して、前
記充填樹脂を硬化させることにより、アルミナ系基板７
面にフリップチップが固定・保持された半導体パッケー
ジを製造した。
【００２８】なお、上記構成において、基板７裏面側に
導出，配置された平板型の外部接続端子は、ランダムで
あってもよいが、定ピッチの格子状配列が標準化などの
点で好ましく、また、図４に平面的に示すごとく、外郭
側の余裕を比較的大きく採った構成などの場合、所要の
平板型の外部接続端子９の外に、各コーナー部にダミー
の外部接続用端子９′を配設した構成を採ってもよい。
さらに詳述すると、平板型の外部接続端子の格子状配列
は、相対的に一定ピッチの格子状配列を採りながら、外
部接続端子数によって、その配列形態を任意に選択でき
る。そして、基板裏面側をほぼ一様な高さに維持（保
持）して、全体的に接続の信頼性をさらに上げることを
考慮すると、少なくとも各コーナー（角）部を含む、前
記平板型の外部接続端子の導出，配置を避けた領域に、
ダミーの外部接続用端子９′を含めて外部接続端子９を
導出，配置しておくことが好ましい。
導出，配置された平板型の外部接続端子は、ランダムで
あってもよいが、定ピッチの格子状配列が標準化などの
点で好ましく、また、図４に平面的に示すごとく、外郭
側の余裕を比較的大きく採った構成などの場合、所要の
平板型の外部接続端子９の外に、各コーナー部にダミー
の外部接続用端子９′を配設した構成を採ってもよい。
さらに詳述すると、平板型の外部接続端子の格子状配列
は、相対的に一定ピッチの格子状配列を採りながら、外
部接続端子数によって、その配列形態を任意に選択でき
る。そして、基板裏面側をほぼ一様な高さに維持（保
持）して、全体的に接続の信頼性をさらに上げることを
考慮すると、少なくとも各コーナー（角）部を含む、前
記平板型の外部接続端子の導出，配置を避けた領域に、
ダミーの外部接続用端子９′を含めて外部接続端子９を
導出，配置しておくことが好ましい。
【００２９】
【発明の効果】上記説明から分かるように、本発明に係
る半導体パッケージは、半導体チップ搭載・実装する薄
い回路基板に、ダミーの配線パターンを外周端縁部に配
置したことに伴い、前記薄い回路基板の割れ易さや反り
の発生が容易に抑えられるとともに、一方ではノイズの
防止などいわゆるシールド効果を呈する。加えて、半導
体チップ−回路基板面間を充填する樹脂層による半導体
チップの緻密な封装も容易に確保され、保護・安定化
（信頼性などの向上）とともに、薄形化，コンパクト化
も容易に達成されることになる。さらに、回路基板の外
周端縁部にダミーの配線パターンを配置・設定したのに
加えて、電気的な接続を拡散・接合で行った場合には、
前記外的な作用による基板の破損，損傷などの抑制，防
止、および信頼性などが向上・改善されるだけでなく、
回路基板に対する半導体チップの電気的な接続、および
機械的な固定などさらに確実になされるので、信頼性の
向上に寄与することになる。さらにまた、外部接続用端
子を定ピッチの格子状に設置した場合も同様に、外的な
作用による基板の破損，損傷などの抑制，防止、および
信頼性などが向上・改善されるだけでなく、半導体ソケ
ットや実装用回路板の被接続を標準化し得るので、生産
性の向上やコストダウンも図り得ることになし、ダミー
接続用端子を設置した場合は、被実装用回路基板面に半
導体パッケージを装着・接続する際、容易に平面的な位
置だし・装着し得るだけでなく、電気的な接続も確実に
なされることになるなど、実用上多くの利点が認められ
る。
る半導体パッケージは、半導体チップ搭載・実装する薄
い回路基板に、ダミーの配線パターンを外周端縁部に配
置したことに伴い、前記薄い回路基板の割れ易さや反り
の発生が容易に抑えられるとともに、一方ではノイズの
防止などいわゆるシールド効果を呈する。加えて、半導
体チップ−回路基板面間を充填する樹脂層による半導体
チップの緻密な封装も容易に確保され、保護・安定化
（信頼性などの向上）とともに、薄形化，コンパクト化
も容易に達成されることになる。さらに、回路基板の外
周端縁部にダミーの配線パターンを配置・設定したのに
加えて、電気的な接続を拡散・接合で行った場合には、
前記外的な作用による基板の破損，損傷などの抑制，防
止、および信頼性などが向上・改善されるだけでなく、
回路基板に対する半導体チップの電気的な接続、および
機械的な固定などさらに確実になされるので、信頼性の
向上に寄与することになる。さらにまた、外部接続用端
子を定ピッチの格子状に設置した場合も同様に、外的な
作用による基板の破損，損傷などの抑制，防止、および
信頼性などが向上・改善されるだけでなく、半導体ソケ
ットや実装用回路板の被接続を標準化し得るので、生産
性の向上やコストダウンも図り得ることになし、ダミー
接続用端子を設置した場合は、被実装用回路基板面に半
導体パッケージを装着・接続する際、容易に平面的な位
置だし・装着し得るだけでなく、電気的な接続も確実に
なされることになるなど、実用上多くの利点が認められ
る。
【図１】本発明に係る半導体パッケージの要部構成例を
示す断面図。
示す断面図。
【図２】本発明に係る半導体パッケージの要部構成例に
おいて、半導体チップを搭載・実装する回路基板面のパ
ターン例を示す平面図。
おいて、半導体チップを搭載・実装する回路基板面のパ
ターン例を示す平面図。
【図３】本発明に係る半導体パッケージの要部構成例に
おいて、半導体チップを搭載・実装する他の回路基板面
のパターン例を示す平面図。
おいて、半導体チップを搭載・実装する他の回路基板面
のパターン例を示す平面図。
【図４】本発明に係る半導体パッケージの平面型の外部
接続用端子の配列例を示す平面図。
接続用端子の配列例を示す平面図。
【図５】従来の半導体パッケージの要部構成を示す断面
図。
図。
１，８…半導体チップ ２，７…回路基板 ３，10
…スルホール ４，９…平面型の外部接続用端子
５…モールド樹脂層 ６…ボンディングワイヤ 7a
…配線回路 7b…被接続部 7c…ダミー配線パター
8a…接続用バンプ ９′…ダミーの外部接続用端
子端子 11…封止樹脂層
…スルホール ４，９…平面型の外部接続用端子
５…モールド樹脂層 ６…ボンディングワイヤ 7a
…配線回路 7b…被接続部 7c…ダミー配線パター
8a…接続用バンプ ９′…ダミーの外部接続用端
子端子 11…封止樹脂層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/15 Ｈ０１Ｌ 23/12 Ｑ 23/14 Ｃ
Claims (5)
- 【請求項１】 一主面に被接続部を含む配線回路を備え
た基板と、前記基板の一主面にフェースダウン型に実装
された半導体チップと、前記半導体チップ−基板面間を
充填する樹脂層と、前記半導体チップに電気的に接続
し、かつ基板の他主面側に導出・露出された平面型の外
部接続用端子とを具備して成る半導体パッケージであっ
て、 前記基板の一主面および内層配線層の少なくともいずれ
か一方の外周端縁部にダミー配線パターンを設置した構
成を成すことを特徴とする半導体パッケージ。 - 【請求項２】 一主面に被接続部を含む配線回路を備え
た基板と、前記基板の一主面にフェースダウン型に実装
された半導体チップと、前記半導体チップ−基板面間を
充填する樹脂層と、前記半導体チップに電気的に接続
し、かつ基板の他主面側に導出・露出された平面型の外
部接続用端子とを具備して成る半導体パッケージであっ
て、 前記基板の一主面および内層配線層の少なくともいずれ
か一方の外周端縁部にダミー配線パターンを設置した構
成を採るとともに、前記基板の被接続部および半導体チ
ップの電極部が拡散接合していることを特徴とする半導
体パッケージ。 - 【請求項３】 一主面に被接続部を含む配線回路を備え
た基板と、前記基板の一主面にフェースダウン型に実装
された半導体チップと、前記半導体チップ−基板面間を
充填する樹脂層と、前記半導体チップに電気的に接続
し、かつ基板の他主面側に、定ピッチの格子状に導出・
露出された平面型の外部接続用端子とを具備して成る半
導体パッケージであって、 前記基板の一主面および内層配線層の少なくともいずれ
か一方の外周端縁部にダミー配線パターンを設置した構
成を成すことを特徴とする半導体パッケージ。 - 【請求項４】 一主面に被接続部を含む配線回路を備え
た基板と、前記基板の一主面にフェースダウン型に実装
された半導体チップと、前記半導体チップ−基板面間を
充填する樹脂層と、前記半導体チップに電気的に接続
し、かつ基板の他主面側に、定ピッチの格子状に導出・
露出された平面型の外部接続用端子とを具備して成る半
導体パッケージであって、 前記基板の一主面および内層配線層の少なくともいずれ
か一方の外周端縁部にダミー配線パターンを設置した構
成を採るとともに、前記基板の被接続部および半導体チ
ップの電極部が拡散接合していることを特徴とする半導
体パッケージ。 - 【請求項５】 請求項１，請求項２，請求項３もしくは
請求項４の記載において、ダミー配線パターンを外周端
面から 2mm以内の領域に設置していることを特徴とする
半導体パッケージ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6060492A JPH07273243A (ja) | 1994-03-30 | 1994-03-30 | 半導体パッケージ |
| KR1019950007025A KR100194130B1 (ko) | 1994-03-30 | 1995-03-30 | 반도체 패키지 |
| US08/655,374 US5677575A (en) | 1994-03-30 | 1996-05-30 | Semiconductor package having semiconductor chip mounted on board in face-down relation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6060492A JPH07273243A (ja) | 1994-03-30 | 1994-03-30 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273243A true JPH07273243A (ja) | 1995-10-20 |
Family
ID=13143847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6060492A Pending JPH07273243A (ja) | 1994-03-30 | 1994-03-30 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273243A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376906B1 (en) | 1997-02-12 | 2002-04-23 | Denso Corporation | Mounting structure of semiconductor element |
| US6380002B2 (en) * | 1999-12-07 | 2002-04-30 | Advanced Semiconductor Engineering, Inc. | Method for fabricating a flexible substrate based ball grid array (BGA) package |
| US6650016B1 (en) * | 2002-10-01 | 2003-11-18 | International Business Machines Corporation | Selective C4 connection in IC packaging |
| US6731013B2 (en) * | 2000-06-28 | 2004-05-04 | Sharp Kabushiki Kaisha | Wiring substrate, semiconductor device and package stack semiconductor device |
| JP2004172647A (ja) * | 2004-03-11 | 2004-06-17 | Renesas Technology Corp | 半導体装置 |
| US6815619B2 (en) | 2000-01-25 | 2004-11-09 | Nec Electronics Corporation | Circuit board |
| JP2006147835A (ja) * | 2004-11-19 | 2006-06-08 | Casio Comput Co Ltd | 半導体装置 |
| JP2006216919A (ja) * | 2005-02-07 | 2006-08-17 | Nec Electronics Corp | 配線基板および半導体装置 |
| JP2008235434A (ja) * | 2007-03-19 | 2008-10-02 | Nec Electronics Corp | 半導体パッケージ |
| CN100431144C (zh) * | 1997-10-17 | 2008-11-05 | 揖斐电株式会社 | 封装基板 |
-
1994
- 1994-03-30 JP JP6060492A patent/JPH07273243A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376906B1 (en) | 1997-02-12 | 2002-04-23 | Denso Corporation | Mounting structure of semiconductor element |
| CN100431144C (zh) * | 1997-10-17 | 2008-11-05 | 揖斐电株式会社 | 封装基板 |
| US6380002B2 (en) * | 1999-12-07 | 2002-04-30 | Advanced Semiconductor Engineering, Inc. | Method for fabricating a flexible substrate based ball grid array (BGA) package |
| US6815619B2 (en) | 2000-01-25 | 2004-11-09 | Nec Electronics Corporation | Circuit board |
| US7253363B2 (en) | 2000-01-25 | 2007-08-07 | Nec Electronics Corporation | Circuit board |
| US6731013B2 (en) * | 2000-06-28 | 2004-05-04 | Sharp Kabushiki Kaisha | Wiring substrate, semiconductor device and package stack semiconductor device |
| US6650016B1 (en) * | 2002-10-01 | 2003-11-18 | International Business Machines Corporation | Selective C4 connection in IC packaging |
| JP2004172647A (ja) * | 2004-03-11 | 2004-06-17 | Renesas Technology Corp | 半導体装置 |
| JP2006147835A (ja) * | 2004-11-19 | 2006-06-08 | Casio Comput Co Ltd | 半導体装置 |
| JP2006216919A (ja) * | 2005-02-07 | 2006-08-17 | Nec Electronics Corp | 配線基板および半導体装置 |
| JP2008235434A (ja) * | 2007-03-19 | 2008-10-02 | Nec Electronics Corp | 半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100194130B1 (ko) | 반도체 패키지 | |
| JPH07302858A (ja) | 半導体パッケージ | |
| US6365963B1 (en) | Stacked-chip semiconductor device | |
| US6858919B2 (en) | Semiconductor package | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3383398B2 (ja) | 半導体パッケージ | |
| US20020140085A1 (en) | Semiconductor package including passive elements and method of manufacture | |
| US5814890A (en) | Thin-type semiconductor package | |
| JP3055619B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004235310A (ja) | 半導体装置およびその製造方法 | |
| JPH07221218A (ja) | 半導体装置 | |
| JPH07273243A (ja) | 半導体パッケージ | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JP4626445B2 (ja) | 半導体パッケージの製造方法 | |
| JP3277083B2 (ja) | 半導体チップおよびそれを用いた半導体装置 | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JP3246826B2 (ja) | 半導体パッケージ | |
| JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
| JP3727172B2 (ja) | 半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH11186449A (ja) | 半導体装置およびその製造方法 | |
| JP3795544B2 (ja) | 半導体パッケージ | |
| JP2007234683A (ja) | 半導体装置およびその製造方法 | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011113 |