JP3795544B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP3795544B2 JP3795544B2 JP05359994A JP5359994A JP3795544B2 JP 3795544 B2 JP3795544 B2 JP 3795544B2 JP 05359994 A JP05359994 A JP 05359994A JP 5359994 A JP5359994 A JP 5359994A JP 3795544 B2 JP3795544 B2 JP 3795544B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- semiconductor package
- semiconductor
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【産業上の利用分野】
本発明は、半導体パッケージに係り、たとえばカード型の外部記憶媒体などに適する小型で薄形の半導体パッケージに関する。
【0002】
【従来の技術】
たとえば各種のメモリカードの構成においては、カードの大きさや厚さなどに制約があるため、メモリ機能などに寄与する半導体パッケージの薄形化が要求されると同時に、また半導体チップ大に近い、可及的なコンパクト化が望まれる。このような薄形実装の要求、たとえば厚み方向に対して 1mm以下のスペースに実装する必要性に対しては、たとえばフリップチップ実装、COB(Chip on Board)法などが知られている。また、薄形パッケージとしては、たとえば図4に要部構成を断面的に示すごとく、所要の半導体チップ1などを一主面に搭載・実装する回路基板2と、スルホール3を介して回路基板2の他主面側に導出された外部接続用端子4と、前記半導体チップ1などの実装領域面を封止・被覆するモールド樹脂層5とを具備した構成を採ったモジュールが知られている。そして、この種の薄形パッケージの構成においては、搭載・実装する半導体チップ1の外形寸法が、たとえば15× 5×0.25mmのとき、外形寸法が、20×10× 0.2mmの回路基板2が選択されている。ここで、回路基板2としては、たとえばアルミナ,窒化アルミニウム,ガラス・エポキシ樹脂系などを絶縁体としたものが使用されている。なお、図4において、6は半導体チップ1の電極端子が接続された配線部である。
【0003】
【発明が解決しようとする課題】
しかしながら、前記フリップチップ実装およびCOB法の場合は、KGN (Known Good Die) をいかに確保するかが問題である。チップ状態でのバーンインの開発が難しく、使用する半導体チップについて、通常、予めバーンインを行い得ないので、信頼性上の問題がある。つまり、この種の半導体チップ(ICチップ)は、チップ自体として近い将来発現するであろう欠陥を検知するところの、いわゆるバーンインを行うことができない。したがって、実装・モジュール化後の実用初期段階で、トラブルを起こす可能性を秘めていることになり、信頼性の点で問題があるといえる。この信頼性の問題に対しては、実装した半導体チップなどの着脱・交換手段、すなわちリペアもしくはリワークによって対応することも可能である。しかし、結果的にアッセンブリコストのさらなる増大を招来するとともに、技術的に実施の困難なことも多い。特に、端子数が増大した半導体チップをCOB法で実装する場合は、アッセンブリに多くの時間を要するので、コストアップを増長することになる。
【0004】
さらに、コンパクト化の点についてみると、COB法の場合は、フリップチップ実装の場合に較べて、広い実装面積を要するのでコンパクト化が阻害される。また、前記片面側モールドによるパッケージ化モジュールにおいて、フェースアップに実装してワイヤボンディングで接続した構成場合は、一般的な(通常の)トランスファーモールド工程において、ボンディングワイヤの流れ発生や接続部の離脱発生などが起こり易く、信頼性および歩留まりの点で問題がある。加えて、ボンディングワイヤの高さも、現状では 0.1mm以下に制御することが困難で、薄型パッケージを形成する上で障害になるし、さらにボンディングワイヤを外部接続用端子側と結線する際、半導体チップ外に余分なスペースを必要とし、コンパクト化を阻害している。また、前記図4に図示した構成の場合も、少なくとも半導体チップ1を被覆するモールド樹脂層5の厚さ(一般的に半導体パッケージ厚の 1/8〜1/14程度を占める)薄形化が損なわれことになる。
【0005】
そして、これら樹脂モールド型構成の場合は、次のような問題が提起される。すなわち、前記半導体チップのモジュール化に当たっては、通常 0.2mm程度の薄い方形(長方形を含む)のセラミック基板が支持基板として使用されるが、前記のように比較的薄く機械的強度が劣っており、特に各角部では欠損や亀裂が発生し易いという問題がある。ここで、不所望な角部に欠損など発生すると、この種の半導体パッケージ(もしくは半導体モジュール)が、たとえば回路基板に装着するときの位置決め(もしくは方向決め)のため、一般的に一定の角部を意識的に切り欠いた位置決め用の切欠部との区別を困難化することになり、取扱いエラーの原因となる。
【0006】
本発明は上記事情に対処してなされたもので、低コスト化およびコンパクト化が可能で、かつ高信頼性を保証し得る半導体パッケージの提供を目的とする。
【0007】
【課題を解決するための手段】
本発明に係る第1の半導体パッケージは、アルミナ系基板,窒化アルミニウム系基板,ガラス・エポキシ樹脂系基板,およびBTレジン系基板から選ばれた、一主面に被接続部を含む配線回路を備えた厚さ0.25mm以下の基板と、前記基板の一主面にフェースダウン型に実装された半導体チップと、前記半導体チップの下面および基板の上面間に溶融した封止用樹脂を浸透させて形成された樹脂層と、前記半導体チップに電気的に接続し、かつ基板の他主面側に導出・露出された平面型の外部接続用端子とを具備して成る半導体パッケージであって、前記基板の外周端部が実装された半導体チップの外周端部より 0.5〜 2mm突出した構成を採っていることを特徴とする。また、本発明に係る第2の半導体パッケージは、アルミナ系基板,窒化アルミニウム系基板,ガラス・エポキシ樹脂系基板,およびBTレジン系基板から選ばれた、一主面に被接続部を含む配線回路を備えた方形で厚さ0.25mm以下の基板と、前記基板の一主面にフェースダウン型に実装された半導体チップと、前記半導体チップの下面および基板の上面間に溶融した封止用樹脂を浸透させて形成された樹脂層と、前記半導体チップに電気的に接続し、かつ基板の他主面側に導出・露出された平面型の外部接続用端子とを具備して成る半導体パッケージであって、前記方形基板の外周端部が実装された半導体チップの外周端部より 0.5〜 2mm突出した構成を採るとともに、各角部に面取り加工が施されていることを特徴とする。
【0008】
さらに、本発明に係る第3,第4の半導体パッケージは、前記各構成の半導体パッケージにおいて、他主面側に導出・露出された平面型の外部接続用端子を定ピッチの格子状に配設するか、前記導出・露出された平面型の外部接続用端子のうち一部がダミー接続用端子を成していることを特徴とする。
【0009】
本発明は、搭載・実装する半導体チップ(ICチップ)の外形よりやや大きめの外形を採る樹脂系基板もしくはセラミック系基板の一主面(片面)に、半導体チップを実装した構成で、かつ前記実装部品上面側のモールド封止樹脂層を省略して、薄形・コンパクト化および低コスト化を図って実現したことを骨子とする。つまり、基板の外形寸法を、実装される半導体チップの外形寸法よりも 1〜 4mm大きめに(外周部は全周に亘って 0.5〜 2mm突出した形態を採る)設定する一方、上面側のモールド封止樹脂層を省略し、その分、半導体パッケージのコンパクト化、薄型化および機械的な強度アップを図った半導体パッケージの提供にある。 本発明において、半導体チップの外形寸法と、この半導体チップを搭載・実装する基板の外形寸法とを、前記のように、半導体チップの外形よりも基板の外形を、全周に亘って 0.5〜 2mm大きく選択・設定するのは、 0.5mm未満では搭載した半導体チップ−基板面間に、緻密な封止用樹脂の充填を成し得ないからであり、また 2mmを超えると外的な機械的作用などにより、破損を起こし易いばかりでなく、コンパクト化も損なわれるからである。
【0010】
そして、このような基本構成において、前記半導体チップの外形より全周に亘って外形が 0.5〜 2mm突出している基板の各角部(各コーナー部)について、面取り加工した構成を採ることにより、基板の欠損などの効果的な回避、さらには全体的な強度アップなども図られる。また、裏面側に導出・露出させた平面型の外部接続用端子を定ピッチの格子状とすることにより、この種半導体パッケージを標準化することが可能になる。さらに、前記外部接続用端子の一部、たとえば外部接続用端子の配設が偏っている場合など、コーナー部にダミー接続用端子を設置しておくことにより、半導体パッケージの平面的な装着など行い易くなる。
【0011】
【作用】
本発明に係る第1の半導体パッケージは、半導体チップの外形(大きさ)に対して、この半導体チップを搭載・実装する基板の外形(大きさ)を一定の範囲に選択・設定したことに伴い、基板面に対する半導体チップの緻密な封装が容易に確保され、保護・安定化とともに、薄形化,コンパクト化も容易に達成されることになる。また、前記外形,寸法の選択・設定によって、外的な作用による基板の破損,損傷なども大幅に抑制,防止されるので、信頼性なども向上される。
【0012】
本発明に係る第2の半導体パッケージの場合は、前記外形,寸法の選択・設定に加えて、方形基板の各コーナー部を、特に面取り加工してあるので、前記外的な作用による基板の破損,損傷などの抑制,防止が助長されるので、信頼性などもさらに向上される。
【0013】
さらに、外部接続用端子を定ピッチの格子状に配設した場合は、半導体ソケットや実装用回路板の被接続を標準化し得るので、生産性の向上やコストダウンも図り得るし、またダミー接続用端子を設置した場合は、回路基板面に半導体パッケージを装着・接続する際、容易に平面的な位置だし・装着し得るだけでなく、電気的な接続も確実になされることになる。
【0014】
【実施例】
以下図1 (a), (b)、図2、図3 (a), (b)を参照して本発明の実施例を説明する。
【0015】
実施例1
図1 (a)は、本発明に係る半導体パッケージの要部構成例を断面的的に、また図1 (b)は本発明に係る半導体パッケージの要部構成例の上面側を平面的にそれぞれ示したものである。ここで、7は一主面に被接続部を含む配線回路を備えた長さ17mm,幅 7mm,厚さ 0.2mmの回路基板、8は前記回路基板7の一主面に搭載・実装された長さ15mm,幅 5mm,厚さ0.25mmの半導体チップ(ICチップなど)である。つまり、回路基板7の外形は、搭載・実装した半導体チップ8の外形よりも 2mm大きいものが選ばれ、周辺部が全周に亘って 1mm幅の余裕を採った構成を成している。なお、前記回路基板7としては、たとえばアルミナ系基板,窒化アルミニウム系基板,ガラス・エポキシ樹脂系,BTレジン系などが、一般的に使用される。また、9は前記回路基板7のスルホール10を介して、回路基板7の他主面側に、たとえば、一定ピッチ(1 mm)の格子状配列に導出された平面型の直径 0.5mmの外部接続用端子である。そして、前記回路基板7面と搭載・実装された半導体チップ8下面との間隙部には、樹脂層11が充填・形成されて接合一体化など補強されている。
【0016】
次に、上記構成の半導体パッケージの製造例を説明する。
【0017】
先ず、片面に(一主面に)フリップチップ実装用の被接続部を含む配線を有し、かつ前記接続パッドの配線からスルホール10を介して裏面(他主面)に平面型の外部接続用端子9を、一定ピッチの格子状配列に導出した構成のアルミナ系回路基板7を用意する。このアルミナ系回路基板7は、長さ17mm,幅 7mm,厚さ 0.2mmで、長さ15mm,幅 5mm,厚さ0.25mmの半導体チップ8をフェースダウン型に搭載・実装するものである。
【0018】
次いで、前記アルミナ系回路基板7を、たとえば真空吸着機構付きのスクリーン印刷機のステージ上に固定し、前記半導体チップ8の電極パッドに対応するアルミナ系基板7上の被接続部に接続パッドを形成する。すなわち、半導体チップ8の電極パッド(たとえば, 100× 100μm)に対応する開口(たとえば, 150× 150μm)を有するメタルマスクを用いて、アルミナ系回路基板7の一主面に銀ペースト(たとえば銀の粒径 1μm ,粘度1000ps)をスクリーン印刷し、接続部面上に直径 150μm ,高さ約80μm の接続用パッドを形成する。一方、電極パッド面上に、電気メッキによって接続用の金バンプ、あるいはボールボンディング法によって金のボールバンプ(たとえば,高さ30μm , 100× 100μm)を形成した半導体チップ8を用意する。
【0019】
前記アルミナ系基板7の一主面で、前記半導体チップ8を互いに対応する接続用パッドおよび接続用の金バンプを位置合わせ,配置し、前記アルミナ系基板7および半導体チップ8を対応,位置合わせした被接続部同士を加圧することにより、接続パッドに接続バンプの少なくとも先端部を埋め込む形に圧入して固定接続し、半導体パッケージを組み立てる。この状態で、前記接続パッドを成す銀ペーストを熱硬化させることによって、いわゆるフリップチップボンディングした。 その後、封止樹脂による処理を行う。すなわち、前記アルミナ系基板7の周辺部の 1mm幅の露出領域面の一端側に、封止用樹脂(たとえば粘度の低いエポキシ樹脂)を滴下してから60〜80℃程度に加温し、半導体チップ8下面とアルミナ系基板7上面との間隙部に、その間隙部の一端側から毛細管現象を利用して封止用樹脂を流し込み,充填する。この選択的な樹脂処理においては、前記間隙部に対する十分な樹脂11の充填とともに、半導体チップ8の側面部に一部が回り込む形にすることが好ましい。このようにして、所要の樹脂処理を行った後、前記充填させた樹脂を熱などで硬化(固化)させることにより、前記図1 (a)に断面的に示すごとき構成を採った半導体パッケージが得られる。ここで、半導体パッケージの半導体チップ8は、前記充填した樹脂層11によって、アルミナ系基板7面に対する固定化などが、さらに良好になされるばかりでなく、半導体チップ8の樹脂系基板7面に対する絶縁保護なども図られる。一方、半導体チップ8は、その上面が露出しているが、半導体チップ8の露出面は素材であるシリコンが緻密で堅牢なため、表面保護され、かかる点による信頼性などは問題にならないことも確認された。また、半導体チップ8に対して突出したアルミナ系基板7の周辺部領域も全周に亘っており、この領域面で半導体チップ8周辺部も確実、かつ緻密に樹脂封止されているため、アルミナ系基板7に対して強固な接合も確保され、信頼性の高い半導体パッケージとして機能するものであった。
【0020】
なお、上記では、回路基板7の外形を、搭載・実装した半導体チップ8の外形よりも 2mm大きく選び、周辺部が全周に亘って 1mm幅の余裕を採った構成例を示したが、回路基板7の外形を半導体チップ8の外形よりも 1mm〜 4mmの範囲内で大きく設定した場合は、回路基板7の材質などに拘りなく、同様の作用・効果が得られる。
【0021】
実施例2
実施例1の場合の半導体チップ8において、いわゆる選択的なメッキもしくは蒸着(ソルダーマスクを用いて)により、半田(たとえば63Sn−37Pb)を電極パッド面( 100× 100μm )に高さ 100μm の接続バンプを形成したものを用い、またアルミナ系基板7としては、前記主面の接続パッドを半田ペーストのスクリーン印刷で設けた物を用いた。なお、このアルミナ系基板7については、各角部(四隅)を予め面取り(たとえばC= 0.5mm)12してある。次いで、フリッブチップボンダーにより、前記アルミナ系基板7の一主面に、半導体チップ8を位置決め・仮固定した後、リフロー炉内を通過させて、前記半田溶融温度(183℃)以上に加熱して固定した。
【0022】
その後、前記実施例1の場合と同様の条件で樹脂を選択的に充填処理して、図2に要部構成を平面(上面)的に示すような半導体パッケージを得た。この半導体パッケージは、実施例1の場合と同じく、薄形・コンパクトで特性的な信頼性も高く、かつ歩留まりも良好であった。なお、前記アルミナ系基板7の面取り12によって、本来なら機械的な強度が劣るため、各コーナー部において起こり易い欠損やひび割れなども全面的に解消されることも確認された。
【0023】
なお、上記では、アルミナ系基板7の各角部(四隅)全てを、面取り加工C= 0.5mmしたが、面取り加工はR面取りでもよく、一般的に、C面取りではC 1.5mm以下、またR面取りではR 2mm以下が好ましく、さらに、位置決めなどの作用を考慮して、たとえばC面取りとR面取りとの組み合わせ、あるいはC面取り内でのCの程度差付けやR面取り内でのRの程度差付けなども可能である。
【0024】
実施例3
一主面に、金から成る接続パッドを有するフリップチップ実装用の配線回路を備え、図3 (a)に示すごとく、他主面に平板型の外部接続端子9が、一定ピッチの格子状配列に導出・配置されたアルミナ系基板(もしくは窒化アルミ系基板)7、および電極パッド面に電気めっき法(もしくはボールボンディング法)で金バンプ(高さ30μm ,大きさ 100× 100μm )を設けた半導体チップ8を用意した。なお、前記アルミナ系基板7は、長さ17mm,幅 7mm,厚さ 0.2mmで、長さ15mm,幅 5mm,厚さ0.25mmの半導体チップ8をフェースダウン型に搭載・実装するものである。
【0025】
次いで、前記アルミナ系基板7および半導体チップ8を、フリップチップボンダーのステージ面上に位置決め,配置した。つまり、アルミナ系基板7を真空吸着させてから、アルミナ系基板7の金製の接続パッドに、半導体チップ8の電極パッド面に形成したで金バンプを位置合わせして・配置したした後、接続パッドおよび金バンプの被接続部を密着させるため、半導体チップ8の上から荷重(加圧)を加えた。前記加圧を維持しながら、アルミナ系基板7と半導体チップ8との間に、前記実施例1の場合と同様の条件で封止樹脂を選択的に充填処理した。前記樹脂の充填処理においては、温度を適宜上げると毛細管現象が促進されて、より容易に樹脂の充填処理を行い得る。こうして、所要の樹脂充填処理を行った後、たとえば半導体チップ8側に所要の荷重を維持しながら加熱処理して、前記充填樹脂11を硬化させることにより、前記被接続部(接続パッドおよび金バンプ)の位置ずれを回避する一方、密着を確保しつつ、アルミナ系基板7面に半導体チップ8が固定・保持された半導体パッケージを製造した。
【0026】
なお、上記構成において、基板7裏面側に導出,配置された平板型の外部接続端子は、ランダムであってもよいが、定ピッチの格子状配列が標準化などの点で好ましく、また、図3 (b)に図示したように、外郭側の余裕を比較的大きく採った構成などの場合、各コーナー部にダミーの外部接続用端子9′を配設した構成を採ってもよい。さらに詳述すると、平板型の外部接続端子の格子状配列は、相対的に一定ピッチの格子状配列を採りながら、外部接続端子数によって、その配列形態を任意に選択できる。そして、基板裏面側をほぼ一様な高さに維持(保持)して、全体的に接続の信頼性をさらに上げることを考慮すると、少なくとも各コーナー(角)部を含む、前記平板型の外部接続端子の導出,配置を避けた領域に、ダミーの外部接続用端子9′を含めて外部接続端子9を導出,配置しておくことが好ましい。
【0027】
また、この構成によれば、基板7の厚さ 0.2〜0.25mm,半導体チップの厚さ0.25〜 0.3mm,基板7面と半導体チップとの間隙0.03mmとすると、全体としての厚さ 0.5〜 0.6mmの半導体パッケージが実現できる。
【0028】
【発明の効果】
上記説明から分かるように、本発明に係る半導体パッケージは、半導体チップおよびこの半導体チップを搭載・実装する基板の外形・寸法を一定の関係に選択,設定するとともに、いわゆるモールド樹脂層を省略・排除したため、容易にコンパクト化および薄形化されながら、特性ないし機能面も高い信頼性を呈する。ここで、コンパクト化および薄形化が可能なことは、換言すると、外的な作用に対する機械的な強度を効果的に確保し、かつ所要の機能を保持しながら、一方では基板の厚さや,搭載・実装する半導体チップの厚さの選択・設定範囲を拡大し得ることになり、用途に対応した特性ないし機能の調整を可能とするので、用途の拡大にも寄与するといえる。さらに、定ピッチの格子状配列に外部接続用端子が、基板裏面側に導出,露出させた場合、半導体ソケットや実装用回路板の被接続を、定ピッチの格子状配列に設置してある限りは、所要の電気的な接続,実装し得る(標準化される)ことになる。また、この半導体パッケージは、バーンインを実施し得るので、基板などへ実装する場合、いわゆる不良品のリペア技術を用いることなく、信頼性の高い実装回路装置の構成が可能となる。そして、これらのことは、半導体チップの設計概念を大きく変革させることにもなる。
【図面の簡単な説明】
【図1】本発明に係る半導体パッケージの要部構成例を示すもので、 (a)は断面図、 (b)は底面図。
【図2】本発明に係る半導体パッケージの他の要部構成例を示す平面(上面)図。
【図3】 (a), (b)は本発明に係る半導体パッケージの平面型の外部接続用端子の互いに異なる配列例をそれぞれ示す平面(底面)図。
【図4】従来の半導体パッケージの要部構成を示す断面図。
【符号の説明】
1,8…半導体チップ 2,7…回路基板 3,10…スルホール 4,9…平面型の外部接続用端子 5…モールド樹脂層 6…配線部 9′…ダミーの外部接続用端子 11…封止樹脂層 12…面取り
Claims (4)
- アルミナ系基板,窒化アルミニウム系基板,ガラス・エポキシ樹脂系基板,およびBTレジン系基板から選ばれた、一主面に被接続部を含む配線回路を備えた厚さ0.25mm以下の基板と、
前記基板の一主面にフェースダウン型に実装された半導体チップと、
前記半導体チップの下面および基板の上面間に溶融した封止用樹脂を浸透させて形成された樹脂層と、
前記半導体チップに電気的に接続し、かつ基板の他主面側に導出・露出された平面型の外部接続用端子とを具備して成る半導体パッケージであって、
前記基板の外周端部が実装された半導体チップの外周端部より0.5〜2mm突出した構成を採っていることを特徴とする半導体パッケージ。 - アルミナ系基板,窒化アルミニウム系基板,ガラス・エポキシ樹脂系基板,およびBTレジン系基板から選ばれた、一主面に被接続部を含む配線回路を備えた方形で厚さ0.25mm以下の基板と、
前記基板の一主面にフェースダウン型に実装された半導体チップと、
前記半導体チップの下面および基板の上面間に溶融した封止用樹脂を浸透させて形成された樹脂層と、
前記半導体チップに電気的に接続し、かつ基板の他主面側に導出・露出された平面型の外部接続用端子とを具備して成る半導体パッケージであって、
前記方形基板の外周端部が実装された半導体チップの外周端部より0.5〜2mm突出した構成を採るとともに、各角部に面取り加工が施されていることを特徴とする半導体パッケージ。 - 請求項1もしくは請求項2の記載において、基板の他主面側に導出・露出された平面型の外部接続用端子が定ピッチの格子状に配設されていることを特徴とする半導体パッケージ。
- 請求項1,請求項2もしくは請求項3の記載において、基板の他主面側に導出・露出された平面型の外部接続用端子のうち一部がダミー接続用端子を成していることを特徴とする半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05359994A JP3795544B2 (ja) | 1994-03-24 | 1994-03-24 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05359994A JP3795544B2 (ja) | 1994-03-24 | 1994-03-24 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07263588A JPH07263588A (ja) | 1995-10-13 |
JP3795544B2 true JP3795544B2 (ja) | 2006-07-12 |
Family
ID=12947351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05359994A Expired - Fee Related JP3795544B2 (ja) | 1994-03-24 | 1994-03-24 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3795544B2 (ja) |
-
1994
- 1994-03-24 JP JP05359994A patent/JP3795544B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07263588A (ja) | 1995-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100194130B1 (ko) | 반도체 패키지 | |
KR100263292B1 (ko) | 반도체 패키지 | |
JP3619773B2 (ja) | 半導体装置の製造方法 | |
US8810043B2 (en) | Semiconductor device | |
US5629566A (en) | Flip-chip semiconductor devices having two encapsulants | |
US5731631A (en) | Semiconductor device with tape automated bonding element | |
KR0172203B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US5814890A (en) | Thin-type semiconductor package | |
US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
JPH07263587A (ja) | 半導体パッケージ | |
JPH07273243A (ja) | 半導体パッケージ | |
JP2001210749A (ja) | バンプ電極付き配線基板およびその製造方法 | |
JPH0855875A (ja) | 半導体装置 | |
JP3795544B2 (ja) | 半導体パッケージ | |
JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
JP3246826B2 (ja) | 半導体パッケージ | |
JP3686047B2 (ja) | 半導体装置の製造方法 | |
JPH08153747A (ja) | 半導体チップおよびそれを用いた半導体装置 | |
JP4260766B2 (ja) | 半導体装置 | |
JP4175339B2 (ja) | 半導体装置の製造方法 | |
JP2007081127A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100608331B1 (ko) | 멀티 칩 패키지 | |
JP2001102492A (ja) | 配線基板およびその実装構造 | |
JPH08181171A (ja) | 半導体装置およびその製造方法 | |
JPH10163365A (ja) | 半導体パッケージおよび実装回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |