JPH10163365A - 半導体パッケージおよび実装回路装置 - Google Patents
半導体パッケージおよび実装回路装置Info
- Publication number
- JPH10163365A JPH10163365A JP8318222A JP31822296A JPH10163365A JP H10163365 A JPH10163365 A JP H10163365A JP 8318222 A JP8318222 A JP 8318222A JP 31822296 A JP31822296 A JP 31822296A JP H10163365 A JPH10163365 A JP H10163365A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- external connection
- semiconductor package
- connection terminal
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 小形化が可能で、信頼性の高い実装を行える
半導体パッケージおよび実装接続部の安定・信頼性が高
い実装回路装置の提供。 【解決手段】 半導体パッケージ16の発明は、一主面に
外部接続端子9aが設けられた基板９と、前記外部接続端
子9a面に突設させた円柱状の半田バンプ14と、前記基板
９の他主面に搭載され、かつ前記外部接続端子9aに対応
させて電気的に接続した半導体素子10と、前記基板９の
外部接続端子9aおよび半田バンプ14とは絶縁隔離して同
一面に一体的に配置され、かつ半田バンプ14による接続
部の高さを一定に保持する基板支持台15とを備えている
ことを特徴とする。実装回路装置の発明は、上記構成の
半導体パッケージ16を配線基板18に実装・接続するか、
あるいは配線基板18面側に半導体パッケージ16を支える
ための基板支持台15，15′，15″を配置しておくことを
特徴とする。
半導体パッケージおよび実装接続部の安定・信頼性が高
い実装回路装置の提供。 【解決手段】 半導体パッケージ16の発明は、一主面に
外部接続端子9aが設けられた基板９と、前記外部接続端
子9a面に突設させた円柱状の半田バンプ14と、前記基板
９の他主面に搭載され、かつ前記外部接続端子9aに対応
させて電気的に接続した半導体素子10と、前記基板９の
外部接続端子9aおよび半田バンプ14とは絶縁隔離して同
一面に一体的に配置され、かつ半田バンプ14による接続
部の高さを一定に保持する基板支持台15とを備えている
ことを特徴とする。実装回路装置の発明は、上記構成の
半導体パッケージ16を配線基板18に実装・接続するか、
あるいは配線基板18面側に半導体パッケージ16を支える
ための基板支持台15，15′，15″を配置しておくことを
特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
および実装回路装置に係り、さらに詳しくは外部接続部
の変形などに伴う短絡を防止・抑制した半導体パッケー
ジ、および信頼性の高い実装・接合を形成した実装回路
装置に関する。
および実装回路装置に係り、さらに詳しくは外部接続部
の変形などに伴う短絡を防止・抑制した半導体パッケー
ジ、および信頼性の高い実装・接合を形成した実装回路
装置に関する。
【０００２】
【従来の技術】電子機器類の軽量・コンパクト化などに
伴って、電子回路の高密度実装型の開発が進められてい
る。また、この高密度実装回路の構成に当たっては、搭
載・実装する電子部品、たとえば半導体パッケージの小
形・薄型化や、接続の高信頼性が望まれている。すなわ
ち、実装回路装置の高密度化や高機能化には、配線の高
密度化だけでなく、半導体素子（IC素子など）などの回
路部品の高機能・小形・薄型化を要する。さらに、実装
回路装置の長寿命化には、マザー基板（配線基板）およ
び回路部品の安定性、マザー基板に対する回路部品の接
続・実装の信頼性が要求される。
伴って、電子回路の高密度実装型の開発が進められてい
る。また、この高密度実装回路の構成に当たっては、搭
載・実装する電子部品、たとえば半導体パッケージの小
形・薄型化や、接続の高信頼性が望まれている。すなわ
ち、実装回路装置の高密度化や高機能化には、配線の高
密度化だけでなく、半導体素子（IC素子など）などの回
路部品の高機能・小形・薄型化を要する。さらに、実装
回路装置の長寿命化には、マザー基板（配線基板）およ
び回路部品の安定性、マザー基板に対する回路部品の接
続・実装の信頼性が要求される。
【０００３】このような要求に対応して、たとえば図５
(a)に外部接続端子の導出面を平面的に、また、図５
(b)に図５ (a)の A-A線に沿って断面的にそれぞれ示す
ごとく、格子状に導出・配置された外部接続端子面に、
ボール状の半田バンプを設けて成るBGA(Ball Grid Arra
y)タイプ、もしくはLGA(Land Grid Array)タイプの半導
体パッケージが開発されている。
(a)に外部接続端子の導出面を平面的に、また、図５
(b)に図５ (a)の A-A線に沿って断面的にそれぞれ示す
ごとく、格子状に導出・配置された外部接続端子面に、
ボール状の半田バンプを設けて成るBGA(Ball Grid Arra
y)タイプ、もしくはLGA(Land Grid Array)タイプの半導
体パッケージが開発されている。
【０００４】図５ (a)， (b)において、１は一主面に導
出・配置された外部接続端子1a面にボール状の半田バン
プ２が設けられた厚さ 0.5〜 0.7mm程度、14×20mm〜40
×40mm角程度のアルミナ基板、３は前記基板１の他主面
にマウント剤４を介して搭載・マウントされ、かつ外部
接続端子1aに対応する接続パッド1bにワイヤボンディン
グ５で接続・配置された 8× 8mm〜15×15mm角程度の半
導体素子（たとえばICチップ）である。また、６は前記
基板１に対する半導体素子３の搭載・マウント領域など
を被覆・封止するモールド樹脂層である。
出・配置された外部接続端子1a面にボール状の半田バン
プ２が設けられた厚さ 0.5〜 0.7mm程度、14×20mm〜40
×40mm角程度のアルミナ基板、３は前記基板１の他主面
にマウント剤４を介して搭載・マウントされ、かつ外部
接続端子1aに対応する接続パッド1bにワイヤボンディン
グ５で接続・配置された 8× 8mm〜15×15mm角程度の半
導体素子（たとえばICチップ）である。また、６は前記
基板１に対する半導体素子３の搭載・マウント領域など
を被覆・封止するモールド樹脂層である。
【０００５】
【発明が解決しようとする課題】上記、 BGAタイプもし
くは LGAタイプの半導体パッケージ７は、 QFP(Quad Fl
at Package) に比べて小形化が容易であるため、たとえ
ば半田ボールバンプ２の狭ピッチ化などによって、さら
なる小形化を図ることが期待されている。しかしなが
ら、半田ボールバンプ２の狭ピッチ化は、互いに隣接す
るボールバンプ２同士間の短絡発生が懸念されるため、
前記狭ピッチ化によるコンパクト化には限界がある。た
とえば、図６ (a)に断面的に示すごとく、配線基板（マ
ザー基板）８の導電パッド8aに位置合わせ配置し、半田
ボールバンプ２のリフローによって両者を接合したと
き、図６ (b)に断面的に示すごとく、半導体パッケージ
７の荷重によって半田ボールバンプ２が変形しながら、
配線基板８面の導電パッド8aに電気的および機械的に接
合する。そして、前記半田ボールバンプ２の変形は、そ
れら半田ボールバンプ２の隣接・配置の状態によって、
外部接続端子1a同士の短絡を招来し易い。
くは LGAタイプの半導体パッケージ７は、 QFP(Quad Fl
at Package) に比べて小形化が容易であるため、たとえ
ば半田ボールバンプ２の狭ピッチ化などによって、さら
なる小形化を図ることが期待されている。しかしなが
ら、半田ボールバンプ２の狭ピッチ化は、互いに隣接す
るボールバンプ２同士間の短絡発生が懸念されるため、
前記狭ピッチ化によるコンパクト化には限界がある。た
とえば、図６ (a)に断面的に示すごとく、配線基板（マ
ザー基板）８の導電パッド8aに位置合わせ配置し、半田
ボールバンプ２のリフローによって両者を接合したと
き、図６ (b)に断面的に示すごとく、半導体パッケージ
７の荷重によって半田ボールバンプ２が変形しながら、
配線基板８面の導電パッド8aに電気的および機械的に接
合する。そして、前記半田ボールバンプ２の変形は、そ
れら半田ボールバンプ２の隣接・配置の状態によって、
外部接続端子1a同士の短絡を招来し易い。
【０００６】また、半田ボールバンプ２の径を小さくし
て、隣接するボールバンプ２同士の絶縁・離隔を確保
し、前記短絡発生の恐れを解消するすることも考慮され
るが、一方では半田不足となって、接続不良など起こし
易くて、信頼性の高い接続・実装を行うことが困難であ
る。
て、隣接するボールバンプ２同士の絶縁・離隔を確保
し、前記短絡発生の恐れを解消するすることも考慮され
るが、一方では半田不足となって、接続不良など起こし
易くて、信頼性の高い接続・実装を行うことが困難であ
る。
【０００７】本発明は上記事情に対処してなされたもの
で、小形化が可能で、信頼性の高い実装を行える半導体
パッケージおよび実装接続部の安定・信頼性が高い実装
回路装置の提供を目的とする。
で、小形化が可能で、信頼性の高い実装を行える半導体
パッケージおよび実装接続部の安定・信頼性が高い実装
回路装置の提供を目的とする。
【０００８】
【課題を解決するための手段】請求項１の発明は、一主
面に外部接続端子が設けられた基板と、前記外部接続端
子面に突設させた円柱状の半田バンプと、前記基板の他
主面に搭載され、かつ前記外部接続端子に対応させて電
気的に接続した半導体素子と、前記基板の外部接続端子
および半田バンプとは絶縁隔離して同一面に一体的に配
置されて半田バンプによる接続部の高さを一定に保持す
る基板支持台とを備えていることを特徴とする半導体パ
ッケージである。
面に外部接続端子が設けられた基板と、前記外部接続端
子面に突設させた円柱状の半田バンプと、前記基板の他
主面に搭載され、かつ前記外部接続端子に対応させて電
気的に接続した半導体素子と、前記基板の外部接続端子
および半田バンプとは絶縁隔離して同一面に一体的に配
置されて半田バンプによる接続部の高さを一定に保持す
る基板支持台とを備えていることを特徴とする半導体パ
ッケージである。
【０００９】請求項２の発明は、請求項１記載の半導体
パッケージにおいて、基板支持台が中央部に配置されて
いることを特徴とする。
パッケージにおいて、基板支持台が中央部に配置されて
いることを特徴とする。
【００１０】請求項３の発明は、請求項１記載の半導体
パッケージにおいて、基板支持台が互いに隔離して複数
か所に配置されていることを特徴とする。
パッケージにおいて、基板支持台が互いに隔離して複数
か所に配置されていることを特徴とする。
【００１１】請求項４の発明は、一主面に外部接続端子
が設けられた基板、この外部接続端子面に突設させた円
柱状の半田バンプ、基板の他主面に搭載され、かつ外部
接続端子に対応させて電気的に接続した半導体素子、お
よび基板の外部接続端子ならびに半田バンプとは絶縁隔
離して同一面に一体的に配置されて半田バンプによる接
続部の高さを一定に保持する基板支持台とを備えている
半導体パッケージと、一主面に所要の導電パッドを有
し、この導電パッドに前記半導体パッケージの外部接続
端子上の半田バンプを介して接合・実装した配線基板と
を有することを特徴とする実装回路装置である。
が設けられた基板、この外部接続端子面に突設させた円
柱状の半田バンプ、基板の他主面に搭載され、かつ外部
接続端子に対応させて電気的に接続した半導体素子、お
よび基板の外部接続端子ならびに半田バンプとは絶縁隔
離して同一面に一体的に配置されて半田バンプによる接
続部の高さを一定に保持する基板支持台とを備えている
半導体パッケージと、一主面に所要の導電パッドを有
し、この導電パッドに前記半導体パッケージの外部接続
端子上の半田バンプを介して接合・実装した配線基板と
を有することを特徴とする実装回路装置である。
【００１２】請求項５の発明は、一主面に外部接続端子
が設けられた基板、外部接続端子面に突設させた円柱状
の半田バンプ、および基板の他主面に搭載され、かつ外
部接続端子に対応させて電気的に接続した半導体素子を
備えている半導体パッケージと、一主面に所要の導電パ
ッドを有し、かつ導電パッドとは絶縁隔離して一体的に
配置されて半田バンプによる接続部の高さを一定に保持
する基板支持台、および導電パッドに前記半導体パッケ
ージの半田バンプを対応させて接合・実装した配線基板
とを有することを特徴とする実装回路装置である。
が設けられた基板、外部接続端子面に突設させた円柱状
の半田バンプ、および基板の他主面に搭載され、かつ外
部接続端子に対応させて電気的に接続した半導体素子を
備えている半導体パッケージと、一主面に所要の導電パ
ッドを有し、かつ導電パッドとは絶縁隔離して一体的に
配置されて半田バンプによる接続部の高さを一定に保持
する基板支持台、および導電パッドに前記半導体パッケ
ージの半田バンプを対応させて接合・実装した配線基板
とを有することを特徴とする実装回路装置である。
【００１３】請求項６の発明は、一主面に外部接続端子
が設けられた基板、この外部接続端子面に突設させた円
柱状の半田バンプ、基板の他主面に搭載され、かつ外部
接続端子に対応させて電気的に接続した半導体素子、お
よび基板の外部接続端子ならびに半田バンプとは絶縁隔
離して同一面に一体的に配置されて半田バンプによる接
続部の高さを一定に保持する基板支持台とを備えている
半導体パッケージと、一主面に所要の導電パッドを有
し、かつ導電パッドとは絶縁隔離して一体的に配置され
て半田バンプによる接続部の高さを一定に保持する基板
支持台、および導電パッドに前記半導体パッケージの半
田バンプを対応させて接合・実装した配線基板とを有す
ることを特徴とする実装回路装置である。
が設けられた基板、この外部接続端子面に突設させた円
柱状の半田バンプ、基板の他主面に搭載され、かつ外部
接続端子に対応させて電気的に接続した半導体素子、お
よび基板の外部接続端子ならびに半田バンプとは絶縁隔
離して同一面に一体的に配置されて半田バンプによる接
続部の高さを一定に保持する基板支持台とを備えている
半導体パッケージと、一主面に所要の導電パッドを有
し、かつ導電パッドとは絶縁隔離して一体的に配置され
て半田バンプによる接続部の高さを一定に保持する基板
支持台、および導電パッドに前記半導体パッケージの半
田バンプを対応させて接合・実装した配線基板とを有す
ることを特徴とする実装回路装置である。
【００１４】請求項１ないし請求項３の発明では、外部
接続端子面上の半田バンプを円柱状とし、その縮径によ
って、隣接する半田バンプ間の短絡発生などを抑制・回
避し、狭ピッチ化および小形化を図りながら、接続に要
する半田量を確保する。
接続端子面上の半田バンプを円柱状とし、その縮径によ
って、隣接する半田バンプ間の短絡発生などを抑制・回
避し、狭ピッチ化および小形化を図りながら、接続に要
する半田量を確保する。
【００１５】また、この半田バンプによる接合に当たっ
ては、その接合部の半田の高さを一定に、換言すると、
半導体パッケージの基板と実装するマザー基板との間隔
を基板支持台により一定に保持し、半導体パッケージの
荷重による半田バンプの変形など防止ないし回避する。
したがって、半田バンプの変形による隣接する接続部同
士の短絡発生の恐れもなくなり、信頼性の高い実装・接
続が容易に行われる。請求項４ないし請求項６の発明で
は、上記請求項１ないし請求項３の発明における円柱状
の半田バンプによる作用、および基板支持台の作用が、
有効に生かされ、配線基板（マザー基板もしくはマザー
ボード）に対して、信頼性の高い接続・実装を形成し、
安定性などがすぐれた実装回路装置として機能する。
ては、その接合部の半田の高さを一定に、換言すると、
半導体パッケージの基板と実装するマザー基板との間隔
を基板支持台により一定に保持し、半導体パッケージの
荷重による半田バンプの変形など防止ないし回避する。
したがって、半田バンプの変形による隣接する接続部同
士の短絡発生の恐れもなくなり、信頼性の高い実装・接
続が容易に行われる。請求項４ないし請求項６の発明で
は、上記請求項１ないし請求項３の発明における円柱状
の半田バンプによる作用、および基板支持台の作用が、
有効に生かされ、配線基板（マザー基板もしくはマザー
ボード）に対して、信頼性の高い接続・実装を形成し、
安定性などがすぐれた実装回路装置として機能する。
【００１６】
【発明の実施の形態】本発明において、半導体パッケー
ジの基板および配線基板（マザー基板）は、たとえばガ
ラスエポキシ樹脂基板、ポリイミド樹脂基板、アルミナ
基板、窒化アルミニウム基板などであり、その厚さは
0.5〜 0.7mm程度である。ここで、コストおよび加工性
などを考慮した場合、ガラスエポキシ樹脂基板やアルミ
ナ基板が好ましい。
ジの基板および配線基板（マザー基板）は、たとえばガ
ラスエポキシ樹脂基板、ポリイミド樹脂基板、アルミナ
基板、窒化アルミニウム基板などであり、その厚さは
0.5〜 0.7mm程度である。ここで、コストおよび加工性
などを考慮した場合、ガラスエポキシ樹脂基板やアルミ
ナ基板が好ましい。
【００１７】本発明において、前記基板の一主面に搭載
する半導体素子は、たとえばICチップなど、チップ型の
ものであれば特に限定されない。また、基板面に搭載さ
れた半導体素子数は、一般的には１個であるが複数個で
あってもよいし、他の受動素子なども搭載した構成を採
ってもよい。
する半導体素子は、たとえばICチップなど、チップ型の
ものであれば特に限定されない。また、基板面に搭載さ
れた半導体素子数は、一般的には１個であるが複数個で
あってもよいし、他の受動素子なども搭載した構成を採
ってもよい。
【００１８】本発明において、基板の一主面に導出・配
置された外部接続端子面に配置された円柱状の半田バン
プは、たとえば金，銀，ニッケル，アルミニエム，錫，
Pb半田，InSn半田，BiIn半田，BiInSn半田などを素材と
したもので、所要の格子パターン状に貫通孔を設けて成
るマスクを介して、半田を印刷・固化させることによっ
て形成される。ここで、円柱状半田バンプのピッチや配
列、および径や高さは、搭載した半導体素子や半導体パ
ッケージの用途などによって、格子状や千鳥格子状など
任意に設定される。つまり、半導体素子の機能・容量に
対応して、円柱状の半田バンプは、たとえば一主面全体
に亘って、あるいは一主面の周縁領域に導出配置され
る。
置された外部接続端子面に配置された円柱状の半田バン
プは、たとえば金，銀，ニッケル，アルミニエム，錫，
Pb半田，InSn半田，BiIn半田，BiInSn半田などを素材と
したもので、所要の格子パターン状に貫通孔を設けて成
るマスクを介して、半田を印刷・固化させることによっ
て形成される。ここで、円柱状半田バンプのピッチや配
列、および径や高さは、搭載した半導体素子や半導体パ
ッケージの用途などによって、格子状や千鳥格子状など
任意に設定される。つまり、半導体素子の機能・容量に
対応して、円柱状の半田バンプは、たとえば一主面全体
に亘って、あるいは一主面の周縁領域に導出配置され
る。
【００１９】本発明において、基板面もしくは配線基板
面に対する基板支持台の一体的な配置は、たとえば基板
もしくは配線基板の部分的な突出化、ダミー外部接続端
子もしくはダミー導電パッドの形成配置、金属片や絶縁
体片（セラミックや樹脂製）の貼着などが挙げられる。
しかし、いずれの場合も、外部接続端子および半田バン
プに対して電気的に絶縁する形で、かつ基板−配線基板
面間に一定の隙間を形成・保持する高さ、つまり、両基
板間を電気的および機械的に接続する半田バンプが、基
板の荷重で膨出・変形を起こすのを防止できる程度の厚
さもしくは高さ、機械的な強度を呈することが必要であ
る。
面に対する基板支持台の一体的な配置は、たとえば基板
もしくは配線基板の部分的な突出化、ダミー外部接続端
子もしくはダミー導電パッドの形成配置、金属片や絶縁
体片（セラミックや樹脂製）の貼着などが挙げられる。
しかし、いずれの場合も、外部接続端子および半田バン
プに対して電気的に絶縁する形で、かつ基板−配線基板
面間に一定の隙間を形成・保持する高さ、つまり、両基
板間を電気的および機械的に接続する半田バンプが、基
板の荷重で膨出・変形を起こすのを防止できる程度の厚
さもしくは高さ、機械的な強度を呈することが必要であ
る。
【００２０】本発明においては、要すれば、基板にマウ
ントされた半導体素子をモールド樹脂層で被覆・封止す
る。すなわち、半導体素子を外界雰囲気中の水分や不純
物成分などに対して、あるいは機械的に保護するため
に、被覆封止する樹脂のモールド材などで封止しても差
支えない。たとえば、精製処理したエポキシ樹脂に、Na
成分などを精製除去したシリカ粉末などをフィラーとし
て含む封止用のエポキシ樹脂系組成物、あるいはポリス
ルフォン酸樹脂などでモールド樹脂層を形成できる。な
お、このモールド樹脂層の厚さなどは、被覆封止する半
導体素子の厚さや大きさなどによっても異なるが、薄型
・小形化という点から、所要の封止性能を確保できる範
囲で、可及的に薄く設定することが好ましい。
ントされた半導体素子をモールド樹脂層で被覆・封止す
る。すなわち、半導体素子を外界雰囲気中の水分や不純
物成分などに対して、あるいは機械的に保護するため
に、被覆封止する樹脂のモールド材などで封止しても差
支えない。たとえば、精製処理したエポキシ樹脂に、Na
成分などを精製除去したシリカ粉末などをフィラーとし
て含む封止用のエポキシ樹脂系組成物、あるいはポリス
ルフォン酸樹脂などでモールド樹脂層を形成できる。な
お、このモールド樹脂層の厚さなどは、被覆封止する半
導体素子の厚さや大きさなどによっても異なるが、薄型
・小形化という点から、所要の封止性能を確保できる範
囲で、可及的に薄く設定することが好ましい。
【００２１】なお、半導体パッケージの形態は、 TAB(T
ape Autmated Bounding)タイプ、フェースダウンタイプ
などであってもよい。
ape Autmated Bounding)タイプ、フェースダウンタイプ
などであってもよい。
【００２２】次に、図１ (a)， (b)〜図４ (a)， (b)を
参照して具体例を説明する。
参照して具体例を説明する。
【００２３】図１ (a)は、第１の実施例に係る半導体パ
ッケージの要部構成を示す平面図、また、図１ (b)は、
図１ (a)の A-A線に沿った断面図である。図１ (a)，
(b)において、９は一主面に接続端子（図示省略）が設
けられた12×12mm角のアルミナ基板、10は前記アルミナ
基板９の外部接続端子9aに対応させ電気的に接続し搭載
された半導体素子である。ここで、半導体素子10は、た
とえばICチップで、マウント剤11を介してアルミナ基板
９面の所定位置に固定され、基板９の接続パッドに対し
てボンディングワイヤ12で接続されている。
ッケージの要部構成を示す平面図、また、図１ (b)は、
図１ (a)の A-A線に沿った断面図である。図１ (a)，
(b)において、９は一主面に接続端子（図示省略）が設
けられた12×12mm角のアルミナ基板、10は前記アルミナ
基板９の外部接続端子9aに対応させ電気的に接続し搭載
された半導体素子である。ここで、半導体素子10は、た
とえばICチップで、マウント剤11を介してアルミナ基板
９面の所定位置に固定され、基板９の接続パッドに対し
てボンディングワイヤ12で接続されている。
【００２４】さらに、13は前記半導体素子10を含むアル
ミナ基板９の面をモールド封止するモールド樹脂層、14
は前記外部接続端子9a面に配置された直径0.05〜 0.8mm
の円柱状半田バンプ、15は前記円柱状半田バンプ14およ
び外部接続端子9aに対して絶縁離隔して、外部接続端子
9aの導出面側に一体的に配置されたアルミナ基板９の支
持台である。ここで、アルミナ基板９の支持台15は銅な
どの金属製やポリイミド樹脂などの樹脂製で、その厚さ
は円柱状半田バンプ14の高さよりも0.15mm程度低く設定
されている。なお、円柱状半田バンプ14は、所定位置に
貫通孔を穿設して成るマスクを使用し、半田ペーストを
印刷した後、乾燥して設けた。
ミナ基板９の面をモールド封止するモールド樹脂層、14
は前記外部接続端子9a面に配置された直径0.05〜 0.8mm
の円柱状半田バンプ、15は前記円柱状半田バンプ14およ
び外部接続端子9aに対して絶縁離隔して、外部接続端子
9aの導出面側に一体的に配置されたアルミナ基板９の支
持台である。ここで、アルミナ基板９の支持台15は銅な
どの金属製やポリイミド樹脂などの樹脂製で、その厚さ
は円柱状半田バンプ14の高さよりも0.15mm程度低く設定
されている。なお、円柱状半田バンプ14は、所定位置に
貫通孔を穿設して成るマスクを使用し、半田ペーストを
印刷した後、乾燥して設けた。
【００２５】上記半導体パッケージ16を、図２ (a)に断
面的に示すごとく、マザー基板（配線基板）17の導電パ
ッド 17aを形成した面に位置合わせ・配置した後、前記
円柱状半田バンプ14のリフロー処理を行った。すなわ
ち、半導体パッケージ16の外部接続端子9aとマザー基板
17の導電パッド 17aとを、円柱状半田バンプ14を介して
接続・実装を行って実装回路装置を構成した。このマザ
ー基板17に対する半導体パッケージ16の実装・接合工程
において、図２ (b)に断面的に示すごとく、半導体パッ
ケージ16の自重（荷重）は、マザー基板17面との間に介
在する支持台15によって支えられるため、円柱状半田バ
ンプ14の変形もしくは沈み込みも抑制・防止され、隣接
する円柱状半田バンプ14同士の短絡発生も認められなか
った。すなわち、隣接する接続部同士の短絡発生もな
く、また、各接続部とも、確実な接合を形成しており、
電気的および機械的に信頼性の高い実装・接続を呈する
実装回路装置として機能するものであった。
面的に示すごとく、マザー基板（配線基板）17の導電パ
ッド 17aを形成した面に位置合わせ・配置した後、前記
円柱状半田バンプ14のリフロー処理を行った。すなわ
ち、半導体パッケージ16の外部接続端子9aとマザー基板
17の導電パッド 17aとを、円柱状半田バンプ14を介して
接続・実装を行って実装回路装置を構成した。このマザ
ー基板17に対する半導体パッケージ16の実装・接合工程
において、図２ (b)に断面的に示すごとく、半導体パッ
ケージ16の自重（荷重）は、マザー基板17面との間に介
在する支持台15によって支えられるため、円柱状半田バ
ンプ14の変形もしくは沈み込みも抑制・防止され、隣接
する円柱状半田バンプ14同士の短絡発生も認められなか
った。すなわち、隣接する接続部同士の短絡発生もな
く、また、各接続部とも、確実な接合を形成しており、
電気的および機械的に信頼性の高い実装・接続を呈する
実装回路装置として機能するものであった。
【００２６】上記では、半導体パッケージ16の外部接続
端子9aを導出・配置した領域の中央部に支持台15を一体
的に配置した構成を例示したが、図３ (a)に第２の実施
例に係る半導体パッケージ16の要部構成を平面的に、ま
た、図３ (b)に図３ (a)の A-A線に沿って断面的に示し
たような構成を採ってもよい。すなわち、一定のピッチ
で全面に亘って円柱状半田バンプ14を配置する一方、こ
れらとは絶縁離隔して四隅に、支持台15′を設置した構
成としてもよい。
端子9aを導出・配置した領域の中央部に支持台15を一体
的に配置した構成を例示したが、図３ (a)に第２の実施
例に係る半導体パッケージ16の要部構成を平面的に、ま
た、図３ (b)に図３ (a)の A-A線に沿って断面的に示し
たような構成を採ってもよい。すなわち、一定のピッチ
で全面に亘って円柱状半田バンプ14を配置する一方、こ
れらとは絶縁離隔して四隅に、支持台15′を設置した構
成としてもよい。
【００２７】あるいは、図４ (a)に第３の実施例に係る
半導体パッケージ16の要部構成を平面的に、また、図４
(b)に図４ (a)の A-A線に沿って断面的に示したような
構成を採ってもよい。すなわち、一定のピッチでほぼ全
面に亘って円柱状半田バンプ14を配置する一方、これら
とは絶縁離隔して円柱状半田バンプ14と同一ピッチで、
四隅に支持台15″を設置した構成としてもよい。
半導体パッケージ16の要部構成を平面的に、また、図４
(b)に図４ (a)の A-A線に沿って断面的に示したような
構成を採ってもよい。すなわち、一定のピッチでほぼ全
面に亘って円柱状半田バンプ14を配置する一方、これら
とは絶縁離隔して円柱状半田バンプ14と同一ピッチで、
四隅に支持台15″を設置した構成としてもよい。
【００２８】なお、第２の構成例および第３の構成例と
も、前記第１図 (a)， (b)に図示した場合と、その構成
は基本的に同様なので、同一部分を同一符号で表示し、
詳細な説明を省略する。また、これらの半導体パッケー
ジ16を、上記第１の構成の場合と同様に、マザー基板17
に実装・接続して実装回路装置を構成したときも、前記
支持台15′，15″によって半導体パッケージ16の自重が
支えられ、円柱状半田バンプ14の変形もしくは沈み込み
も抑制・防止され、隣接する円柱状半田バンプ14同士の
短絡発生も認められなかった。そして、前記実装・接続
は信頼性も高く、電気的および機械的に安定性のすぐれ
た実装回路装置であった。
も、前記第１図 (a)， (b)に図示した場合と、その構成
は基本的に同様なので、同一部分を同一符号で表示し、
詳細な説明を省略する。また、これらの半導体パッケー
ジ16を、上記第１の構成の場合と同様に、マザー基板17
に実装・接続して実装回路装置を構成したときも、前記
支持台15′，15″によって半導体パッケージ16の自重が
支えられ、円柱状半田バンプ14の変形もしくは沈み込み
も抑制・防止され、隣接する円柱状半田バンプ14同士の
短絡発生も認められなかった。そして、前記実装・接続
は信頼性も高く、電気的および機械的に安定性のすぐれ
た実装回路装置であった。
【００２９】本発明は、上記例示に限定されるものでな
く、発明の趣旨を逸脱しない範囲でいろいろの変形を採
り得る。半導体素子を搭載する基板は、アルミナ製基板
の代りに、たとえばガラスエポキシ樹脂基板やポリイミ
ド樹脂基板を用いてもよいし、また、基板支持台を基板
に一体的に配置する代りに、配線基板（マザー基板）面
に一体的に配置した構成を採っても、同様の作用効果が
得られる。
く、発明の趣旨を逸脱しない範囲でいろいろの変形を採
り得る。半導体素子を搭載する基板は、アルミナ製基板
の代りに、たとえばガラスエポキシ樹脂基板やポリイミ
ド樹脂基板を用いてもよいし、また、基板支持台を基板
に一体的に配置する代りに、配線基板（マザー基板）面
に一体的に配置した構成を採っても、同様の作用効果が
得られる。
【００３０】
【発明の効果】請求項１ないし請求項３の発明によれ
ば、外部接続端子面上の半田バンプを円柱状としたこと
に伴って、隣接する半田バンプ間の短絡発生などが容易
に抑制・回避されるとともに、狭ピッチ化および小形化
が図られる。また、半田バンプによる接合・接続に当た
っては、半導体パッケージの自重・荷重による半田バン
プの変形や沈み込みなどが、基板支持台によって容易に
防止ないし回避される。つまり、半田バンプの変形によ
る隣接する接続部同士の短絡発生の恐れもなくなり、信
頼性の高い実装・接続が容易に行うことのできる半導体
パッケージを提供できる。
ば、外部接続端子面上の半田バンプを円柱状としたこと
に伴って、隣接する半田バンプ間の短絡発生などが容易
に抑制・回避されるとともに、狭ピッチ化および小形化
が図られる。また、半田バンプによる接合・接続に当た
っては、半導体パッケージの自重・荷重による半田バン
プの変形や沈み込みなどが、基板支持台によって容易に
防止ないし回避される。つまり、半田バンプの変形によ
る隣接する接続部同士の短絡発生の恐れもなくなり、信
頼性の高い実装・接続が容易に行うことのできる半導体
パッケージを提供できる。
【００３１】請求項４ないし請求項６の発明によれば、
配線基板に対して、信頼性の高い接続・実装を形成し
て、安定した機能を奏する実装回路装置を歩留まりよく
提供することができる。
配線基板に対して、信頼性の高い接続・実装を形成し
て、安定した機能を奏する実装回路装置を歩留まりよく
提供することができる。
【図１】本発明に係る第１の半導体パッケージの要部構
成例を示すもので、 (a)は平面図、 (b)は断面図。
成例を示すもので、 (a)は平面図、 (b)は断面図。
【図２】本発明に係る第１の半導体パッケージを配線基
板に実装・接合するときの状態を示すもので、 (a)は位
置合わせ時の断面図、 (b)は実装・接合後の断面図。
板に実装・接合するときの状態を示すもので、 (a)は位
置合わせ時の断面図、 (b)は実装・接合後の断面図。
【図３】本発明に係る第２の半導体パッケージの要部構
成例を示すもので、 (a)は平面図、 (b)は断面図。
成例を示すもので、 (a)は平面図、 (b)は断面図。
【図４】本発明に係る第３の半導体パッケージの要部構
成例を示すもので、 (a)は平面図、 (b)は断面図。
成例を示すもので、 (a)は平面図、 (b)は断面図。
【図５】従来の半導体パッケージの要部構成例を示すも
ので、 (a)は平面図、 (b)は断面図。
ので、 (a)は平面図、 (b)は断面図。
【図６】従来の半導体パッケージを配線基板に実装・接
合するときの状態を示すもので、 (a)は位置合わせ時の
断面図、 (b)は実装・接合後の断面図。
合するときの状態を示すもので、 (a)は位置合わせ時の
断面図、 (b)は実装・接合後の断面図。
９……基板 9a……外部接続端子 9b……接続パッド 10……半導体素子 11……マウント剤 12……ボンディングワイヤ 13……モールド樹脂層 14……円柱状の半田バンプ 15……基板支持台 16……半導体パッケージ 17……配線基板（マザー基板）
Claims (6)
- 【請求項１】 一主面に外部接続端子が設けられた基板
と、 前記外部接続端子面に突設させた円柱状の半田バンプ
と、 前記基板の他主面に搭載され、かつ前記外部接続端子に
対応させて電気的に接続した半導体素子と、 前記基板の外部接続端子および半田バンプとは絶縁隔離
して同一面に一体的に配置され、かつ半田バンプによる
接続部の高さを一定に保持する基板支持台とを備えてい
ることを特徴とする半導体パッケージ。 - 【請求項２】 基板支持台が、中央部に配置されている
ことを特徴とする請求項１記載の半導体パッケージ。 - 【請求項３】 基板支持台が、互いに隔離して複数か所
に配置されていることを特徴とする請求項１記載の半導
体パッケージ。 - 【請求項４】 一主面に外部接続端子が設けられた基
板、この外部接続端子面に突設させた円柱状の半田バン
プ、基板の他主面に搭載され、かつ外部接続端子に対応
させて電気的に接続した半導体素子、および基板の外部
接続端子ならびに半田バンプとは絶縁隔離して同一面に
一体的に配置され、半田バンプによる接続部の高さを一
定に保持する基板支持台とを備えている半導体パッケー
ジと、 一主面に所要の導電パッドを有し、この導電パッドに前
記半導体パッケージの外部接続端子上の半田バンプ介し
て接合・実装した配線基板とを有することを特徴とする
実装回路装置。 - 【請求項５】 一主面に外部接続端子が設けられた基
板、外部接続端子面に突設させた円柱状の半田バンプ、
および基板の他主面に搭載され、かつ外部接続端子に対
応させて電気的に接続した半導体素子を備えている半導
体パッケージと、 一主面に所要の導電パッドを有し、
かつ導電パッドとは絶縁隔離して一体的に配置されて半
田バンプによる接続部の高さを一定に保持する基板支持
台、および導電パッドに前記半導体パッケージの半田バ
ンプを対応させて接合・実装した配線基板とを有するこ
とを特徴とする実装回路装置。 - 【請求項６】 一主面に外部接続端子が設けられた基
板、この外部接続端子面に突設させた円柱状の半田バン
プ、基板の他主面に搭載され、かつ外部接続端子に対応
させて電気的に接続した半導体素子、および基板の外部
接続端子ならびに半田バンプとは絶縁隔離して同一面に
一体的に配置されて半田バンプによる接続部の高さを一
定に保持する基板支持台とを備えている半導体パッケー
ジと、 一主面に所要の導電パッドを有し、かつ導電パッドとは
絶縁隔離して一体的に配置されて半田バンプによる接続
部の高さを一定に保持する基板支持台、および導電パッ
ドに前記半導体パッケージの半田パッドを対応させて接
合・実装した配線基板とを有することを特徴とする実装
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8318222A JPH10163365A (ja) | 1996-11-28 | 1996-11-28 | 半導体パッケージおよび実装回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8318222A JPH10163365A (ja) | 1996-11-28 | 1996-11-28 | 半導体パッケージおよび実装回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163365A true JPH10163365A (ja) | 1998-06-19 |
Family
ID=18096802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8318222A Withdrawn JPH10163365A (ja) | 1996-11-28 | 1996-11-28 | 半導体パッケージおよび実装回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163365A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7790266B2 (en) | 2000-11-09 | 2010-09-07 | Reflexite Corporation | Reboundable optical structure |
| US20130242516A1 (en) * | 2010-10-01 | 2013-09-19 | Meiko Electronics Co., Ltd. | Method of Manufacturing Component-Embedded Substrate, and Component-Embedded Substrate Manufactured Using the Method |
-
1996
- 1996-11-28 JP JP8318222A patent/JPH10163365A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7790266B2 (en) | 2000-11-09 | 2010-09-07 | Reflexite Corporation | Reboundable optical structure |
| US20130242516A1 (en) * | 2010-10-01 | 2013-09-19 | Meiko Electronics Co., Ltd. | Method of Manufacturing Component-Embedded Substrate, and Component-Embedded Substrate Manufactured Using the Method |
| US9320185B2 (en) * | 2010-10-01 | 2016-04-19 | Meiko Electronics Co., Ltd. | Method of manufacturing a component-embedded substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9613922B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7166495B2 (en) | Method of fabricating a multi-die semiconductor package assembly | |
| JP3383398B2 (ja) | 半導体パッケージ | |
| US20020096785A1 (en) | Semiconductor device having stacked multi chip module structure | |
| JPH10163386A (ja) | 半導体装置、半導体パッケージおよび実装回路装置 | |
| US6373125B1 (en) | Chip scale package with direct attachment of chip to lead frame | |
| US20090102029A1 (en) | Semiconductor Device | |
| JP2812238B2 (ja) | 金属バンプを有するｌｓｉパッケージの実装方法 | |
| JPH0855875A (ja) | 半導体装置 | |
| JPH10163365A (ja) | 半導体パッケージおよび実装回路装置 | |
| JP2001185585A (ja) | 半導体装置およびその製造方法 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JP3320699B2 (ja) | 半導体装置、および半導体装置の実装体 | |
| JPH10233465A (ja) | 半導体装置および実装回路装置 | |
| JP3063733B2 (ja) | 半導体パッケージ | |
| JP3795544B2 (ja) | 半導体パッケージ | |
| KR100370851B1 (ko) | 반도체패키지 | |
| JP3462465B2 (ja) | 半導体パッケージの実装構造 | |
| JPH11154718A (ja) | 半導体装置 | |
| JP2005072211A (ja) | 電子部品とその製造方法及び電子装置 | |
| JP2000068399A (ja) | 半導体装置 | |
| JPH10303243A (ja) | 半導体装置および実装回路装置 | |
| JPH11224914A (ja) | 半導体接続用基板 | |
| JPH10247666A (ja) | 半導体装置 | |
| JPH05235100A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040203 |