JPH06104311A - フリップチップおよびフリップチップの封止方法 - Google Patents

フリップチップおよびフリップチップの封止方法

Info

Publication number
JPH06104311A
JPH06104311A JP25025192A JP25025192A JPH06104311A JP H06104311 A JPH06104311 A JP H06104311A JP 25025192 A JP25025192 A JP 25025192A JP 25025192 A JP25025192 A JP 25025192A JP H06104311 A JPH06104311 A JP H06104311A
Authority
JP
Japan
Prior art keywords
flip chip
chip
resin sheet
bump
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25025192A
Other languages
English (en)
Inventor
Yasushi Kobayashi
泰 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25025192A priority Critical patent/JPH06104311A/ja
Publication of JPH06104311A publication Critical patent/JPH06104311A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Abstract

(57)【要約】 【目的】 本発明は、フリップチップとフリップチ
ップの封止方法に関し、フリップチップと回路基板との
対向間に気泡がないように封止すること。 【構成】 ICチップ12のバンプ14の形成され
た面に該バンプに対応した孔11の形成された封止用の
樹脂シート10の取り付けられたこと。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、フリップチップおよび
フリップチップの封止方法に関する。ICチップなどの
半導体装置集積回路でフリップチップに形成されたもの
は、バンプを回路基板の導体パターンと接合して接続す
ることにより、直接回路基板に実装させる。この接合箇
所を空気と触れないようにし、アルミニユウム電極部分
などが水分その他の物質などと反応して変質、腐食され
るのを防止するために保護するこことが必要である。
【0002】
【従来の技術】フリップチップの側面図を図3の図
(a)に示す。平面視方形のICチップ1の下面のAl
電極パッド2上に、Auまたは半田などのバンプ3をめ
っきで形成したものである。ICチップ1の高さH1
約400μm、バンプ3の高さh1は約50μmで直径
は約φ50μmである。この電極パッド2とバンプ3は
周囲に複数箇所設けられている。
【0003】図3の図(b)に示されるように、セラミ
ックなどからなる回路基板5の面上に回路パターンが形
成され、フリップチップを搭載実装する箇所に接続のた
めの導体パターン6がフリップチップのバンプ3と対応
して設けられる。
【0004】フリップチップ1のバンプ3を回路基板5
の導体パターン6に一致するように位置合わせさせて搭
載し、Auバンプを例にすると350°Cで、1バンプ
当たり50〜100grの圧力を加えて1〜3分間維持
させると、バンプ3は球形に変形されて導体パターン6
に接合され、バンプの高さh2 は約35μmに圧縮され
る。
【0005】
【発明が解決しようとする課題】バンプ3と導体パター
ン6の接合箇所を空気から遮断するために図3の図
(c)に示すように、デイスペンサのノズル7から液状
の被覆用樹脂8を供給し、回路基板5とフリップチップ
1の対向間に流し込もうとするが、隙間が約35μmし
かないために内部迄流れ込まず、中央部に空気9が残り
閉じ込められる。
【0006】このように閉じ込められた空気9がある
と、長い時間の経過によって空気9中の水分が電極パッ
ド2などに侵入付着するおそれがあり、品質上信頼性に
問題が生じることがある。
【0007】本発明は、上記のような問題点を解消して
フリップチップの取り扱い性が良好で、しかも封止が確
実な品質信頼性の高いフリップチップの封止方法の提供
を発明の課題とするものである。
【0008】
【課題を解決するための手段】上記課題を解決するため
の本発明手段の構成要旨とするところは、第1の発明に
よると、ICチップのバンプの形成された面に該バンプ
に対応した孔の形成された封止用の樹脂シートの取り付
けられたフリップチップである。
【0009】第2の発明によると、ICチップのバンプ
の形成された面に該バンプに対応した孔の形成された封
止用の樹脂シートの取り付けられたフリップチップを回
路基板の導体パターン上に配置しバンプを導体パターン
と加熱ならびに加圧して接合した後上記樹脂シートを加
熱させる工程を設けて該樹脂シートによりフリップチッ
プと回路基板間を樹脂封止するようにしたフリップチッ
プの封止方法である。
【0010】
【作用】上記第1の発明によれば、ICチップのバンプ
の形成された面に封止用の樹脂シートを取り付けたフリ
ップチップとしたことにより、回路基板に実装する要求
に即座に応じることが可能であり、このような状態で保
管管理することは取り扱い上バンプ面が樹脂シートによ
って保護された形となるから、安全上好ましいものであ
る。
【0011】第2の発明によれば、ICチップのバンプ
の形成された面に封止用の樹脂シートの取り付けられた
フリップチップを、回路基板に搭載してバンプを導体パ
ターンに接合した後、樹脂シートを加熱封止することで
空気の存在しない確実な封止が得られる。
【0012】
【実施例】以下本発明のフリップチップおよびその封止
方法について図を参照しながら具体的実施例で詳細に説
明する。
【0013】図1は本発明のフリップチップの製造方法
を説明する図であり、図(a)に樹脂シートを斜視図に
示す。図(a)によれば加熱硬化形で未硬化のエポキシ
系樹脂材の樹脂シート10で、ICチップの一辺よりも
約20%程度大きな辺を有する平面視方形に形成され、
ICチップのバンプに対応した位置に、バンプの径より
も僅かに大きな孔11が開けられている。厚さt1 は4
0μm程度である。
【0014】図1の図(b)は本発明のフリップチップ
の側面図が示される。平面視方形のICチップ12の上
面のAl電極パッド13上に、Auまたは半田などのバ
ンプ14をめっきで形成する。ICチップの高さH2
約400μm、バンプ14の高さh3 は50μmで直径
は約φ50μmである。この電極パッド13とバンプ1
4は周囲に複数箇所設けられている。
【0015】図(b)に示されるようにICチップ12
のバンプ14の形成されている面に図(a)の樹脂シー
ト10を配置し、150°Cの温度で10分間程度加熱
して樹脂シート10をICチップ12に取り付ける。こ
の時樹脂シート10を圧縮して35μm程度の厚さt2
とする。これによってバンプ14の周囲の空隙を埋めて
無くす。この取り付け過程では樹脂シート10はまだ未
硬化の状態である。
【0016】このようにして本発明のフリップチップ1
5が形成される。このような状態で保管管理することは
取り扱い上バンプ面がシートによって保護された形とな
るから、安全上好ましいものである。また、回路基板に
実装する要求に即座に応じることが可能である。
【0017】本発明のフリップチップの封止方法につい
て図2を参照して説明する。図(a)に示されるよう
に、セラミックなどからなる回路基板20の面に回路パ
ターンが形成され、フリップチップを搭載実装する箇所
に接続のための導体パターン21がフリップチップのバ
ンプ14と対応して設けられる。
【0018】図1で説明のフリップチップ15を、回路
基板20の導体パターン21に一致するように位置合わ
せさせて搭載し、Auバンプを例にすると350°C
で、1バンプ当たり50〜100grの圧力を加えて1
〜3分間維持させると、バンプ14は球形に変形されて
導体パターン21に接合される。このバンプ14は高さ
4 が約35μmに圧縮され樹脂シート10の厚さと同
等となる。
【0019】ついで、150°Cの雰囲気中で10時間
程度加熱状態に維持することにより、樹脂シート10は
軟化しながら硬化される。この過程では確実にICチッ
プ面と回路基板の面の双方に接着してこれらの面間を封
止するので確実な封止が得られる。勿論従来のような空
気の存在は無い。
【0020】樹脂シートはエポキシ樹脂に限らず他の同
様な合成樹脂を適用し得るものである。
【0021】
【発明の効果】以上詳細に述べたように本発明のフリッ
プチップによれば、ICチップのバンプの形成された面
に封止用の樹脂シートを取り付けたことにより、このよ
うな状態で保管管理することは取り扱い上バンプ面がシ
ートによって保護された形となるから、安全上好まし
く、しかも回路基板に実装する要求に即座に応じること
が可能である。
【0022】本発明の封止方法によれば、フリップチッ
プのバンプの形成された面に封止用の樹脂シートを取り
付けられたフリップチップを、回路基板に搭載してバン
プを導体パターンに接合した後、樹脂シートを加熱封止
することで空気の存在しない確実で密な封止が得られ
る。
【0023】以上のように本発明によれば、産業上きわ
めて顕著な効果が得られ、その貢献するところは著しい
ものである。
【図面の簡単な説明】
【図1】本発明のフリップチップの製造方法
【図2】本発明のフリップチップの封止方法
【図3】従来のフリップチップの封止方法
【符号の説明】
10 樹脂シート 11 孔 12 ICチップ 13 電極パッド 14 バンプ 15 フリップチップ 20 回路基板 21 導体パターン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ICチップ(12)のバンプ(14)の
    形成された面に該バンプに対応した孔(11)の形成さ
    れた封止用の樹脂シート(10)の取り付けられたこと
    を特徴とするフリップチップ。
  2. 【請求項2】 ICチップ(12)のバンプ(14)の
    形成された面に該バンプに対応した孔(11)の形成さ
    れた封止用の樹脂シート(10)の取り付けられたフリ
    ップチップ(15)を回路基板(20)の導体パターン
    (21)上に配置しバンプ(14)を導体パターン(2
    1)と加熱ならびに加圧して接合した後上記樹脂シート
    (10)を加熱させる工程を設けて該樹脂シート(1
    0)によりフリップチップ(15)と回路基板(20)
    間を樹脂封止するようにしたことを特徴とするフリップ
    チップの封止方法。
JP25025192A 1992-09-18 1992-09-18 フリップチップおよびフリップチップの封止方法 Withdrawn JPH06104311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25025192A JPH06104311A (ja) 1992-09-18 1992-09-18 フリップチップおよびフリップチップの封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25025192A JPH06104311A (ja) 1992-09-18 1992-09-18 フリップチップおよびフリップチップの封止方法

Publications (1)

Publication Number Publication Date
JPH06104311A true JPH06104311A (ja) 1994-04-15

Family

ID=17205100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25025192A Withdrawn JPH06104311A (ja) 1992-09-18 1992-09-18 フリップチップおよびフリップチップの封止方法

Country Status (1)

Country Link
JP (1) JPH06104311A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620649B2 (en) 2001-04-24 2003-09-16 Oki Electric Industry Co., Ltd. Method for selectively providing adhesive on a semiconductor device
KR100718172B1 (ko) * 2001-11-16 2007-05-15 후지쯔 가부시끼가이샤 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법
JP2009123702A (ja) * 2007-11-14 2009-06-04 Hon Hai Precision Industry Co Ltd 電気コネクタ組立体
JP2011077195A (ja) * 2009-09-29 2011-04-14 Dainippon Printing Co Ltd 部品実装基板、部品実装基板の製造方法
JP2015056467A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置の製造方法、半導体製造装置、および樹脂封止用シート状樹脂

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620649B2 (en) 2001-04-24 2003-09-16 Oki Electric Industry Co., Ltd. Method for selectively providing adhesive on a semiconductor device
KR100718172B1 (ko) * 2001-11-16 2007-05-15 후지쯔 가부시끼가이샤 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법
JP2009123702A (ja) * 2007-11-14 2009-06-04 Hon Hai Precision Industry Co Ltd 電気コネクタ組立体
JP2011077195A (ja) * 2009-09-29 2011-04-14 Dainippon Printing Co Ltd 部品実装基板、部品実装基板の製造方法
JP2015056467A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置の製造方法、半導体製造装置、および樹脂封止用シート状樹脂

Similar Documents

Publication Publication Date Title
US7598121B2 (en) Method of manufacturing a semiconductor device
US5895229A (en) Microelectronic package including a polymer encapsulated die, and method for forming same
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JP2003007902A (ja) 電子部品の実装基板及び実装構造
JP2943764B2 (ja) フリップチップ実装型半導体素子の樹脂封止構造
US6696319B2 (en) Method of attaching semiconductor devices on a switching device and such an attached device
JPH06104311A (ja) フリップチップおよびフリップチップの封止方法
JP3565092B2 (ja) 半導体装置の製造方法
JP2570468B2 (ja) Lsiモジュールの製造方法
US6475829B2 (en) Semiconductor device and manufacturing method thereof
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP2555994B2 (ja) フリップチップ実装方法
JP3391123B2 (ja) センサ装置のパッケージ方法
JP4200090B2 (ja) 半導体装置の製造方法
JPH07326710A (ja) 半導体実装構造
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP3006957B2 (ja) 半導体装置の実装体
JPH1197569A (ja) 半導体パッケージ
JPH0367337B2 (ja)
JP3431316B2 (ja) 半導体装置の製造方法及び半導体チツプの実装方法
JP3704229B2 (ja) 半導体装置の製造方法および装置
JP2001085471A (ja) 電子部品の実装方法
JP2001332584A (ja) 半導体装置、その製造方法、基板及び半導体チップ
JPH11274235A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130