JP4363324B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP4363324B2 JP4363324B2 JP2004370809A JP2004370809A JP4363324B2 JP 4363324 B2 JP4363324 B2 JP 4363324B2 JP 2004370809 A JP2004370809 A JP 2004370809A JP 2004370809 A JP2004370809 A JP 2004370809A JP 4363324 B2 JP4363324 B2 JP 4363324B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive plate
- solder layer
- semiconductor element
- electrode
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
表面側はんだ層や裏面側はんだ層の疲労破断を抑制するために、表面側導電板と裏面側導電板の間に形成される空間に樹脂を充填して補強した半導体モジュールが知られている。樹脂を充填して補強すると、表面側はんだ層や裏面側はんだ層に生じる応力集中が緩和され、表面側はんだ層や裏面側はんだ層が疲労破断するのを抑制することができる。
特許文献1には、液状樹脂を充填する前に、表面側導電板と裏面側導電板の内面に、硬化樹脂との接着力を強くするためのコーティング層を形成する技術が記載されている。
本発明は、その問題を解決するためになされたものであり、空間に樹脂を充填して補強する効果が確実に得られるようにして、表面側はんだ層や裏面側はんだ層が疲労破断するのをより効果的に抑制することができる技術を提供する。
また、本発明の半導体モジュールは、以下のように構成されていてもよい。この半導体モジュールは、半導体素子と、表面側電極板と、裏面側電極板と、硬化樹脂と、ポリイミド樹脂層と、弾性材層を備えている。半導体素子の表面には表面側電極が形成されている。半導体素子の裏面には、裏面側電極が形成されている。表面側導電板は、表面側電極が表面側はんだ層によって固定されているとともに、表面側はんだ層よりも外方に延びている。裏面側導電板は、裏面側電極が裏面側はんだ層によって固定されているとともに、裏面側はんだ層よりも外方に延びている。硬化樹脂とポリイミド樹脂層と弾性材層は、表面側導電板と裏面側導電板の間に形成されている。表面側導電板の内面に、残余の範囲よりも半導体素子側に接近する段差形状が形成されており、その段差形状の端面に表面側電極が固定されている。ポリイミド樹脂層は、段差形状の側面、並びに、表面側はんだ層、半導体素子、裏面側はんだ層、及び、裏面側導電板の表面に形成されている。硬化樹脂は、ポリイミド樹脂層に密着している。弾性材層は、硬化樹脂と表面側導電板の前記残余の範囲における内面の間に形成されている。
また、本発明の半導体モジュールは、以下のように構成されていてもよい。この半導体モジュールは、半導体素子と、表面側電極板と、裏面側電極板と、硬化樹脂を備えている。半導体素子の表面には表面側電極が形成されている。半導体素子の裏面には、裏面側電極が形成されている。表面側導電板は、表面側電極が表面側はんだ層によって固定されているとともに、表面側はんだ層よりも外方に延びている。裏面側導電板は、裏面側電極が裏面側はんだ層によって固定されているとともに、裏面側はんだ層よりも外方に延びている。硬化樹脂は、表面側導電板と裏面側導電板の間に形成されている。表面側導電板の内面に、残余の範囲よりも半導体素子側に接近する段差形状が形成されており、その段差形状の端面に表面側電極が固定されている。裏面側導電板の内面の一部に凹凸形状が形成されており、凹凸形状が形成されていない範囲における裏面側導電板の内面に裏面側電極が固定されている。硬化樹脂が、段差形状の側面、並びに、表面側はんだ層、半導体素子、裏面側はんだ層、及び、裏面側導電板の表面に密着しており、表面側導電板の前記残余の範囲における内面から剥離している。
また、本発明の半導体モジュールは、以下のように構成されていてもよい。この半導体モジュールは、半導体素子と、表面側電極板と、裏面側電極板と、第1硬化樹脂と、第2硬化樹脂を備えている。半導体素子の表面には表面側電極が形成されている。半導体素子の裏面には、裏面側電極が形成されている。表面側導電板は、表面側電極が表面側はんだ層によって固定されているとともに、表面側はんだ層よりも外方に延びている。裏面側導電板は、裏面側電極が裏面側はんだ層によって固定されているとともに、裏面側はんだ層よりも外方に延びている。第1硬化樹脂と第2硬化樹脂は、表面側導電板と裏面側導電板の間に形成されている。表面側導電板の内面に、残余の範囲よりも半導体素子側に接近する段差形状が形成されており、その段差形状の端面に表面側電極が固定されている。第1硬化樹脂は、段差形状の側面、並びに、表面側はんだ層、半導体素子、裏面側はんだ層、及び、裏面側導電板の表面に密着している。第2硬化樹脂は、表面側導電板の前記残余の範囲における内面、及び、段差形状の側面に密着している。第1硬化樹脂は第2硬化樹脂から剥離している。
上記の何れの半導体モジュールにおいても、樹脂の収縮を許容する部位が設けられており、樹脂が収縮したときに、表面側はんだ層や裏面側はんだ層が疲労破断してしまうのが抑制される。
すなわち、発明では、導電板の内面と硬化樹脂の接着力を向上させてそれらが剥離しないようにするのではなく、硬化樹脂の収縮を許容する部位を設けるという発想の転換によって、表面側はんだ層や裏面側はんだ層が疲労破断してしまうのを抑制することに成功した。
ここで、「表面/裏面」は相対的な位置関係を意味しており、半導体モジュールの表面/裏面と必ずしも一致しない。
第1の製造方法は、表面側電極と裏面側電極を備えている半導体素子と、内面に残余の範囲よりも突出する段差形状が形成されている表面側導電板と、裏面側導電板を用いて半導体モジュールを製造する。この製造方法は、表面側電極板の段差形状の端面を半導体素子の表面側電極にはんだ付けするとともに、裏面側導体板を半導体素子の裏面側電極にはんだ付けする工程と、ポリイミド樹脂層を、表面側導電板の前記残余の範囲における内面に形成することなく、段差形状の側面、並びに、表面側はんだ層、半導体素子、裏面側はんだ層、及び、裏面側導電板の表面に形成する工程と、ポリイミド樹脂層と裏面側導電板の間に樹脂を充填する工程と、充填した樹脂を硬化させて、熱収縮により、樹脂を表面側導電板の前記残余の範囲における内面から剥離させる工程を有している。
第2の製造方法は、表面側電極と裏面側電極を備えている半導体素子と、内面に残余の範囲よりも突出する段差形状が形成されている表面側導電板と、裏面側導電板を用いて半導体モジュールを製造する。この製造方法は、表面側電極板の段差形状の端面を半導体素子の表面側電極にはんだ付けするとともに、裏面側導体板を半導体素子の裏面側電極にはんだ付けする工程と、表面側導電板の前記残余の範囲における内面に弾性材の層を形成する工程と、弾性材の層と裏面側電極板の間に樹脂を充填する工程と、充填した樹脂を硬化させる工程を有している。
第3の製造方法は、表面側電極と裏面側電極を備えている半導体素子と、内面に残余の範囲よりも突出する段差形状が形成されている表面側導電板と、内面の一部に凹凸形状が形成されている裏面側導電板を用いて半導体モジュールを製造する。この製造方法は、表面側電極板の段差形状の端面を半導体素子の表面側電極にはんだ付けするとともに、凹凸形状が形成されていない範囲における裏面側導電板の内面を半導体素子の裏面側電極にはんだ付けする工程と、表面側電極板と裏面側電極板の間に樹脂を充填する工程と、充填した樹脂を硬化させて、熱収縮により、樹脂を表面側導電板の前記残余の範囲における内面から剥離させる工程を有している。
第4の製造方法は、表面側電極と裏面側電極を備えている半導体素子と、内面に残余の範囲よりも突出する段差形状が形成されている表面側導電板と、裏面側導電板を用いて半導体モジュールを製造する。この製造方法は、表面側電極板の段差形状の端面を半導体素子の表面側電極にはんだ付けするとともに、裏面側導体板を半導体素子の裏面側電極にはんだ付けする工程と、段差形状の側面、並びに、表面側はんだ層、半導体素子、裏面側はんだ層、及び、裏面側導電板の表面に密着するように第1硬化樹脂層を形成する工程と、
表面側導電板の前記残余の範囲における内面に密着するように第2硬化樹脂層を形成する工程を有しており、第1硬化樹脂層を形成する工程、または、第2硬化樹脂層を形成する工程では、樹脂を硬化させて、熱収縮により、第1硬化樹脂層を第2硬化樹脂層から剥離させる。
(第1実施形態)
(1)コレクタ導電板、パワー素子、エミッタ導電板、封止樹脂によって、パワーモジュールが形成されている。
(2)パワー素子は、複数個のパワートランジスタを内蔵しており、一塊のブロック状に形成されており、表面にはエミッタ電極と制御電極が形成されており、裏面にはコレクタ電極が形成されている。
(3)エミッタ導電板は、パワー素子のブロックを超えて拡がるエミッタ大型導電板とエミッタ電極にほぼ対応する大きさのエミッタ小型導電板とで構成されており、両者がはんだ層で固定されている。
(4)コレクタ導電板の内面には、ポリイミド樹脂層が形成されている。ポリイミド樹脂層は、封止樹脂を充填する前に塗布しておく。ポリイミド樹脂層を形成しておくと、封止樹脂が、コレクタ導電板の内面と強く接着する。
(5)コレクタ導電板にパワー素子をはんだ付けし、パワー素子にエミッタ小型導電板をはんだ付けした状態で、コレクタ導電板の内面とはんだ層の側面とパワー素子の側面とはんだ層の側面とエミッタ小型導電板の側面に、ポリイミド樹脂層を形成する。次いでエミッタ小型導電板にエミッタ大型導電板をはんだ付けし、エミッタ大型導電板とコレクタ導電板の間隔に液状樹脂を充填して硬化させる。
充填された液状樹脂が収縮する場合、硬化樹脂は、コレクタ導電板の内面、はんだ層の側面、パワー素子の側面、はんだ層の側面、エミッタ小型導電板の側面に間隙なく密着する。代わって、エミッタ大型導電板の内面と硬化樹脂との間で剥離する。剥離しても、コレクタ導電板とパワー素子を固定するはんだ層と、パワー素子とエミッタ大型導電板を固定するはんだ層の周囲には硬化樹脂が充填され、機械的に補強されている。
(第2実施形態)
(1)第1実施形態と重複する内容は省略する(後述する「第3実施形態」、「第4実施形態」についても同様である)。
(2)封止樹脂を充填する前に、エミッタ小型導電板からはみ出ているエミッタ大型導電板の内面に、低弾性材の層を形成しておく。樹脂が収縮すると、樹脂によって低弾性材が引き伸ばされ、エミッタ大型導電板の内面と硬化樹脂との間に低弾性材の充満部が形成される。
(第3実施形態)
(1)コレクタ導電板の内面に、深部で拡大する凹部を複数設ける。凹部を設けておくと、コレクタ導電板の内面と硬化樹脂が強く接着する。優先的にエミッタ小型導電板からはみ出ているエミッタ大型導電板の内面から樹脂が剥離し、コレクタ導電板からエミッタ小型導電板に至るまでの範囲は、硬化樹脂で固定される。
(第4実施形態)
(1)コレクタ導電板からパワー素子の途中の高さまでを下方硬化樹脂で補強し、続いて残りの部分に液状樹脂を注入して硬化する。硬化樹脂同士の接着力は弱い。このため、樹脂が収縮すると、下方加工樹脂と上方硬化樹脂との間が必ず剥離する。はんだ層は硬化樹脂で完全に取囲まれる。
本発明を半導体モジュールの一種であるパワーモジュールに適用した第1実施例について、図面を参照しながら説明する。
図1に示すように、パワーモジュール10は、コレクタ導電板12、パワー素子15、エミッタ大型導電板21、エミッタ小型導電板17、制御用端子24、封止樹脂25を備えている。
コレクタ導電板12は、略矩形平板状に形成されている。コレクタ導電板12には、バスバー14が設けられている。
パワー素子15は、略直方体状に形成されており、大電力をスイッチングするトランジスタ(例えば「IGBT」)やダイオードを複数収容している。パワー素子15の一方側の面にはコレクタ電極(図示省略)が設けられており、他方側の面にはエミッタ電極(図示省略)が設けられている。コレクタ導電板12の内面27は、パワー素子15のコレクタ電極に、コレクタ側はんだ層16によって固定されている。
エミッタ小型導電板17は、矩形ブロック状に形成されている。エミッタ小型導電板17は、エミッタ側はんだ層20によってパワー素子15のエミッタ電極に固定されている。はんだ層16、20には、例えば、Pbフリーはんだ材を用いる。エミッタ大型導電板21の内面28とエミッタ小型導電板17は、はんだ層(図示省略)によって固定されている。
パワー素子15の端部には、複数の制御用電極(図示省略)が設けられている。その各制御用電極には、配線23の一端が接続されている。制御用端子24は、配線23の他端に接続されている。配線23には、例えば、アルミボンディングワイヤー(例えば、線径150μm)を用いる。
コレクタ導電板12には、バスバー14が設けられている。エミッタ大型導電板21には、バスバー22が設けられている。コレクタ導電板12、エミッタ大型導電板21、エミッタ小型導電板17、制御用端子24は、銅製である。
コレクタ導電板12の内面27と、コレクタ側はんだ層16の側部33と、エミッタ側はんだ層20の側部34と、パワー素子15の側部35と、パワー素子15のエミッタ大型導電板21側の面におけるエミッタ側はんだ層20に覆われていない面(以下、パワー素子15のエミッタ大型導電板21側の面におけるエミッタ側はんだ層20に覆われていない面を含めて、「側部35」と記載する)、エミッタ小型導電板17の側部36には、ポリイミド樹脂層26が形成されている。ポリイミド樹脂層26は、封止樹脂25を充填する前に塗布しておく。ポリイミド樹脂層26を形成しておくと、封止樹脂25が、「コレクタ導電板12の内面27と、コレクタ側はんだ層16の側部33と、エミッタ側はんだ層20の側部34と、パワー素子15の側部35と、エミッタ小型導電板17の側部36」と、強く接着する。ポリイミド樹脂層26以外の樹脂層(例えば、ポリアミド樹脂層)を形成し、コレクタ導電板12等と封止樹脂25を強く接着することもできる。エミッタ大型導電板21の内面28には、接着力を強くする処理は、特に施されていない。
コレクタ導電板12の外面31とエミッタ大型導電板21の外面32は外部から冷却されており、作動中のパワーモジュール10が極度に高温になるのが防止されている。コレクタ導電板12、エミッタ大型導電板21、エミッタ小型導電板17が熱伝導率の大きい銅製なので、パワーモジュール10は効率的に冷却される。
エミッタ小型導電板17とエミッタ大型導電板21は、共に銅製である。このため、エミッタ小型導電板17とエミッタ大型導電板21の線膨張係数は等しく、パワーモジュール10が高温と常温になることを繰り返しても、エミッタ小型導電板17とエミッタ大型導電板21は同量だけ膨張/収縮する。よって、エミッタ小型導電板17とエミッタ大型導電板21とを固定しているはんだ層(図示省略)の側部に応力は集中しない。
コレクタ導電板12と、コレクタ側はんだ層16と、エミッタ側はんだ層20と、パワー素子15と、エミッタ小型導電板17が封止樹脂25によって強く拘束され、かつそれらの間の線膨張係数の差が小さいと、温度変化によるコレクタ導電板12の変形量が小さくなる。従って、パワーモジュール10が高温と常温になることを繰り返しても、コレクタ側はんだ層16の側部33とエミッタ側はんだ層20の側部34に集中する応力が緩和される。よって、コレクタ側はんだ層16の側部33とエミッタ側はんだ層20の側部34を起点として疲労クラックが発生するのが防止される。
エミッタ大型導電板21の内面28と封止樹脂25との間に剥離空間30が形成されていると、封止樹脂25は、エミッタ大型導電板21を拘束しない。上述したように、エミッタ小型導電板17とエミッタ大型導電板21を固定しているはんだ層の側部には、応力が集中しない。このため、封止樹脂25がエミッタ大型導電板21を拘束していなくても、エミッタ小型導電板17とエミッタ大型導電板21を固定しているはんだ層の側部から疲労クラックが発生することはない。
なお、剥離空間30は、明瞭化のために実際よりも大きく図示されている。
まず、コレクタ導電板12とパワー素子15がコレクタ側はんだ層16によって固定され、パワー素子15とエミッタ小型導電板17がエミッタ側はんだ層20によって固定されている状態、すなわち、エミッタ大型導電板21を固定する前に、ポリイミド樹脂層26を形成する場合について説明する。
(1)図2に示すように、コレクタ導電板12の外面と側面、バスバー14の上下面と側面、エミッタ小型導電板17の上面にマスキング40を施す。その状態で、コレクタ導電板12とパワー素子15とエミッタ小型導電板17を、エミッタ小型導電板17が浸かる深さまでポリイミド樹脂液41に沈める。ポリイミド樹脂液41からコレクタ導電板12とパワー素子15とエミッタ小型導電板17を引き上げ、マスキング40を除去すれば、コレクタ導電板12の内面27と、コレクタ側はんだ層16の側部33と、エミッタ側はんだ層20の側部34と、パワー素子15の側部35と、エミッタ小型導電板17の側部36のみにポリイミド樹脂層が形成される。
(2)図3に示すように、コレクタ導電板12の外面と側面、バスバー14の上下面と側面、エミッタ小型導電板17の上面にマスキング40を施す。そして、ディスペンサーノズル42から、それを水平方向に移動させながら、ポリイミド樹脂液41を垂らす。その後にマスキング40を除去すれば、コレクタ導電板12の内面27と、コレクタ側はんだ層16の側部33と、エミッタ側はんだ層20の側部34と、パワー素子15の側部35と、エミッタ小型導電板17の側部36のみにポリイミド樹脂層が形成される。
(3)図4に示すように、エミッタ小型導電板17の上面に、マスキング40を施しておく。コレクタ導電板12の上方には、開口45が形成されたマスク板44を配置する。エミッタ小型導電板17とパワー素子15は、マスク板44の開口45に入り込むようにする。そして、スプレーノズル43から、それをマスク板44の上方を移動させながら、下方に向けてポリイミド樹脂46を噴霧する。このようにすると、マスク板44にマスクされて、コレクタ導電板12の内面27と、コレクタ側はんだ層16の側部33と、エミッタ側はんだ層20の側部34と、パワー素子15の側部35と、エミッタ小型導電板17の側部36のみにポリイミド樹脂層が形成される。
(4)図5に示すように、下方が開放された凹部50を持つスタンプ47を用意する。スタンプ47の下面には、ポリイミド樹脂48が塗布されている。図5に示す状態からスタンプ47を降下させると、スタンプ47の下面に塗布されているポリイミド樹脂48がコレクタ導電板12の上面27に接触する。そして、スタンプ47を上昇させると、ポリイミド樹脂48がコレクタ導電板12に残ることによって、コレクタ導電板12の上面27にポリイミド樹脂層が形成される。
(5)図6に示すように、コレクタ導電板12の外面と側面、バスバー14の上下面と側面にマスキング40を施す。その状態で、一体になっているコレクタ導電板12とパワー素子15とエミッタ小型導電板17とエミッタ大型導電板21を、エミッタ小型導電板17が浸かる深さまでポリイミド樹脂液41に沈める。ポリイミド樹脂液41からコレクタ導電板12とパワー素子15とエミッタ小型導電板17とエミッタ大型導電板21を引き上げ、マスキング40を除去すれば、コレクタ導電板12の内面27と、コレクタ側はんだ層16の側部33と、エミッタ側はんだ層20の側部34と、パワー素子15の側部35と、エミッタ小型導電板17の側部36のみにポリイミド樹脂層が形成される。
エミッタ大型導電板21の内面28にポリイミド樹脂液41が付着するのを確実に防止するために、内面28にマスキングを施してもよい。
(6)図7に示すように、コレクタ導電板12の外面と側面、バスバー14の上下面と側面にマスキング40を施す。そして、ディスペンサーノズル51をコレクタ導電板12とエミッタ大型導電板21の間に差し込んで移動させながら、ディスペンサーノズル51からポリイミド樹脂液52を垂らす。その後に、マスキング40を除去すれば、コレクタ導電板12の内面27と、コレクタ側はんだ層16の側部33と、エミッタ側はんだ層20の側部34と、パワー素子15の側部35と、エミッタ小型導電板17の側部36のみにポリイミド樹脂層が形成される。
エミッタ大型導電板21の内面28にポリイミド樹脂液52が付着するのを確実に防止するために、内面28にマスキングを施してもよい。
第1実施例と重複する内容は省略し、本実施例として特徴的な内容のみを記載する(後述する「第3実施例」、「第4実施例」についても同様である)。
封止樹脂25を充填する前に、エミッタ大型導電板21の内面28に、低弾性材(例えば、ウレタン樹脂やシリコン樹脂)の層を形成しておく。このようにすると、封止樹脂25が収縮したときに、封止樹脂25によって低弾性材が引き伸ばされ、図8に示すように、エミッタ大型導電板21の内面28と封止樹脂25との間に低弾性材の充満部54が形成される。低弾性材が引き伸ばされることによって、「コレクタ導電板12の内面27と、コレクタ側はんだ層16の側部33と、エミッタ側はんだ層20の側部34と、パワー素子15の側部35と、エミッタ小型導電板17の側部36」と、封止樹脂25が剥離してしまうことが防止される。充満部54が形成されていると、封止樹脂25が収縮することによって形成された空間に、水等が入り込むことが防止される。
本第3実施例のパワーモジュール10は、コレクタ導電板12の内面27にポリイミド樹脂層を形成しない。図9に示すように、コレクタ導電板12の内面27に、横断面が円形状の凹部55を複数設ける。凹部55を設けておくと、凹部55に封止樹脂25が入り込むことによって、コレクタ導電板12の内面27と封止樹脂25が強く接着される。コレクタ導電板12の内面27と封止樹脂25が強く接着されると、充填した封止樹脂25が収縮したときに、内面27と封止樹脂25は接着された状態を維持し、エミッタ大型導電板21の内面28と封止樹脂25が必ず剥離する。
コレクタ導電板12の内面27に凹部55を設け、さらに内面27にポリイミド樹脂層やポリアミド樹脂層等を形成し、コレクタ導電板12と封止樹脂25をより強く接着することもできる。
本実施例では、封止樹脂を2回に分けて形成する。具体的には、図12に示すように、コレクタ導電板12からエミッタ小型導電板17の途中までの高さの封止樹脂64(以下「下方封止樹脂64」と言う)を形成する。続いて、図13に示すように、残りの部分に封止樹脂65(以下「上方封止樹脂65」と言う)を形成する。なお、ポリイミド樹脂層は形成しない。
封止樹脂64、65に用いられる樹脂(例えば、エポキシ樹脂)は、樹脂同士の接着力が弱い特性を有している。従って、コレクタ導電板12の内面27と下方封止樹脂64、およびエミッタ大型導電板21の内面28と上方封止樹脂65の接着力よりも、下方封止樹脂64と上方封止樹脂65の接着力の方が小さい。このため、上方封止樹脂65が収縮するときに、上方封止樹脂65と下方封止樹脂64が剥離する。図13は、上方封止樹脂65と下方封止樹脂64が剥離した状態を図示している。
より確実に上方封止樹脂65と下方封止樹脂64を剥離させるために、下方封止樹脂64を形成した後に、その上面に接着阻害物質(例えば、油膜やテフロン(登録商標)コート)を塗布してもよい。
上方封止樹脂65と下方封止樹脂64が剥離しても、コレクタ導電板12とコレクタ側はんだ層16は、下方封止樹脂64によって拘束されているので変形しにくい。エミッタ大型導電板21とエミッタ側はんだ層20は、上方封止樹脂65によって拘束されているので変形しにくい。よって、コレクタ側はんだ層16の側部33と、エミッタ側はんだ層20の側部34に疲労クラックが発生するのが防止される。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
12:コレクタ導電板
14:バスバー
15:パワー素子
16:コレクタ側はんだ層
17:エミッタ小型導電板
20:エミッタ側はんだ層
21:エミッタ大型導電板
22:バスバー
23:配線
24:制御用端子
25:封止樹脂
26:ポリイミド樹脂層
27、28:内面
30:剥離空間
31、32:外面
33、34、35、36:側部
40:マスキング
41:ポリイミド樹脂液
42:ディスペンサーノズル
43:スプレーノズル
44:マスク板
45:開口
46:ポリイミド樹脂
47:スタンプ
48:ポリイミド樹脂
50:凹部
51:ディスペンサーノズル
52:ポリイミド樹脂液
54:充満部
55:凹部
56:プレスピン
57:凹部
60:プレスピン
61:凹部
62:開口部
64:下方封止樹脂
65:上方封止樹脂
Claims (9)
- 表面側電極と裏面側電極を備えている半導体素子と、
表面側電極が表面側はんだ層によって固定されているとともに、表面側はんだ層よりも外方に延びている表面側導電板と、
裏面側電極が裏面側はんだ層によって固定されているとともに、裏面側はんだ層よりも外方に延びている裏面側導電板と、
表面側導電板と裏面側導電板の間に形成されている硬化樹脂とポリイミド樹脂層を備えており、
表面側導電板の内面に、残余の範囲よりも半導体素子側に接近する段差形状が形成されており、その段差形状の端面に表面側電極が固定されており、
ポリイミド樹脂層が、段差形状の側面、並びに、表面側はんだ層、半導体素子、裏面側はんだ層、及び、裏面側導電板の表面に形成されており、表面側導電板の前記残余の範囲における内面には形成されておらず、
硬化樹脂が、ポリイミド樹脂層に密着しており、表面側導電板の前記残余の範囲における内面から剥離していることを特徴とする半導体モジュール。 - 表面側電極と裏面側電極を備えている半導体素子と、
表面側電極が表面側はんだ層によって固定されているとともに、表面側はんだ層よりも外方に延びている表面側導電板と、
裏面側電極が裏面側はんだ層によって固定されているとともに、裏面側はんだ層よりも外方に延びている裏面側導電板と、
表面側導電板と裏面側導電板の間に形成されている硬化樹脂とポリイミド樹脂層と弾性材層を備えており、
表面側導電板の内面に、残余の範囲よりも半導体素子側に接近する段差形状が形成されており、その段差形状の端面に表面側電極が固定されており、
ポリイミド樹脂層が、段差形状の側面、並びに、表面側はんだ層、半導体素子、裏面側はんだ層、及び、裏面側導電板の表面に形成されており、
硬化樹脂が、ポリイミド樹脂層に密着しており、
弾性材層が、硬化樹脂と表面側導電板の前記残余の範囲における内面の間に形成されていることを特徴とする半導体モジュール。 - 表面側電極と裏面側電極を備えている半導体素子と、
表面側電極が表面側はんだ層によって固定されているとともに、表面側はんだ層よりも外方に延びている表面側導電板と、
裏面側電極が裏面側はんだ層によって固定されているとともに、裏面側はんだ層よりも外方に延びている裏面側導電板と、
表面側導電板と裏面側導電板の間に形成されている硬化樹脂を備えており、
表面側導電板の内面に、残余の範囲よりも半導体素子側に接近する段差形状が形成されており、その段差形状の端面に表面側電極が固定されており、
裏面側導電板の内面の一部に凹凸形状が形成されており、凹凸形状が形成されていない範囲における裏面側導電板の内面に裏面側電極が固定されており、
硬化樹脂が、段差形状の側面、並びに、表面側はんだ層、半導体素子、裏面側はんだ層、及び、裏面側導電板の表面に密着しており、表面側導電板の前記残余の範囲における内面から剥離していることを特徴とする半導体モジュール。 - 表面側電極と裏面側電極を備えている半導体素子と、
表面側電極が表面側はんだ層によって固定されているとともに、表面側はんだ層よりも外方に延びている表面側導電板と、
裏面側電極が裏面側はんだ層によって固定されているとともに、裏面側はんだ層よりも外方に延びている裏面側導電板と、
表面側導電板と裏面側導電板の間に形成されている第1硬化樹脂と第2硬化樹脂を備えており、
表面側導電板の内面に、残余の範囲よりも半導体素子側に接近する段差形状が形成されており、その段差形状の端面に表面側電極が固定されており、
第1硬化樹脂が、段差形状の側面、並びに、表面側はんだ層、半導体素子、裏面側はんだ層、及び、裏面側導電板の表面に密着しており、
第2硬化樹脂が、表面側導電板の前記残余の範囲における内面、及び、段差形状の側面に密着しており、
第1硬化樹脂が第2硬化樹脂から剥離していることを特徴とする半導体モジュール。 - 半導体素子の表面に制御電極がさらに形成されており、
制御用導電体によって制御電極に接続されている制御用端子をさらに備えていることを特徴とする請求項1〜4のいずれか一項に記載の半導体モジュール。 - 表面側電極と裏面側電極を備えている半導体素子と、内面に残余の範囲よりも突出する段差形状が形成されている表面側導電板と、裏面側導電板を用いて半導体モジュールを製造する方法であって、
表面側電極板の段差形状の端面を半導体素子の表面側電極にはんだ付けするとともに、裏面側導体板を半導体素子の裏面側電極にはんだ付けする工程と、
ポリイミド樹脂層を、表面側導電板の前記残余の範囲における内面に形成することなく、段差形状の側面、並びに、表面側はんだ層、半導体素子、裏面側はんだ層、及び、裏面側導電板の表面に形成する工程と、
ポリイミド樹脂層と裏面側導電板の間に樹脂を充填する工程と、
充填した樹脂を硬化させて、熱収縮により、樹脂を表面側導電板の前記残余の範囲における内面から剥離させる工程、
を有していることを特徴とする半導体モジュールの製造方法。 - 表面側電極と裏面側電極を備えている半導体素子と、内面に残余の範囲よりも突出する段差形状が形成されている表面側導電板と、裏面側導電板を用いて半導体モジュールを製造する方法であって、
表面側電極板の段差形状の端面を半導体素子の表面側電極にはんだ付けするとともに、裏面側導体板を半導体素子の裏面側電極にはんだ付けする工程と、
表面側導電板の前記残余の範囲における内面に弾性材の層を形成する工程と、
弾性材の層と裏面側電極板の間に樹脂を充填する工程と、
充填した樹脂を硬化させる工程、
を有していることを特徴とする半導体モジュールの製造方法。 - 表面側電極と裏面側電極を備えている半導体素子と、内面に残余の範囲よりも突出する段差形状が形成されている表面側導電板と、内面の一部に凹凸形状が形成されている裏面側導電板を用いて半導体モジュールを製造する方法であって、
表面側電極板の段差形状の端面を半導体素子の表面側電極にはんだ付けするとともに、凹凸形状が形成されていない範囲における裏面側導電板の内面を半導体素子の裏面側電極にはんだ付けする工程と、
表面側電極板と裏面側電極板の間に樹脂を充填する工程と、
充填した樹脂を硬化させて、熱収縮により、樹脂を表面側導電板の前記残余の範囲における内面から剥離させる工程、
を有していることを特徴とする半導体モジュールの製造方法。 - 表面側電極と裏面側電極を備えている半導体素子と、内面に残余の範囲よりも突出する段差形状が形成されている表面側導電板と、裏面側導電板を用いて半導体モジュールを製造する方法であって、
表面側電極板の段差形状の端面を半導体素子の表面側電極にはんだ付けするとともに、裏面側導体板を半導体素子の裏面側電極にはんだ付けする工程と、
段差形状の側面、並びに、表面側はんだ層、半導体素子、裏面側はんだ層、及び、裏面側導電板の表面に密着するように第1硬化樹脂層を形成する工程と、
表面側導電板の前記残余の範囲における内面に密着するように第2硬化樹脂層を形成する工程、
を有しており、
第1硬化樹脂層を形成する工程、または、第2硬化樹脂層を形成する工程では、樹脂を硬化させて、熱収縮により、第1硬化樹脂層を第2硬化樹脂層から剥離させることを特徴とする半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004370809A JP4363324B2 (ja) | 2004-12-22 | 2004-12-22 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004370809A JP4363324B2 (ja) | 2004-12-22 | 2004-12-22 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006179655A JP2006179655A (ja) | 2006-07-06 |
JP4363324B2 true JP4363324B2 (ja) | 2009-11-11 |
Family
ID=36733474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004370809A Expired - Fee Related JP4363324B2 (ja) | 2004-12-22 | 2004-12-22 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4363324B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007317850A (ja) * | 2006-05-25 | 2007-12-06 | Matsushita Electric Works Ltd | 半導体スイッチ |
CN102473653B (zh) * | 2010-02-01 | 2016-05-04 | 丰田自动车株式会社 | 半导体装置的制造方法以及半导体装置 |
JP6483440B2 (ja) * | 2012-09-07 | 2019-03-13 | 日立オートモティブシステムズ株式会社 | 半導体装置及びその製造方法 |
JP6028810B2 (ja) | 2012-11-20 | 2016-11-24 | トヨタ自動車株式会社 | 半導体装置 |
JP5686128B2 (ja) | 2012-11-29 | 2015-03-18 | トヨタ自動車株式会社 | 半導体装置 |
JP2016115704A (ja) * | 2014-12-11 | 2016-06-23 | トヨタ自動車株式会社 | 半導体装置 |
JP6309112B2 (ja) * | 2014-12-29 | 2018-04-11 | 三菱電機株式会社 | パワーモジュール |
JP6112130B2 (ja) * | 2015-03-25 | 2017-04-12 | トヨタ自動車株式会社 | 静電ノズル、吐出装置及び半導体モジュールの製造方法 |
JP6686691B2 (ja) * | 2016-05-16 | 2020-04-22 | 株式会社デンソー | 電子装置 |
-
2004
- 2004-12-22 JP JP2004370809A patent/JP4363324B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006179655A (ja) | 2006-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11658098B2 (en) | Leadframe package with side solder ball contact and method of manufacturing | |
JP6309112B2 (ja) | パワーモジュール | |
CN102362345B (zh) | 半导体元件基板及其制造方法、半导体器件 | |
JP4780085B2 (ja) | 半導体装置 | |
JP5321601B2 (ja) | 半導体装置 | |
WO2006115267A1 (ja) | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 | |
US10070523B2 (en) | Printed wiring board with conductor post having multiple surface roughness and method for manufacturing the same | |
KR20110081813A (ko) | 리드 프레임 기판과 그 제조 방법 및 반도체 장치 | |
JP4363324B2 (ja) | 半導体モジュール | |
JP2017038044A (ja) | 配線基板及びその製造方法と電子部品装置 | |
CN103515254A (zh) | 芯片布置组件及用于形成芯片布置组件的方法 | |
CN110473853A (zh) | 一种dfn器件的封装结构、无引线框架载体及dfn器件的封装方法 | |
JP2008181977A (ja) | パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法 | |
US10607960B2 (en) | Substrate structure with selective surface finishes for flip chip assembly | |
JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
JP2007165692A (ja) | 電子装置の製造方法 | |
JP2008283138A (ja) | 半導体装置及びその製造方法 | |
JP6625774B1 (ja) | 中空パッケージ構造およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2013165125A (ja) | 半導体パッケージ、および半導体パッケージの製造方法 | |
US8368189B2 (en) | Auxiliary leadframe member for stabilizing the bond wire process | |
JP6869602B2 (ja) | 半導体装置 | |
JP5381401B2 (ja) | 半導体装置およびその製造方法 | |
US20210305134A1 (en) | Method of producing electronic components, corresponding electronic component | |
JP2004165567A (ja) | プリモールドパッケージ用リードフレーム及びその製造方法並びにプリモールドパッケージ及びその製造方法 | |
JP2010153521A (ja) | 半導体素子の樹脂封止方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090810 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4363324 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |