JP2004165567A - プリモールドパッケージ用リードフレーム及びその製造方法並びにプリモールドパッケージ及びその製造方法 - Google Patents

プリモールドパッケージ用リードフレーム及びその製造方法並びにプリモールドパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2004165567A
JP2004165567A JP2002332245A JP2002332245A JP2004165567A JP 2004165567 A JP2004165567 A JP 2004165567A JP 2002332245 A JP2002332245 A JP 2002332245A JP 2002332245 A JP2002332245 A JP 2002332245A JP 2004165567 A JP2004165567 A JP 2004165567A
Authority
JP
Japan
Prior art keywords
lead frame
package
manufacturing
resin
mold package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002332245A
Other languages
English (en)
Other versions
JP4180352B2 (ja
Inventor
Yoshiyasu Itou
義泰 伊東
Tsutomu Irie
努 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2002332245A priority Critical patent/JP4180352B2/ja
Publication of JP2004165567A publication Critical patent/JP2004165567A/ja
Application granted granted Critical
Publication of JP4180352B2 publication Critical patent/JP4180352B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

【課題】リードフレームと樹脂との密着性は確保でき、かつ樹脂封止される以外の部分に樹脂が付着しても、その除去が容易なプリモールドパッケージ用リードフレーム及びその製造方法、並びにプリモールドパッケージ及びその製造方法を提供する。
【解決手段】導電性材料を基材とし、所望の形状にパターニングされたリードフレーム10を用い、使用にあっては、パッケージ18内に露出するリードフレーム10のダイパッド11及びインナーリード部13の表面が鏡面状に形成され、それ以外の少なくとも樹脂封止されるリードフレーム10の表面領域は粗面状に形成されている。プリモールドパッケージにはこのように形成されたリードフレーム10が使用され、樹脂バリが容易に剥離できる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子(ダイ)を封入するプリモールドパッケージ用リードフレーム及びその製造方法並びにプリモールドパッケージ及びその製造方法に関する。
【0002】
【従来の技術】
従来、リードフレームと封止樹脂の密着性を向上させる方法として、例えば特許文献1に記載されているように、リードフレームの樹脂封止部分を化学エッチングにより粗面化処理を施し、リードフレームの表面を凹凸にすることが知られている。粗面化処理は通常、リードフレームの樹脂封止領域内のみに限られず、リードフレームの全面に施す場合も多い。特に近年のようにICのパッケージサイズが小型化するほどリードフレームと樹脂との密着性の向上を図ることが困難となってきているため、リードフレームの粗面化処理が注目されている。
ところが、粗面化処理をリードフレーム全面に施すと、樹脂との密着性は向上する一方で、完成樹脂成形体の半分程度を予め封止樹脂で成形する例えば特許文献2に示すような所謂プリモールドパッケージにおいては、プリモールドによる樹脂封止の際に樹脂封止領域外(ダイパッドやインナーリード部先端領域の表面)に樹脂バリが発生する。この付着した樹脂バリは例えば特許文献3に記載されているような方法によって除去している。
【0003】
【特許文献1】
特開平8−46116号公報(第3頁)
【特許文献2】
特開平6−69366号公報(図1)
【特許文献3】
特開平4−96238号公報(第3頁、第1図)
【0004】
【発明が解決しようとする課題】
しかしながら、粗面化処理が施されたリードフレームの場合、樹脂との密着性が特に高いため、特許文献3に記載の方法による技術を適用しても、樹脂バリが容易に除去できないという問題が発生している。
この問題の対策として、例えばリードフレームの粗面化処理の際に非樹脂封止領域を予めマスキングし、粗面化を防ぐことも可能ではあるが、非樹脂封止領域が狭い範囲であるため、正確なマスキングが困難であり、また、マスキングによる作業性、生産性の低下を招くという問題が新たに発生する。
本発明はかかる事情に鑑みてなされたもので、リードフレームと樹脂との密着性は確保でき、かつ樹脂封止される以外の部分に樹脂が付着しても、その除去が容易なプリモールドパッケージ用リードフレーム及びその製造方法並びにプリモールドパッケージ及びその製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
前記目的に沿う第1の発明に係るプリモールドパッケージ用リードフレームは、導電性材料を基材とし、所望の形状にパターニングされたプリモールドパッケージ用リードフレームにおいて、使用にあってはパッケージ内に露出するダイパッド及びインナーリード部の表面は鏡面状に形成され、それ以外の少なくとも樹脂封止される領域は、粗面状に形成されている。
【0006】
また、第2の発明に係るプリモールドパッケージ用リードフレームの製造方法は、導電性材料を基材とし、所望の形状にパターニングされたプリモールドパッケージ用リードフレームの製造方法において、リードフレームの全面に粗面化処理を施す工程と、ダイパッド及びインナーリード部の領域をプレス加工によって押し曲げる工程とを有し、前記押し曲げる工程の際又はその直後に、使用にあってはパッケージ内に露出する前記ダイパッド及びインナーリード部の表面を鏡面加工している。
【0007】
第3の発明に係るプリモールドパッケージ用リードフレームの製造方法は、第2の発明に係る方法において、前記押し曲げる工程に使用し前記鏡面加工する前記ダイパッド及びインナーリード部に当接するパンチ又はダイの面が予め鏡面処理されて、前記鏡面加工が行われている。
【0008】
第4の発明に係るプリモールドパッケージは、導電性材料を基材とし、所望の形状にパターニングされたリードフレームを用いたプリモールドパッケージにおいて、パッケージ内に露出するダイパッド及びインナーリード部の表面が鏡面状に形成され、それ以外の少なくとも樹脂封止される前記リードフレームの表面領域は粗面状に形成されている。
【0009】
第5の発明に係るプリモールドパッケージの製造方法は、導電性材料を基材とし、所望の形状にパターニングされたリードフレームを用いたプリモールドパッケージの製造方法において、リードフレームの全面に粗面化処理を施す工程と、ダイパッド及びインナーリード部の領域をプレス加工によって押し曲げる工程とを有し、前記押し曲げる工程の際又はその直後に、パッケージ内に露出する前記ダイパッド及びインナーリード部の表面が鏡面加工されている。
【0010】
第1〜第5の発明においては、ダイパッド(素子搭載部)及びその周囲に配置されるインナーリード部の表面が鏡面加工されている。これによって、仮にこのリードフレームのプリモールドの過程において、樹脂バリがインナーリード部やダイパッドの表面に付着しても、これらの表面が鏡面加工されているので、樹脂との接合力が弱く、容易に剥離できる。
【0011】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここに、図1は本発明の一実施の形態に係るプリモールドパッケージ用リードフレームの製造工程を示す断面図、図2(A)〜(D)は本発明の一実施の形態に係るプリモールドパッケージの製造方法を示す工程図である。
【0012】
導電性材料の一例である銅又は銅合金を基材とする薄い条材から、スタンピング加工(即ち、プレス加工)又はエッチング加工によって所望の形状にパターニングされたリードフレーム10を製造する。このリードフレーム10(図1参照、特許文献1の図1参照)は中央にダイパッド11を、その周囲にリード12を有し、リード12の内側先部にはインナーリード部13が形成されている。
このリードフレーム10の表面に化学エッチング(特許文献1の実施の形態参照)やブラスト処理を行って、リードフレーム10の全面に粗面化処理を施す。
【0013】
次に、図1に示すように、リードフレーム10を金型(プレス加工装置)に入れてダイパッド11及びインナーリード部13の押し曲げ加工を施す。この際、曲げ加工のためのダイ(固定状態の金型ダイ)14の底面部15を鏡面仕上げ(鏡面処理)にしておくことで、押し曲げ加工されたダイパッド11及びインナーリード部13の表面が鏡面状となる。なお、ダイ14の底面部15の鏡面加工は電解研磨、バフ研磨等の周知の方法が用いられる。また、図1において16はパンチ(移動可能な金型)を示す。以上の工程によって完成したリードフレーム10が製造される。なお、リードフレームによっては、パンチの面が予め鏡面処理されている場合もある。また、ダイパッド11及びインナーリード部13の鏡面加工は、押し曲げる工程の直後に(即ち、押し曲げ加工とは別に)、行ってもよい。
【0014】
次に、この製造されたリードフレーム10を用いてプリモールドパッケージ型半導体装置17を製造する方法を図2(A)〜(D)を参照しながら説明する。
まず、押し曲げ加工されたリードフレーム10を樹脂封止金型に入れて、封止樹脂を注入し図2(A)に示すような樹脂封止を行い、パッケージ(モールド枠)18にリードフレーム10を固定する。この場合、鏡面加工されたダイパッド11及びインナーリード部13の表面はパッケージ18内に露出させているが、鏡面加工は、インナーリード部13が封止樹脂19の内部に多少(1mm以内)食い込む部分まで行うのが好ましい。この理由は、仮にパッケージ18内の一部(特に周囲)に鏡面加工されない部分が残ると、その部分に樹脂が付着して不用な樹脂の除去が困難となるからである。
【0015】
この後、ダイパッド11及びインナーリード部13上に付着した樹脂を、酸洗やウォータージェットにより除去する。ダイパッド11及びインナーリード部13の表面が鏡面となっているので、樹脂の付着力が弱く容易に付着した樹脂の除去ができる。
次に、図2(B)に示すように、パッケージ18より露出するダイパッド11及びインナーリード部13の表面にニッケル下地めっきを行い、更にその上に薄い金めっきを施す。なお、パッケージ18から外部に露出するアウターリード部20に同一のめっきを行ってもよい。これによって一応プリモールドパッケージ本体21は完成する。なお、このプリモールドパッケージ本体21と蓋22とでプリモールドパッケージとなる。また、図2において21aはニッケルと金のめっき層を示す。
【0016】
以上の方法によって製造されたプリモールドパッケージ本体21内のダイパッド11上に、図2(C)に示すように、ICチップ23等を接着ペースト等により固着載置させる。そして、このICチップ23とインナーリード部13とをボンディングワイヤ24で接続し、プリモールドパッケージ本体21の上に蓋22を被せて、プリモールドパッケージ型半導体装置17が完成する。なお、図2(D)において25は中空部を示す。
【0017】
前記実施の形態においては、単独のプリモールドパッケージ用リードフレームを用いて一つのプリモールドパッケージ型半導体装置を製造する場合について説明したが、複数のプリモールドパッケージ用リードフレームを基材に所定間隔で格子状又は直線状に形成し、同時に複数のプリモールドパッケージ型半導体装置を製造する場合についても当然適用できる。
また、前記実施の形態においては、図1に示すように、ダイ14を下にパンチ16を上にし、パンチ16を押し下げてリードフレーム10の押し曲げ加工を行っているが、ダイ(即ち、固定金型)を上にしパンチ(即ち、移動金型)を下にし、パンチを押し上げてリードフレーム10の押し曲げ加工を行う場合にも本発明は適用される。
【0018】
【発明の効果】
本発明に係るプリモールドパッケージ用リードフレーム及びその製造方法並びにプリモールドパッケージ及びその製造方法は、以上の説明からも明らかなように、ダイパッド及びインナーリード部の表面が鏡面となるように形成されているので、樹脂が付着しても容易に除去することができる。
そして、リードフレームのダイパッド及びインナーリード部の鏡面状となっている以外の部分は粗面化されているので、封止樹脂との密着性が向上する。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るプリモールドパッケージ用リードフレームの製造工程を示す断面図である。
【図2】(A)〜(D)は、本発明の一実施の形態に係るプリモールドパッケージの製造方法を示す工程図である。
【符号の説明】
10:リードフレーム、11:ダイパッド、12:リード、13:インナーリード部、14:ダイ、15:底面部、16:パンチ、17:プリモールドパッケージ型半導体装置、18:パッケージ、19:封止樹脂、20:アウターリード部、21:プリモールドパッケージ本体、21a:めっき層、22:蓋、23:ICチップ、24:ボンディングワイヤ、25:中空部

Claims (5)

  1. 導電性材料を基材とし、所望の形状にパターニングされたプリモールドパッケージ用リードフレームにおいて、
    使用にあってはパッケージ内に露出するダイパッド及びインナーリード部の表面は鏡面状に形成され、それ以外の少なくとも樹脂封止される領域は、粗面状に形成されていることを特徴とするプリモールドパッケージ用リードフレーム。
  2. 導電性材料を基材とし、所望の形状にパターニングされたプリモールドパッケージ用リードフレームの製造方法において、
    リードフレームの全面に粗面化処理を施す工程と、
    ダイパッド及びインナーリード部の領域をプレス加工によって押し曲げる工程とを有し、
    前記押し曲げる工程の際又はその直後に、使用にあってはパッケージ内に露出する前記ダイパッド及びインナーリード部の表面を鏡面加工することを特徴とするプリモールドパッケージ用リードフレームの製造方法。
  3. 請求項2記載の製造方法において、前記押し曲げる工程に使用し前記鏡面加工する前記ダイパッド及びインナーリード部に当接するパンチ又はダイの面が予め鏡面処理されて、前記鏡面加工が行われていることを特徴とするプリモールドパッケージ用リードフレームの製造方法。
  4. 導電性材料を基材とし、所望の形状にパターニングされたリードフレームを用いたプリモールドパッケージにおいて、
    パッケージ内に露出するダイパッド及びインナーリード部の表面が鏡面状に形成され、それ以外の少なくとも樹脂封止される前記リードフレームの表面領域は粗面状に形成されていることを特徴とするプリモールドパッケージ。
  5. 導電性材料を基材とし、所望の形状にパターニングされたリードフレームを用いたプリモールドパッケージの製造方法において、
    リードフレームの全面に粗面化処理を施す工程と、
    ダイパッド及びインナーリード部の領域をプレス加工によって押し曲げる工程とを有し、
    前記押し曲げる工程の際又はその直後に、パッケージ内に露出する前記ダイパッド及びインナーリード部の表面が鏡面加工されていることを特徴とするプリモールドパッケージの製造方法。
JP2002332245A 2002-11-15 2002-11-15 プリモールドパッケージ用リードフレーム及びプリモールドパッケージの製造方法 Expired - Fee Related JP4180352B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002332245A JP4180352B2 (ja) 2002-11-15 2002-11-15 プリモールドパッケージ用リードフレーム及びプリモールドパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002332245A JP4180352B2 (ja) 2002-11-15 2002-11-15 プリモールドパッケージ用リードフレーム及びプリモールドパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2004165567A true JP2004165567A (ja) 2004-06-10
JP4180352B2 JP4180352B2 (ja) 2008-11-12

Family

ID=32809378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002332245A Expired - Fee Related JP4180352B2 (ja) 2002-11-15 2002-11-15 プリモールドパッケージ用リードフレーム及びプリモールドパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4180352B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006061274A1 (de) * 2004-12-07 2006-06-15 Robert Bosch Gmbh Chipmodul und verfahren zu dessen herstellung
JP2007234629A (ja) * 2006-02-27 2007-09-13 Matsushita Electric Ind Co Ltd 半導体装置用パッケージ部品とこれを用いた半導体装置
WO2012102266A1 (ja) * 2011-01-27 2012-08-02 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびにリードフレーム
JP2022016475A (ja) * 2017-04-20 2022-01-21 旭化成エレクトロニクス株式会社 磁気検出装置、電流検出装置、磁気検出装置の製造方法、及び電流検出装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006061274A1 (de) * 2004-12-07 2006-06-15 Robert Bosch Gmbh Chipmodul und verfahren zu dessen herstellung
JP2007234629A (ja) * 2006-02-27 2007-09-13 Matsushita Electric Ind Co Ltd 半導体装置用パッケージ部品とこれを用いた半導体装置
WO2012102266A1 (ja) * 2011-01-27 2012-08-02 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびにリードフレーム
JP5861943B2 (ja) * 2011-01-27 2016-02-16 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびにリードフレーム
US9461220B2 (en) 2011-01-27 2016-10-04 Dai Nippon Printing Co., Ltd. Resin-attached lead frame, method for manufacturing the same, and lead frame
KR101760545B1 (ko) * 2011-01-27 2017-07-21 다이니폰 인사츠 가부시키가이샤 수지 부착 리드 프레임 및 그 제조 방법, 및 리드 프레임
US9806241B2 (en) 2011-01-27 2017-10-31 Dai Nippon Printing Co., Ltd. Resin-attached lead frame and semiconductor device
JP2022016475A (ja) * 2017-04-20 2022-01-21 旭化成エレクトロニクス株式会社 磁気検出装置、電流検出装置、磁気検出装置の製造方法、及び電流検出装置の製造方法

Also Published As

Publication number Publication date
JP4180352B2 (ja) 2008-11-12

Similar Documents

Publication Publication Date Title
JP4857594B2 (ja) 回路部材、及び回路部材の製造方法
JP2006319109A (ja) 半導体装置用リードフレームおよびそれを用いた半導体装置用パッケージとその製造方法
US8114713B2 (en) Method of manufacturing a lead frame with a nickel coating
JP4892033B2 (ja) リードフレームの製造方法
JP4180352B2 (ja) プリモールドパッケージ用リードフレーム及びプリモールドパッケージの製造方法
JP5678980B2 (ja) 回路部材の製造方法
JP4620584B2 (ja) 回路部材の製造方法
JP2009099871A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
JP2009147094A (ja) 半導体装置
JP5299411B2 (ja) リードフレームの製造方法
JP5376540B2 (ja) リードフレーム及び半導体装置
JP2006237187A (ja) 樹脂封止型半導体パッケージの製造方法
JP6191664B2 (ja) 半導体装置の多面付け体および半導体装置
JP2018081967A (ja) 半導体装置およびその製造方法
JP3583403B2 (ja) Loc用リードフレーム及びその製造方法
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
KR100828490B1 (ko) 리드프레임 제조방법
JP2017022267A (ja) リードフレームの製造方法
JPH0828449B2 (ja) リードフレームの製造方法
JP3007891B1 (ja) 半導体中空パッケ―ジ及びその製造方法
JPH0823062A (ja) 樹脂封止型半導体装置の製造方法
JP5610450B2 (ja) リードフレームの製造方法
JP2007123571A (ja) 半導体装置用リードフレームおよび半導体装置用パッケージならびに半導体装置用パッケージの製造方法
JP2018037535A (ja) リードフレームの面粗化方法及びそれを用いた粗化面を有するリードフレームの製造方法
JP2008306085A (ja) 半導体装置の製造方法とその製造に用いる半導体装置製造用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080827

R150 Certificate of patent or registration of utility model

Ref document number: 4180352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees