JP3007891B1 - 半導体中空パッケ―ジ及びその製造方法 - Google Patents

半導体中空パッケ―ジ及びその製造方法

Info

Publication number
JP3007891B1
JP3007891B1 JP3667699A JP3667699A JP3007891B1 JP 3007891 B1 JP3007891 B1 JP 3007891B1 JP 3667699 A JP3667699 A JP 3667699A JP 3667699 A JP3667699 A JP 3667699A JP 3007891 B1 JP3007891 B1 JP 3007891B1
Authority
JP
Japan
Prior art keywords
resin
plating layer
lead frame
die pad
resin base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP3667699A
Other languages
English (en)
Other versions
JP2000236036A (ja
Inventor
智之 横田
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12476469&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3007891(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP3667699A priority Critical patent/JP3007891B1/ja
Application granted granted Critical
Publication of JP3007891B1 publication Critical patent/JP3007891B1/ja
Publication of JP2000236036A publication Critical patent/JP2000236036A/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【要約】 【課題】 樹脂基体とリードフレームとの密着性が良好
で、かつ高価な金めっきを最小限に抑えることができる
半導体中空パッケージ及びその製造方法を提供するこ
と。 【解決手段】 樹脂基体1の上面に半導体素子を搭載す
るダイパット3及びリード端子4を配置し、樹脂基体1
の上方を蓋体で覆った半導体中空パッケージであって、
樹脂基体1内に埋設される部分を含むダイパット3及び
リード端子4の上下両面に下地ニッケルめっき層5を介
して金めっき層6を形成している。この金めっき層6
は、樹脂基体1を成形する前のリードフレームの状態で
ダイパット及びリード端子のみに部分めっきする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体レーザなど
の半導体素子を中空で保持する半導体中空パッケージの
製造方法に関する。
【0002】
【従来の技術】半導体素子を中空で保持する半導体中空
パッケージの一例として、ホログラム用パッケージを例
に挙げて図4を参照しながら説明する。
【0003】図4はホログラム用パッケージの断面図で
あり、半導体素子(図示せず)を搭載するダイパット3
及びリード端子4に樹脂基体1が一体成形された構造で
あり、半導体素子搭載工程、ワイヤボンディング工程を
経て、樹脂基体側壁2の上面に蓋体となるホログラムレ
ンズ(図示せず)を接合し、半導体素子を中空で保持す
ることとなる。樹脂基体1は周辺に側壁2が形成された
筐体形であり、リード端子4が樹脂基体側壁2内に封止
されている。樹脂基体1の上面に露出したダイパット3
及び内部リード端子4aの上面には、下地ニッケルめっ
き層5を介して金めっき層6が形成されている。樹脂基
体1の外側に導出する外部リード端子4bには、上下両
面に下地ニッケルめっき層5を介して金めっき層6が形
成されている。
【0004】次に、このホログラム用パッケージの製造
方法について、図5を用いて説明する。まず、図5
(a)に示すように、フープ条の金属材料をプレス手段
またはエッチング手段によりダイパット及びリード端子
を備えたリードフレーム形状に加工する。
【0005】次いで、図5(b)に示すように、トラン
スファー成形法によりリードフレームの所定部分を熱硬
化性樹脂で封止し、リードフレームに樹脂基体を一体成
形する。
【0006】次いで、図5(c)に示すように、次工程
におけるリードフレームめっき処理工程で不都合がない
ように、樹脂基体成形工程でリードフレーム表面に付着
した樹脂ばりを除去する。この樹脂ばり除去方法として
は、電解による樹脂ばり浮かし方法や、ウォータージェ
ットによる方法、またはこれらを組み合わせた方法など
が知られている。
【0007】次いで、図5(d)に示すように、後に切
り離すこととなる不要部分を含めてリードフレーム全面
に下地ニッケルめっき層を介して金めっき層を形成す
る。このときの状態を再度図4を参照して説明すると、
金属めっき層5、6は、樹脂基体1から露出した部分、
すなわち、樹脂基体1の上面に露出するダイパット3及
び内部リード端子4aの上面と、樹脂基体の外側に導出
した外部リード端子4bの上下両面、さらにリードフレ
ームの外桟部分(図示せず)など後に切り離されること
となる不要部分にも形成される。
【0008】この後、リードフレームから個々のホログ
ラム用パッケージを切り離し、半導体素子実装工程へと
送られる。
【0009】
【発明が解決しようとする課題】しかしながら、従来の
ホログラム用パッケージ及びその製造方法には次に示す
ような問題があった。
【0010】リードフレームに樹脂基体を一体成型した
後に、リードフレームめっき処理を行うため、樹脂基体
内に埋設されたダイパット及び内部リード端子の下面に
は金属めっき層が形成されない。このため、リードフレ
ームと樹脂基体との密着性はリードフレーム素材にゆだ
ねられるため、リードフレームと樹脂基体との密着性が
悪くなるという不都合がおこる。特に、半導体素子搭載
工程における熱ストレスによりダイパット下面に樹脂剥
離が生じ、これを原因として樹脂基体にクラックが発生
することがある。
【0011】また、リードフレームめっき処理を行う工
程において、樹脂基体を一体成形した後にめっきを行う
「後めっき」と呼ばれる方法では、リードフレームの部
分めっきが困難となり、不要部分も含めたリードフレー
ム全面にめっきを行うことになる。このため、後に切り
離すこととなるリードフレームの外桟などめっき処理が
不必要な部分にまで金属めっき層が形成されてしまい高
価な金めっきが無駄になるといった問題がある。
【0012】本発明は上記問題を解決するものであり、
樹脂基体との密着性が良好で、かつ高価な金めっきを最
低限に抑えることでコストを低減することができる半導
体中空パッケージ及びその製造方法をを提供することを
目的とする。
【0013】
【課題を解決するための手段】上記課題を解決するため
に本発明は、樹脂基体の上面に半導体素子を搭載するダ
イパット及びリード端子を配置し、樹脂基体の上方を蓋
体で覆った半導体中空パッケージであって、樹脂基体内
に埋設される部分を含むダイパット及びリード端子の上
下両面に金属めっき層が形成されたものである。
【0014】これによれば、樹脂基体内に埋設したダイ
パット及びリード端子の下面にも金属めっき層が形成さ
れるため、リードフレーム下面と樹脂基体との密着性が
良くなり、樹脂剥離やこれを原因とする樹脂クラックな
どが発生することがない。
【0015】また、本発明による半導体中空パッケージ
の製造方法は、半導体素子を搭載するダイパット及びリ
ード端子を備えたリードフレームを形成し、リードフレ
ームのダイパット及びリード端子の上下両面に金属めっ
き層を形成し、リードフレームに樹脂基体を一体成形し
た後、樹脂基体の上面に露出するダイパット及びリード
端子の表面に付着した樹脂ばりを除去するものである。
【0016】これによれば、リードフレームの外桟な
ど、後に切り離すこととなる不要部分に金属めっき層を
形成しないため、高価な金などの貴金属めっきの無駄を
なくすることができる。
【0017】また、リードフレームの表面にめっき層が
形成された後に樹脂ばり除去を行うため、樹脂ばりを良
好に除去することができる。
【0018】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら説明する。
【0019】図1は半導体中空パッケージの一例として
挙げる本実施形態によるホログラム用パッケージの断面
図である。
【0020】構造は従来技術で説明したのと同様に、ダ
イパット3及びリード端子4に樹脂基体1が一体成型さ
れ、樹脂基体1の上面にダイパット3及び内部リード端
子4aが配置され、樹脂基体1の外側に外部リード端子
4bが導出している。樹脂基体1の周囲に形成された樹
脂基体側壁2の上面には、後に蓋体となるホログラムレ
ンズ(図示せず)が接合される。
【0021】ダイパット3及びリード端子4には、樹脂
基体1内に埋設した部分も含めて上下両面に下地ニッケ
ルめっき層5を介して金めっき層6が形成されている。
このため、半導体素子搭載工程における熱ストレスによ
りダイパット3の下面と樹脂基体1とが剥離することが
なく、これを原因として樹脂基体にクラックが発生する
ことがない。
【0022】次に、このホログラム用パッケージの製造
方法について図2を参照しながら説明する。
【0023】まず、図2(a)に示すように、フープ条
の金属材料をプレス手段またはエッチング手段によりダ
イパット及びリード端子を備えたリードフレーム形状に
加工する。
【0024】次いで、図2(b)に示すように、リード
フレームの外桟など後に切り離す部分を除いて部分めっ
きし、ニッケルめっき層を介して金めっき層を形成す
る。部分めっき方法としてはマスキングテープによる方
法や、噴流めっき装置を用いたメカマスク方法など周知
の方法を採用するとよい。図3はこの状態を示す上面図
であり、リードフレーム11の外桟12など後に不要と
なる部分を除いて上下両面(図示は上面のみ)に図面斜
線で示すめっき層が形成されている。図面破線領域は次
工程で樹脂基体を成形する領域である。
【0025】次いで、図2(c)に示すように、トラン
スファー成型法によりリードフレームに熱硬化性樹脂を
封止し、リードフレームに樹脂基体を一体成形する。
【0026】次いで、図2(d)に示すように、半導体
素子搭載工程及びワイヤボンディング工程で不都合が生
じることがないようリードフレームの表面に付着した樹
脂ばりを除去する。この樹脂ばり除去方法としては、薬
液に浸漬した後、ウォータージェット、湿式ブラストを
行うことで良好に樹脂ばりを除去することができた。こ
の後、リードフレームから個々のホログラム用パッケー
ジに切り離し、半導体素子搭載工程に送られる。
【0027】このような製造方法を採用することによ
り、樹脂基体内に埋設したダイパット及び内部リード端
子の下面にも金属めっき層を形成することができ、樹脂
剥離やこれを原因とする樹脂クラックなどが発生するこ
とがない。
【0028】また、リードフレームにめっき層を形成す
る工程で周知の部分めっき法を用いてリードフレームの
外桟などの不要部分にめっき層を形成しないため、高価
な金めっきを無駄にすることなくコストを低減すること
ができる。
【0029】さらに、樹脂ばり除去工程をリードフレー
ムにめっき層を形成した後に行うことにより、従来のよ
うにめっき層を形成する前に行うより、良好に樹脂ばり
を除去することができる。
【0030】
【発明の効果】以上説明したように本発明によれば、熱
ストレスなどにより樹脂剥離やこれに原因する樹脂クラ
ックなどが生じることがない。また、高価な金めっきを
必要部分にのみ付けることができるため、コストを低減
することができる。さらに、リードフレームの表面に付
着した樹脂ばりを良好に除去することができる。
【図面の簡単な説明】
【図1】本発明による半導体中空パッケージの断面図
【図2】本発明による半導体中空パッケージの製造工程
【図3】本発明による半導体中空パッケージの製造工程
中の状態を示す上面図
【図4】従来の半導体中空パッケージの断面図
【図5】従来の半導体中空パッケージの製造工程図
【符号の説明】
1 樹脂基体 2 樹脂基体側壁 3 ダイパット 4 リード端子 4a 内部リード端子 4b 外部リード端子 5 下地ニッケルめっき層 6 金めっき層 11 リードフレーム 12 リードフレーム外桟

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 樹脂基体の上面に半導体素子を搭載する
    ダイパット及びリード端子を配置し、前記樹脂基体の上
    方を蓋体で覆った半導体中空パッケージであって、前記
    樹脂基体内に埋設される部分を含む前記ダイパット及び
    リード端子の上下両面に金属めっき層が形成されたこと
    を特徴とする半導体中空パッケージ。
  2. 【請求項2】 金属めっき層が、下地ニッケルめっき層
    を介して形成された金めっき層であることを特徴とする
    請求項1記載の半導体中空樹脂パッケージ。
  3. 【請求項3】 半導体素子を搭載するダイパット及びリ
    ード端子を備えたリードフレームを形成し、前記リード
    フレームのダイパット及びリード端子の上下両面に金属
    めっき層を形成し、前記リードフレームに樹脂基体を一
    体成形した後、前記樹脂基体の上面に露出する前記ダイ
    パット及びリード端子に付着した樹脂ばりを除去するこ
    とを特徴とする半導体中空パッケージの製造方法。
  4. 【請求項4】 金属めっき層が、下地ニッケルめっき層
    を介して形成された金めっき層であることを特徴とする
    請求項3記載の半導体中空樹脂パッケージの製造方法。
JP3667699A 1999-02-16 1999-02-16 半導体中空パッケ―ジ及びその製造方法 Ceased JP3007891B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3667699A JP3007891B1 (ja) 1999-02-16 1999-02-16 半導体中空パッケ―ジ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3667699A JP3007891B1 (ja) 1999-02-16 1999-02-16 半導体中空パッケ―ジ及びその製造方法

Publications (2)

Publication Number Publication Date
JP3007891B1 true JP3007891B1 (ja) 2000-02-07
JP2000236036A JP2000236036A (ja) 2000-08-29

Family

ID=12476469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3667699A Ceased JP3007891B1 (ja) 1999-02-16 1999-02-16 半導体中空パッケ―ジ及びその製造方法

Country Status (1)

Country Link
JP (1) JP3007891B1 (ja)

Also Published As

Publication number Publication date
JP2000236036A (ja) 2000-08-29

Similar Documents

Publication Publication Date Title
JP3155741B2 (ja) Cspのbga構造を備えた半導体パッケージ
JP4032063B2 (ja) 半導体装置の製造方法
KR100220154B1 (ko) 반도체 패키지의 제조방법
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
KR100859624B1 (ko) 반도체 장치의 제조 방법
JP2003023134A (ja) 半導体装置およびその製造方法
JP2008160148A (ja) 電子パッケージの形成方法
JP4329678B2 (ja) 半導体装置に用いるリードフレームの製造方法
JPH10163401A (ja) リードフレーム、半導体パッケージ及び半導体パッケージの製造方法
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
JPH07211852A (ja) リードフレーム、それを用いた半導体装置及びその製造装置
JP3007891B1 (ja) 半導体中空パッケ―ジ及びその製造方法
US20020048851A1 (en) Process for making a semiconductor package
JPH0936155A (ja) 半導体装置の製造方法
JPH05144865A (ja) 半導体装置の製造方法と製造装置
JP3543681B2 (ja) リードフレーム
US6537858B1 (en) Method for manufacturing semiconductor device
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
TWI249834B (en) Semiconductor device and its manufacturing method
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JPH1041423A (ja) 半導体パッケージの製造方法
JPH06302744A (ja) 成形パッケージ装置用リードフレーム加工方法
JP4206410B2 (ja) 半導体装置の製造方法
JP4569048B2 (ja) 面実装型半導体パッケージおよびその製造方法
JP2003174121A (ja) 半導体装置

Legal Events

Date Code Title Description
RVOP Cancellation by post-grant opposition