JPH1041423A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JPH1041423A
JPH1041423A JP8192171A JP19217196A JPH1041423A JP H1041423 A JPH1041423 A JP H1041423A JP 8192171 A JP8192171 A JP 8192171A JP 19217196 A JP19217196 A JP 19217196A JP H1041423 A JPH1041423 A JP H1041423A
Authority
JP
Japan
Prior art keywords
package
metal layer
lead frame
resin
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8192171A
Other languages
English (en)
Inventor
Hideyuki Takahashi
秀幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8192171A priority Critical patent/JPH1041423A/ja
Publication of JPH1041423A publication Critical patent/JPH1041423A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/4813Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 高価なメッキ処理工程を省略でき、又はメッ
キ処理工程とばり除去工程とを合理化して、低コスト
で、中空型パッケージを成形することのできる半導体パ
ッケージの製造方法を提供すること。 【解決手段】 基材Sの表面に金でなる第1金属層Gを
形成し、第1金属層Gの外側表面にアルミニウムでなる
第2金属層Lを形成したクラッド材Cを、リードフレー
ムFに成型し、このリードフレームFに樹脂でなる凹型
のパッケージ12を一体成形する。更に、このリードフ
レームFにパッケージ12が一体成形された全体10’
をアルカリ溶液に漬け、パッケージ12から露出してい
る第2金属層Lのみを除去し、水圧によって樹脂ばりb
を除去して、第1の金属層Gを露出させる。その後、パ
ッケージ12の上方に蓋11を設けて、中空型パッケー
ジとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体パッケージ
の製造方法に関し、特に凹型のパッケージを形成した
後、蓋を用いて中空型のパッケージとする半導体パッケ
ージの製造方法に関するものである。
【0002】
【従来の技術】トランジスタ、IC、LSI等の半導体
装置のパッケージは、セラミックや金属で形成されるも
のよりも、低コスト化のために、プラスチックでモール
ド成形される(樹脂モールドによる)ものが主流になっ
てきている。しかしながら、プラスチックでパッケージ
を形成した場合には、半導体素子やリードフレームに比
べてパッケージの熱膨張係数が大きいので、内部にスト
レスが生じる。現在、半導体の大型化、配線の微細化に
伴って、パッケージは小型化・薄肉化されてきており、
そのため、内部ストレスによってパッケージにクラック
が生じるという応力の問題がある。更に、CCD等など
の固体撮像素子のように、光を信号として取り入れるよ
うな半導体装置のパッケージとしてプラスチックを用い
ると、モールド成形時に、プラスチック(樹脂)の中に
気泡(ポイド)ができたり、異物が混入したり、成形ジ
マや表面にきずができて、透明性を落として、光信号を
確実に取り入れることができないなどの問題がある。
【0003】そこで、図14に示されるように、インナ
リード4aとアウタリード4bとを一体成形したリード
部4を中心にして、上下に全体として凹型の断面を有す
るパッケージ2をプラスチックで形成し、このパッケー
ジ2のキャビティ2a内に半導体チップ3をマウント
し、更にキャビティ2aの上方を、透明ガラス6で接着
剤5を用いてシールした中空型パッケージを有する半導
体装置1が製造されている。従来、この半導体装置1
は、以下のようにして製造される。
【0004】まず、図9に示されるようなリードフレー
ムF’を、例えば42アロイなどの剛性のある金属材の
板を金型で打ち抜き、成形する。又、エッチング加工に
よりリードフレームFを加工する事も出来る。このリー
ドフレームF’は、14個のリード部4’及び吊りピン
P’で支持されたダイパッド部D’を有しているが、こ
のうち半導体チップをマウントするダイパッド部D’
を、図10に示されるように、周囲のリード部4’より
一段低く凹ませる。次に、モールド成形により、図11
に示されるように、このリードフレームF’を中心とし
て上下にプラスチックのパッケージ2を形成するが、パ
ッケージ2のリードフレームF’より上方に形成される
上部2bは、図9の2点鎖線で囲まれる部分Rに形成さ
れている。なお、図11及び図12において、上部2b
より内方にあるリード部4’がインナリード4a’であ
り、パッケージ2より外方に突出したリード部4’がア
ウタリード4b’である。
【0005】このとき、すなわち樹脂によってモールド
成形すると、図11に示されるように、ダイパッド部
D’やインナリード4a’などには、樹脂ばりb’が発
生する。そのため、この樹脂ばりb’を、例えば液体ホ
ーニング法(水の中に研磨粒子を入れて樹脂を削り取る
方法)等で除去し、図12で示されるようにリードフレ
ームF’を形成している金属の表面4aa’を露出させ
る。その後、図13で示されるようにボンディングのた
めに、インナリード4a’(及びダイパッド部D’)
に、AuやAgなどのメッキMを施してインナリード4
aとする。またアウタリード4b’も、ハンダ付けのた
めに、AuやAgなどのメッキM’を施してアウタリー
ド4bとする。その後、半導体チップ3をダイパッド部
D’に装着し、Au線W’などでワイヤボンディング
し、更にパッケージ2のキャビティ2aの上方を透明ガ
ラス6で接着剤5によって密閉し、その後、実装用のリ
ード加工(リードフレームの不要部分を切断し、アウタ
リードの足曲げ)を行なって完成させる。又アウタリー
ド足曲げ後ダイボンド、ワイヤボンド、ガラスシール等
の組立工程を実施する場合もある。
【0006】上記従来の製造方法では、リードフレーム
F’に凹型のパッケージ2を一体形成する際には、イン
ナリード4a’の上やダイパッド部D’の上などに樹脂
ばりb’が発生し、この樹脂ばりb’を除去するという
工程が必要である。また、パッケージ2の形成時にリー
ド部4a’の押さえが不十分である場合には、すなわち
樹脂モールド用の金型にリード部4a’を固定させて樹
脂を成形する際に、リード部4a’の固定がしっかりと
なされていない場合には、厚ばりが発生してしまい、こ
の時には、樹脂ばりb’の除去に、大変な時間と手間を
必要としていた。
【0007】一方、特開平1−161876号公報に
は、キャビティ内にチップを設け、透明材の蓋で封止し
た中空型パッケージでなる固体撮像装置が示されている
が、この固体撮像装置のインナリードの表面には、イン
ナリードとボンディングパッドとのボンダビリティ(b
ondability)を向上させるために、アルミニ
ウム(Al)でなるクラッド層が形成されている。この
クラッド層は、ダイパッドの表面及び(半導体装置の完
成後の位置決め用の)位置決め部の表面にも形成されて
おり、このうち位置決め部はパッケージ形成後も露出す
るので、通常、ソルダビリティ(soldabilit
y)の向上のためにパッケージ形成後にアウタリード部
をメッキ処理する際には、この位置決め部にもメッキが
施される。クラッド層上にメッキが形成されると、メッ
キが剥れ易く製造工程中において異物となり、固体撮像
装置の特性が劣化するので、この特開平1−16187
6号公報では、メッキ処理する前に位置決め部に耐メッ
キコート材を施して、位置決め部にメッキが形成されな
いようにしている。
【0008】また、特開平3−94466号公報には、
インナリードが形成される部分にのみ帯状にクラッド層
を形成し、位置決め部にはクラッド層を形成しないこと
によって、位置決め部がメッキ処理されても、メッキが
剥れて異物となり固体撮像装置の特性が劣化することを
防止している。
【0009】上記特開平1−161876号公報、特開
平3−94466号公報及び上記従来例では、インナリ
ード及びアウタリードにメッキが施されているが、この
メッキを施す際には、リードフレームにパッケージが成
形された全体をメッキ液に漬けている。そのため、メッ
キ液やパッケージが汚れてしまい、メッキ液に漬けた後
にパッケージを洗浄する必要がある。また、メッキを施
さなくてもよい部分(上記特開平3−94466号公報
では位置決め部)にもメッキが施され、高価なメッキ液
の損失が大きい。そのため、生産コストが高くなってい
た。
【0010】
【発明が解決しようとする課題】本発明は、上記問題点
に鑑みてなされ、高価なメッキ液を不要とし、更に、ば
り取り及びメッキ処理の製造工程の合理化を行って、低
コストの中空型パッケージを形成することができる半導
体パッケージの製造工程を提供することを課題とする。
【0011】
【課題を解決するための手段】以上の課題は、金属材を
リードフレームに成型し、該リードフレームに凹型のパ
ッケージを一体成形し、蓋を用いて前記凹型のパッケー
ジを中空型パッケージとした半導体パッケージの製造方
法において、前記金属材が、基材の両表面に第1の金属
層が形成され、該第1の金属層の外側表面に第2の金属
層が形成されたクラッド材であり、該金属材を前記リー
ドフレームに成型し、該リードフレームに前記凹型のパ
ッケージを一体成形した後、前記第2の金属層のみを除
去して、前記第1の金属層を露出させて、前記蓋を用い
て前記凹型のパッケージを中空型パッケージとしたこと
を特徴とする半導体パッケージの製造方法、によって解
決される。
【0012】すなわち、リードフレームを形成している
クラッド材の表面に形成されている第2の金属層を溶か
し、樹脂ばりを除去した際には、ボンディング仕易い金
属でなる第1の金属層が露出するので、リードフレーム
に凹型のパッケージを一体形成した後に、高価なメッキ
液を用いてメッキを施す必要がない。すなわち、高価な
メッキ液を必要としないので、低コストで半導体パッケ
ージを製造することができる。
【0013】
【発明の実施の形態】基材の両表面に第1の金属層を形
成し、その第1の金属層の外方表面に第2の金属層を形
成したクラッド材でなるリードフレームに、凹型のパッ
ケージを一体成形した後、前記第2の金属層のみを除去
して、前記第1の金属層を露出させ、蓋を用いて凹型の
パッケージを中空型パッケージとするので、リードフレ
ームにパッケージを一体成形した後に、メッキ液を用い
てメッキを施す必要がない。すなわち、メッキ液により
パッケージが汚れることはなく、また高価なメッキ液を
用いる必要がないので、低コストで半導体パッケージを
製造することができる。
【0014】また、樹脂モールドにより、凹型のパッケ
ージをリードフレームに一体形成させる際には、すなわ
ちパッケージを低コストのプラスチックで成形する場合
には、第2の金属層のみを除去して、第1の金属層を露
出させることで、同時に、第2の金属層の上に形成され
る樹脂ばりを除去することができる。すなわち、更なる
低コスト化のために樹脂モールドによりパッケージを形
成させる場合には、従来のばり除去工程とメッキ処理工
程とを同一の工程にすることができる(製造工程数が減
る)ので、これに要する時間と手間が、従来より少なく
なる。
【0015】また、ダイボンディングやワイヤボンディ
ングなどの組立工程中の最高温度以下で、第1の金属層
と合金化しないような第2の金属層を用いれば、第2の
金属層のみを除去し、同時に第1の金属層を露出させる
ことが、容易にできる。
【0016】更に、リードフレームに凹型のパッケージ
を一体形成した後に、安価な(所定の)溶液に漬けて、
この溶液に第2の金属を溶かして、第2の金属のみを除
去した後、水圧を用いて第1の金属層を露出させるよう
にすれば、第1の金属層が削り取られることなく、すな
わち第1の金属がダメージを受けることなく、第1の金
属の表面が確実に露出する。また、同時にパッケージの
水洗い(洗浄)も行える。
【0017】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【0018】図1には、本実施例の半導体パッケージの
製造方法で製造されたDIP(Dual Inline
Package)型の半導体装置10の正面断面図が
示されている。図1において、半導体装置10は、主と
して、例えば透明ガラスなどでなる蓋11と、凹型のパ
ッケージ12と、半導体チップ13と、複数のリード部
14とから構成されている。リード部14は、パッケー
ジ12のキャビティ12a内に突出するインナリード1
4aと、パッケージ12より外方に突出するアウタリー
ド14bとが一体形成されており、これらは、例えば、
42アロイ(ニッケル:42%、鉄:58%重量比の合
金)やコバール(鉄、ニッケル、コバルトの合金)など
の剛性のある基材Sに、金(Au)でなる第1金属層G
が被覆されている。このリード部14を中心として、こ
の上下に、全体として断面形状がほぼ凹型のパッケージ
12が形成されているのであるが、これは例えばエポキ
シ樹脂などの熱硬化性の樹脂でなる。また蓋11は、こ
のパッケージ12の上方に、接着材20によって装着さ
れている。更に、半導体チップ13は、本実施例では、
光電変換部及び走査部を2次元的に配列した撮像素子で
あり、ダイパッド部DにAgペースト21によりマウン
トされている。なお、Wはボンディングワイヤの金線を
示している。
【0019】次に、この半導体装置10の製造方法につ
いて、図2乃至図8を参照して説明する。
【0020】図2に示すように、例えば0.5〜3.0
mm程度の厚さの42アロイやコバールなどのメタル材
でなる基材Sの両表面に、ボンディング仕易い貴金属、
本実施例では金でなる第1金属層Gを、メッキ又は圧延
加工により、例えば0.05μ〜2μ程度の厚さに形成
する。更に、この2つの第1金属層Gの外側、すなわち
表面に、200℃以下で第1金属層Gの金属(本実施例
では金)と合金化しない金属、例えばアルミニウム(A
l)でなる第2金属層Lを圧延加工により、例えば0.
5μ〜10μ程度の厚さに形成する。すなわち、図2
(図において各層の厚みは厳密に記載していない)に示
すように、基材Sを中心として上下3層のクラッド材C
を形成する。この場合Auの密着性向上のためにAuの
下地にNi等の薄膜層(0.5〜5μ)をメッキ又は圧
延加工により付加し4層構造にする事もあり得る。な
お、本実施例の上記の圧延加工は、従来公知の圧延技術
(お互いのメタル洗浄荒らし、真空圧延加工など)をそ
のまま、用いている。
【0021】次に、このクラッド材Cを、金型を用い
て、従来例と同様に、例えば図9に示されるような形状
に打ち抜き加工(いわゆるスタンピング加工)を行なっ
て、リードフレームFを形成する。このリードフレーム
Fは、従来例のリードフレームF’と同様に、リード部
14’及び吊りピンPで支持されたダイパッド部Dを有
する。そして、図3に示されるように、半導体チップ1
3の表面の高さをインナリード14aの高さに近づけて
ワイヤボンディングを容易に行うために、ダイパッド部
Dを周囲のリード部14より一段低く、凹ませる。
【0022】次に、この図3に示されたリードフレーム
Fを骨組みとし、凹型パッケージ用の金型を用いて、樹
脂成形材料、本実施例では、熱硬化性のエポキシ樹脂で
モールド成型し、図4に示されるような凹型のパッケー
ジ12を、リードフレームFに一体成形する。なお、リ
ードフレームFより上方に形成されるパッケージ12の
上部12bは、従来例とほぼ同様な位置に、すなわち図
9の2点鎖線で囲まれた部分Rに形成される。このと
き、本実施例では、樹脂ばりを抑えるための特別な方法
を取らないので、当然、従来例と同様に、ダイパッド部
Dの上面やインナリード14a’の上面などには、樹脂
ばりbが形成される。
【0023】次に、リードフレームFにパッケージ12
が一体成形された全体10’を、例えば苛性ソーダなど
のアルカリ溶液に漬ける。パッケージ12を構成してい
る樹脂は充分に硬化しており、また第1金属層Gは金で
なるので、パッケージ12と第1金属層Gとが、アルカ
リ溶液に溶けることはないが、第2金属層Lのアルミニ
ウムは、アルカリ溶液に溶ける。すなわちパッケージ1
2から露出している第2金属層Lだけがアルカリ溶液に
溶けることになる。通常、樹脂ばりbは100μm以下
の厚さであるので、リードフレームFにパッケージ12
が一体成形された全体10’をアルカリ溶液に漬ける
と、樹脂ばりbの下の第2金属層Lは、側面から徐々に
侵されて溶ける。従って、パッケージ12との連結部が
薄い樹脂ばりbの場合には、(この樹脂ばりbを支えて
いた)直下層がなくなったのと同時に、パッケージ12
との連結が切れ、すなわち樹脂ばりbは剥れて除去され
る。あるいはまた、樹脂ばりbが形成されている直下層
の第2金属層Lがなくなるために、樹脂ばりbは、パッ
ケージ12に付着してはいるが、浮遊した状態となる。
なお、パッケージ12内部のにある第2金属層L’は、
その側面が多少、侵されて溶けることはあるが、図5に
示すように、ほとんど溶けずに残る。
【0024】樹脂ばりbがパッケージ12に付着してい
るが、浮遊状態となっているところで、例えば、10〜
300kg/cm2 などの水圧をかけて、リードフレー
ムFとパッケージ12とが一体成形された全体10’を
水洗いする。この水圧によって、図6に示されるよう
に、樹脂ばりbとパッケージ12との連結が切れて、浮
遊した状態の樹脂ばりbが完全に除去される。それと同
時に、金でなる第1金属層Gの表面が露出する。そし
て、充分に洗浄した後、乾燥させる。
【0025】次に、図7に示すように、ダイボンディン
グ及びワイヤボンディングを行う。本実施例のダイボン
ディングは、ダイパッド部DにAgペースト21を塗布
し、その上に半導体チップ13を装着させる。このとき
のダイパッド部Dと半導体チップ13との装着はAu−
Si共晶やハンダによる方法などでもよいが、Agペー
スト21は柔らかいため、半導体チップ13とダイパッ
ド部Dとの熱膨張の差を吸収できる。従って、歪による
ソリが厳禁であるCCD等の撮像素子を半導体チップ1
3としてダイボンディングする本実施例では、Agペー
スト21を用いている。更に、露出した第1金属層Gを
上面に有するインナリード14aと、半導体チップ13
上に形成したボンディングパッド(図示しない)とを、
金線(又はアルミニウム線などでもよい)Wで接続する
(ワイヤボンディングを行う)。
【0026】その後、図8に示すように、透明ガラスの
蓋11を、パッケージ12の上方に、例えばエポキシ系
樹脂の接着剤20により、パッケージ12を完全にシー
ルする。このときは、当然、ドライエアやドライ窒素
(N2 )などの低湿度の雰囲気でシールする。更に、接
着剤20は熱をかけて硬化させるため、パッケージ12
のキャビティ12a内の気体が膨張し蓋11が持ち上が
って気体の流通路が形成されることがあるので、これを
抑制するため、蓋11を、例えば治具を用いて均一に加
圧して(場合によっては蓋11に重しをのせて加圧し
て)接着材20を充分に硬化させる。充分に接着剤20
が硬化したならば、リードフレームFの不要な部分の切
断、アウタリード14bの足曲げなどのリード加工を行
い、最後に、マークを施して、図1に示されるような中
空型のパッケージを有する半導体装置10が完成する。
【0027】本実施例では、基材S、第1金属層G及び
第2金属層Lからなるクラッド材CでリードフレームF
を形成し、このリードフレームFに凹型のパッケージ1
2を一体成形し、その後にアルカリ溶液に漬けて、第2
金属層Lのみを溶かすことによって第2金属層Lを除去
し、更に水圧を用いて、第1金属層Gの表面を露出させ
た。すなわち、凹型のパッケージ12を形成した際に発
生する樹脂ばりbを、クラッド材Cの表面に形成されて
いる第2金属層Lを溶かし(このときに樹脂ばりbの一
部も除去される)水圧により第1金属層Gを露出させる
ことによって、完全に除去することができる。また、露
出された第1金属層Gは、ボンディング仕易い金属でな
るので、ボンディング性を高めるために従来、パッケー
ジ形成後に行っていたメッキ処理をする必要がない。従
って、高価なメッキ液が必要なく、また低コストのプラ
スチックを用いたパッケージとしても、樹脂ばりbの除
去に時間や手間がかからないので、更なる低コスト化を
実現することができる。
【0028】なお、第2金属層として、本実施例では2
00℃以下で第1金属層を形成する金属と合金化しない
金属としたが、これは、本実施例の半導体チップ13で
ある撮像素子は熱によるダメージを大きく受けるので、
一般に、ダイボンド(通常150〜300℃の温度で行
われる)及びワイヤボンド(通常200〜300℃の温
度で行われる)などの組立工程における温度を200℃
以下としており、この組立温度内で、第1金属層と第2
金属層とが合金化すると、第2金属層のみを溶かして第
1金属層を露出させることが困難となる。すなわち、2
00℃は、本実施例の組立温度の最高温度であり、本実
施例ではこの温度以下で、第1金属層Gの金属と合金化
しない第2金属層を用いているので、容易に、第2金属
Lのみを除去することができる。
【0029】なおまた、本実施例では、第2金属層Lを
溶かした後、水圧により樹脂に付着している樹脂ばりb
を除去したが、水圧の代わりに液体ホーニングによって
も樹脂ばりbを除去することは可能である。しかしなが
ら、本実施例では、露出させる第1金属層Gは柔らかい
金でなるため、液体ホーニングによる方法を用いると、
第1金属層Gがダメージを受ける(削り取られる)恐れ
があるので、水圧により樹脂ばりbを除去するのがよ
い。また、水圧による方法は、液体ホーニングを用いる
よりも安価である。但し柔らかい研磨剤を用いる事によ
りAuメッキがダメージを受けなければ液体ホーニング
を用いて除去する事も可能である。
【0030】以上、本発明の実施例について説明した
が、勿論、本発明はこれに限定されることなく、本願発
明の技術的思想に基づいて種々の変形が可能である。
【0031】例えば、上記実施例では、第2金属層とし
て両性(amphoteric)金属のアルミニウムを
用いたので、メッキ液に比べてはるかに安価な苛性ソー
ダなどのアルカリ溶液により、第2金属層Lのみを除去
したが、これ以外の溶液、上記実施例では第1金属層G
が金でなるので、例えばりん酸等の酸性溶液を用いて、
第2金属層のみを除去してもよい。すなわち、第1金属
層として形成された金属が溶けずに、第2金属層のみが
溶ける(メッキ液よりも)安価な溶液を用いるとよい。
なおまた、公知のエッチング技術を用いて第2金属層の
みをエッチングして除去してもよい。
【0032】また、上記実施例では、第1金属層として
金を用いたが、ボンディング仕易い貴金属であればよ
く、例えばパラジウム(Pd)、銀(Ag)、ルテニウ
ム(Ru)などでもよい。
【0033】更に、上記実施例では、パッケージ12を
熱硬化性のエポキシ樹脂を用いたが、他の熱硬化性の樹
脂でもよいし、またPPS(ポリフェニレンスルフィ
ド)等の熱可塑性樹脂等の樹脂形成材料を用いてもよ
い。
【0034】また、本実施例では、半導体チップ13が
撮像素子であるので、透明ガラスでなる蓋11を用いた
が、撮像素子以外の半導体チップ13を装着する際に
は、メタルやセラミックやプラスチックなどでなる蓋を
用いて、シールしてもよい。
【0035】更に、上記実施例では、DIP型の半導体
装置について説明したが、他の形状の半導体装置、例え
ばSOP(Small Outline Packag
e)型やQFP(Quad Flat Packag
e)型の半導体装置にも適用可能である。
【0036】また、上記実施例では、更なる低コスト化
のために、凹型のパッケージを樹脂により形成し、第1
金属層を露出する際に樹脂ばりも除去するようにした
が、樹脂以外の凹型のパッケージに本発明を適用するこ
とも可能で、このときには樹脂ばりが発生しないので、
その除去という効果は得られないが、リードフレームを
形成するクラッド材の一部である第1の金属層を露出さ
せることにより、高価なメッキ液を用いたメッキ処理を
しなくてよいという効果は得られるので、低コストで半
導体パッケージを製造することができる。
【0037】
【発明の効果】以上述べたように、本発明の半導体パッ
ケージの製造方法によれば、以下のような効果を奏す
る。
【0038】ボンディング仕易い金属をメッキする必要
がないので、高価なメッキ液が不要となり、生産コスト
を低下させることができる。また、パッケージを低コス
トのプラスチックで成型する際に発生する樹脂ばりを、
ボンディング仕易い第1の金属を露出させる際に同時に
除去することができるので、すなわち、従来のメッキ処
理と樹脂ばり除去を一つの工程で行えるので、生産工程
数が少なくなり、製造が容易となる。また、リードフレ
ームにパッケージを一体形成した後、安価な溶液に漬け
て、樹脂ばりが上面に形成されている第2の金属層のみ
を除去し、水圧により完全に樹脂ばりを除去するので、
従来のメッキ処理と樹脂ばり除去を1つの工程として
も、容易にこの工程が行える。また厚ばりが発生して
も、この厚ばりを支えている第2金属層が除去されるの
で、容易で確実に、厚ばりを除去することができる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの製造方法で製造さ
れた半導体装置の正面断面図である。
【図2】本発明の半導体パッケージの製造方法の第1段
階を説明する未完成の半導体装置の模式断面図である。
【図3】本発明の半導体パッケージの製造方法の第2段
階を説明する未完成の半導体装置の模式断面図である。
【図4】本発明の半導体パッケージの製造方法の第3段
階を説明する未完成の半導体装置の模式断面図である。
【図5】本発明の半導体パッケージの製造方法の第4段
階を説明する未完成の半導体装置の模式断面図である。
【図6】本発明の半導体パッケージの製造方法の第5段
階を説明する未完成の半導体装置の模式断面図である。
【図7】本発明の半導体パッケージの製造方法の第6段
階を説明する未完成の半導体装置の模式断面図である。
【図8】本発明の半導体パッケージの製造方法の第7段
階を説明する未完成の半導体装置の模式断面図である。
【図9】従来例のリードフレームの平面図である。
【図10】図9の[10]−[10]線方向の断面図で
あり、従来の半導体パッケージの製造方法の第1段階を
説明する従来例の未完の半導体装置の模式断面図であ
る。
【図11】従来の半導体パッケージの製造方法の第2段
階を説明する従来例の未完成の半導体装置の模式断面図
である。
【図12】従来の半導体パッケージの製造方法の第3段
階を説明する従来例の未完成の半導体装置の模式断面図
である。
【図13】従来の半導体パッケージの製造方法の第4段
階を説明する従来例の未完成の半導体装置の模式断面図
である。
【図14】従来の半導体パッケージの製造方法によって
完成した従来例の半導体装置の模式断面図である。
【符号の説明】
10……半導体装置、10’……リードフレームにパッ
ケージが一体成形された全体、11……蓋、12……パ
ッケージ、13……半導体チップ、14……リード部、
14a……インナリード、14b……アウタリード、b
……樹脂ばり、C……クラッド材、D……ダイパッド
部、F……リードフレーム、G……第1金属層、L……
第2金属層、S……基材。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 金属材をリードフレームに成型し、該リ
    ードフレームに凹型のパッケージを一体成形し、蓋を用
    いて前記凹型のパッケージを中空型パッケージとした半
    導体パッケージの製造方法において、 前記金属材が、基材の両表面に第1の金属層が形成さ
    れ、 該第1の金属層の外側表面に第2の金属層が形成された
    クラッド材であり、 該金属材を前記リードフレームに成型し、該リードフレ
    ームに前記凹型のパッケージを一体成形した後、 前記第2の金属層のみを除去して、前記第1の金属層を
    露出させて、 前記蓋を用いて前記凹型のパッケージを中空型パッケー
    ジとしたことを特徴とする半導体パッケージの製造方
    法。
  2. 【請求項2】 前記パッケージが樹脂モールドによって
    形成されていることを特徴とする請求項1に記載の半導
    体パッケージの製造方法。
  3. 【請求項3】 前記樹脂はエポキシ樹脂であることを特
    徴とする請求項2に記載の半導体パッケージの製造方
    法。
  4. 【請求項4】 前記第1の金属層がボンディング仕易い
    貴金属でなることを特徴とする請求項1又は請求項2に
    記載の半導体パッケージの製造方法。
  5. 【請求項5】 前記第2の金属層が、組立工程中の最高
    温度以下で前記第1の金属層と合金化しない金属である
    ことを特徴とする請求項1又は請求項2に記載の半導体
    パッケージの製造方法。
  6. 【請求項6】 前記リードフレームに前記凹型のパッケ
    ージを一体形成した後に、 所定の溶液に漬けて、該所定の溶液に前記第2の金属を
    溶かして、該第2金属のみを除去した後、 水圧を用いて、前記第1の金属層を露出させることを特
    徴とする請求項1又は請求項3に記載の半導体パッケー
    ジの製造方法。
JP8192171A 1996-07-22 1996-07-22 半導体パッケージの製造方法 Pending JPH1041423A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8192171A JPH1041423A (ja) 1996-07-22 1996-07-22 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8192171A JPH1041423A (ja) 1996-07-22 1996-07-22 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JPH1041423A true JPH1041423A (ja) 1998-02-13

Family

ID=16286871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8192171A Pending JPH1041423A (ja) 1996-07-22 1996-07-22 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JPH1041423A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000057466A1 (en) * 1999-03-22 2000-09-28 Rjr Polymers, Inc. Lead frame moisture barrier for molded plastic electronic packages
FR2859066A1 (fr) * 2003-08-14 2005-02-25 Int Rectifier Corp Module de puissance a grille de connexion formant un insert de moulage
JP2007335730A (ja) * 2006-06-16 2007-12-27 Nichia Chem Ind Ltd 半導体素子搭載用パッケージ及び半導体装置並びにそれらの製造方法
JP2010232243A (ja) * 2009-03-26 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法
JPWO2013069767A1 (ja) * 2011-11-11 2015-04-02 株式会社Neomaxマテリアル 発光素子用基板、発光モジュールおよび発光モジュールの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000057466A1 (en) * 1999-03-22 2000-09-28 Rjr Polymers, Inc. Lead frame moisture barrier for molded plastic electronic packages
FR2859066A1 (fr) * 2003-08-14 2005-02-25 Int Rectifier Corp Module de puissance a grille de connexion formant un insert de moulage
JP2007335730A (ja) * 2006-06-16 2007-12-27 Nichia Chem Ind Ltd 半導体素子搭載用パッケージ及び半導体装置並びにそれらの製造方法
JP2010232243A (ja) * 2009-03-26 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法
JPWO2013069767A1 (ja) * 2011-11-11 2015-04-02 株式会社Neomaxマテリアル 発光素子用基板、発光モジュールおよび発光モジュールの製造方法

Similar Documents

Publication Publication Date Title
KR100862439B1 (ko) 반도체 집적 회로 장치
KR101054602B1 (ko) 반도체 장치의 제조 방법
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP3169919B2 (ja) ボールグリッドアレイ型半導体装置及びその製造方法
CN102265394B (zh) 多行引线框架的结构及其半导体封装及制造方法
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2000012758A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
US8193041B2 (en) Semiconductor device and manufacturing method of the same
JPH1041423A (ja) 半導体パッケージの製造方法
JP6357684B2 (ja) リードフレーム、光半導体装置用樹脂付きリードフレーム及びこれらの製造方法、並びに光半導体装置
JPH05144865A (ja) 半導体装置の製造方法と製造装置
JP3756338B2 (ja) 半導体装置の製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JP4335203B2 (ja) 半導体装置の製造方法
KR101297662B1 (ko) 리드프레임의 제조방법
KR100819799B1 (ko) 다열리드형 반도체 패키지 제조 방법
JP2005166694A (ja) プリモールド型半導体装置の製造方法
JPH11135546A (ja) 樹脂封止型半導体装置及びその製造方法
JP3007891B1 (ja) 半導体中空パッケ―ジ及びその製造方法
JP2005335086A (ja) 回路基板、樹脂成形体、電子部品、及び、樹脂成形体又は電子部品の製造方法
KR100973289B1 (ko) 반도체 패키지의 제조방법
JPH0536863A (ja) 半導体装置
JP2004207758A (ja) 樹脂封止型半導体装置
JPH11260982A (ja) 樹脂封止型デバイスの製造方法
JPH08335661A (ja) 樹脂封止型半導体装置