JP2007335730A - 半導体素子搭載用パッケージ及び半導体装置並びにそれらの製造方法 - Google Patents

半導体素子搭載用パッケージ及び半導体装置並びにそれらの製造方法 Download PDF

Info

Publication number
JP2007335730A
JP2007335730A JP2006167459A JP2006167459A JP2007335730A JP 2007335730 A JP2007335730 A JP 2007335730A JP 2006167459 A JP2006167459 A JP 2006167459A JP 2006167459 A JP2006167459 A JP 2006167459A JP 2007335730 A JP2007335730 A JP 2007335730A
Authority
JP
Japan
Prior art keywords
package
semiconductor element
mounting
exposed
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006167459A
Other languages
English (en)
Inventor
Toshiyuki Hoshiba
俊之 星場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2006167459A priority Critical patent/JP2007335730A/ja
Publication of JP2007335730A publication Critical patent/JP2007335730A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】特別な手段を用いることなく、水分がパッケージ内に入り込むことがない半導体素子搭載用パッケージ及び半導体装置並びにそれらの製造方法を提供する。
【解決手段】凹部8を有するパッケージ本体7と、該パッケージ本体7に少なくとも一部が内包されてなるフレーム本体6とを有し、前記フレーム本体6は、前記凹部8の底面から露出する露出部を有するボンディング部3と、前記凹部8の側壁7Bに一部が内包される非露出部及びパッケージ本体7の側面から外側に突出するリード片部4A,5Aを有するリードフレーム部4,5と、を有し、前記非露出部は、前記パッケージ本体7と接するとともに、前記露出部は、金属層9A,9Bによって被覆されている。
【選択図】図2

Description

本発明は、例えば半導体素子であるトランジスタやコンデンサを搭載する他、発光ダイオードを搭載するのに特に適した半導体素子搭載用パッケージ及び半導体装置並びにそれらの製造方法に関する。
上記半導体を搭載する半導体素子搭載用パッケージでは、電極を構成する銅からなるフレームの少なくとも半導体素子搭載面側に電解メッキや無電解メッキにより反射層を構成する銀を被着させ、この銀を被着させたフレームを金型内に配置してから、溶融樹脂を射出し、冷却してから金型を開き、成形された半導体素子搭載用パッケージを取り出すことになる。このように製造された半導体素子搭載用パッケージに発光ダイオードを搭載することによって、発光ダイオードから横に拡がる拡散光を反射層にて前方側へ反射させることで、前方側へ多くの光を照射することができるようにしている。前記反射層を銀から構成することによって、反射効率を高めることができる効果があり、近年、銀を用いることが多くなってきている。
しかしながら、樹脂と銀とは密着性、つまり親和性(ぬれ性)が良くないことや、両者の熱収縮率の違いにより、樹脂の冷却時に銀と樹脂との間に隙間が発生することを回避することができないものであった。このように隙間が発生すると、隙間を通して湿気や水分が浸入してくるため、フレームや半導体素子の変色等の劣化現象を招いてしまう不都合があり、早期改善が要望されている。
前記水分の浸入を防止するものとしては、例えば樹脂成形体でなるパッケージ本体の底部に、蒸気不透過性物質からなる耐湿層をその片面がパッケージ本体の底部から露出するように備えさせたものが提案されている(例えば、特許文献1参照)。
特開2004−247546号公報(図1〜図4参照)
前記特許文献1の半導体素子搭載用パッケージでは、特別な耐湿層が必要となるだけでなく、その耐湿層をパッケージ本体に備えさせなければならず、コスト面と製造面の両方において不利になっていた。
又、樹脂との密着性のよい銅からなるリードフレームを樹脂にて覆う構成であるため、リードフレームと樹脂との間に隙間が発生し難いものの、熱収縮率の違いにより多少の隙間が発生してしまうこともある。そのため、その小さな隙間から水分が入り込んでしまうと、前記したようなフレームや半導体素子の変色等の劣化現象を招いてしまうことがあった。
本発明が前述の状況に鑑み、高出力に発光することができながら、特別な手段を用いることなく、水分がパッケージ内に入り込むことがない半導体素子搭載用パッケージ及び半導体装置並びにそれらの製造方法を提供することを課題とする。
本発明の半導体素子搭載用パッケージは、前述の課題解決のために、凹部を有するパッケージ本体と、該パッケージ本体に少なくとも一部が内包されてなるフレーム本体とを有し、前記フレーム本体は、前記凹部の底面から露出する露出部を有するボンディング部と、前記凹部の側壁に一部が内包される非露出部及びパッケージ本体の側面から外側に突出するリード片部を有するリードフレーム部と、を有し、前記非露出部は、前記パッケージ本体と接するとともに、前記露出部は、金属層によって被覆されていることを特徴としている。又、一対のリードフレーム部と半導体素子を搭載するためのボンディング部とからなるフレーム本体を、該ボンディング部の一部が露出する状態で樹脂にて覆うことによりパッケージ本体を形成するためのパッケージ本体形成工程と、前記パッケージ本体形成工程にて形成されたパッケージ本体の側面から外側へ突出する前記リードフレーム部のリード片部及びボンディング部の露出部のうちの少なくともボンディング部の露出部を導電性金属にて鍍金するための鍍金工程とを備えた半導体素子搭載用パッケージの製造方法であってもよい。
上記のように、パッケージ本体から露出するフレーム本体の露出部、つまりボンディング部の露出部を金属層によって被覆することによって、樹脂との密着性、つまり親和性(ぬれ性)のよい材料(例えば銅等)からパッケージ本体を構成している場合には、フレーム本体の非露出部分が樹脂に接しているから、フレーム本体と樹脂との境界面に、隙間が発生することがない又は少ない。又、リード片部にも金属層を被覆しておけば、フレーム本体と樹脂との境界面に隙間が発生した場合でも、金属層が隙間を塞ぐ役割をすることができるから、パッケージ内に水分が入り込むことがない。
前記フレーム本体は、銅板をプレスして構成されてもよい。
前記金属層が、導電性金属を電解鍍金または無電解鍍金してなり、鍍金する導電性金属が銀からなっていてもよい。
前記半導体素子搭載用パッケージに半導体素子を搭載し、該半導体素子を封止部材にて封止して、半導体装置を構成してもよい。又、前記半導体素子搭載用パッケージの製造方法にて製造された該半導体素子搭載用パッケージに半導体素子を搭載する搭載工程と、該搭載工程にて搭載された半導体素子を封止部材にて封止する封止工程とを備えた製造方法にて半導体装置を製造してもよい。
パッケージ本体から露出するフレーム本体の露出部、つまりボンディング部の露出部を金属層によって被覆することによって、フレーム本体と樹脂との境界面に隙間が発生することを回避することができる。又、例え前記隙間が発生したとしても、その隙間を金属層にて塞ぐことができるから、パッケージ内に水分が入り込むことがない。従って、金属層にて高出力に発光することができながらも、特別な手段を用いることなく水分がパッケージ内に入り込むことがないから、コスト面において有利にしながら長期間に渡って良好に使用することができる商品価値の高い半導体素子搭載用パッケージ及び半導体装置並びにそれらの製造方法を提供することができる。
フレーム本体が、樹脂との密着性、つまり親和性(ぬれ性)が良い銅板をプレスして形成されている場合には、隙間が発生してもその隙間の大きさが小さく、しかも発生した隙間を金属層にて確実に塞ぐことができ、好ましい。
金属層が導電性金属を電解鍍金または無電解鍍金してなり、鍍金する導電性金属が銀から構成されている場合には、反射効率を高めて反射光量の多い商品価値の高いものにすることができる。
図2(a)に半導体素子搭載用パッケージを示し、図2(b)に、半導体素子の一例である発光素子(発光ダイオードチップ)1を前記半導体素子搭載用パッケージの凹部8内に配置し、発光素子1を透光性樹脂部材、例えばシリコーン樹脂又はエポキシ樹脂等の封止樹脂2にて封止して構成された発光ダイオード(発光装置の一例)を示している。図2(b)では、前記封止樹脂2にて凹部8を全て埋めた状態にしているが、発光素子1を覆うことができる程度に凹部8を埋めてもよいし、封止樹脂2が凹部8の側面に密着しないドーム形状にしてもよい。又、ここでは、発光素子1を搭載するために適した半導体素子搭載用パッケージについて説明しているが、トランジスタやコンデンサ等の半導体素子を搭載する半導体装置であってもよい。
前記半導体素子搭載用パッケージは、前記凹部8を有するパッケージ本体7と、該パッケージ本体7に一部が内包されてなるフレーム本体6とを有し、前記フレーム本体6は、前記凹部8の底面から露出する露出部3Aを有するボンディング部3と、前記凹部8の側壁7Bに一部が内包される非露出部及びパッケージ本体7の側面から外側に突出するリード片部4A,5Aを有するリードフレーム部と、を有している。具体的には、前記フレーム本体6は、長尺な寸法の銅板を任意の大きさに切断し、プレスにて打ち抜き形成されてなり、前記フレーム本体6を樹脂にて覆うことにより前記パッケージ本体7を構成している。そして、前記ボンディング部3は、発光素子1を搭載するために備えられ、このボンディング部3から延びる前記リードフレーム部4,5は、電源を供給するために備えられている。ここでは、前記露出部3Aが、前記凹部8の底面と面一となる状態でボンディング部3の表面の一部を露出させた露出面となっているが、凹部8の底面よりも上方に突出した突出部であってもよい。前記露出面及び突出部を、凹部8の底面から露出する露出部3Aと称するものとする。
そして、前記フレーム本体6の非露出部分を樹脂にて直接覆うことにより該非露出部分が前記パッケージ本体7と接するとともに、前記リード片部4A,5A及び露出部3Aの両方(少なくとも露出部3Aだけでもよい)を導電性金属である銀(高反射率で導電性を有する金属)にて被覆して金属層としての反射層9A,9B及び鍍金層(場合によっては省略してもよい)10を備えさせている。前記反射層9A,9Bを備えさせることによって、発光素子1からの光の反射率を高めることができるようにしている。前記反射層9A,9Bのそれぞれが、前記発光素子1の正極及び負極に接続されているボンディングワイヤ11,12の他端を接続するために、前記凹部8に設けられた正電極及び負電極をそれぞれ構成している。前記リードフレーム部4,5の一部が外部に突出したものをリード片部4A,5Aとする他、リードフレーム部4,5全体が外部に突出したものをリード片部4A,5Aとしてもよい。前記ボンディングワイヤ11,12の他端を反射層9A,9Bに接続する他、ボンディング部3に直接接続してもよい。
前記パッケージ本体7は、底部7Aと、この底部7Aの外周縁から上方に立ち上げることにより発光素子1を取り囲むことで発光素子1からの拡散光を反射させて前方側へ集光させるためのリフレクター部を構成する側壁7Bとからなっているが、他の構成であってもよい。前記側壁7Bは、上部の開口側ほど外拡がりとなるテーパー面に構成されている。又、前記パッケージ本体7を成型するための樹脂としては、エポキシ樹脂、ポリエステル樹脂、シリコーン樹脂等の各種の熱可塑性樹脂を用いることができる。又、前記樹脂に必要に応じて、ガラス繊維やカーボン繊維、ガラスビーズ、シリカ、アルミナ等を添加してパッケージ本体7を成型することもできる。
前記金属層9a,9b,10は、電気鍍金、無電解鍍金、蒸着、銀鏡反応、スパッタ、光沢塗料など、従来から使用されている方法にて形成することができる。前記蒸着する場合には、例えば図3に示すように、部分的に蒸着し、蒸着していない部分に、前記発光素子1を載置することもできる。前記部分的に蒸着する場合には、必要となる部分に先に銀を蒸着し、銀が蒸着されたフレーム本体6を、樹脂にて覆うことでパッケージ本体7を構成して、半導体素子搭載用パッケージを製造することもできる。前記反射層9A,9Bを構成するものとして、反射率が高い銀を用いることが好ましいが、アルミニウムや白金等、銅に比べて反射率の高い導電性を有する金属であれば、どのような金属であってもよい。
図1に、金属板からフレーム本体6をプレス成形し、成形されたフレーム本体6を樹脂にて覆うことでパッケージ本体7を形成してから、鍍金処理するまでの過程をブロック図にて示している。
詳述すれば、まず、圧延された長尺の銅板を任意の大きさに切断し、切断された銅板のうちのフレーム本体6となる部分をプレス金型にて所望の形状にプレスする(プレス工程13)。次に、前記プレス加工されたフレーム本体6、通常は多数のフレーム本体6を銅板にプレス成形し、それら多数のフレーム本体6の特定部分を樹脂にて覆うことによりパッケージ本体7を形成するのである(パッケージ本体形成工程14)。前記パッケージ本体形成工程14にてパッケージ本体7を形成した後、パッケージ本体7の露出部分である露出部3Aを連続して又は断続的に(パッケージ本体7を1個ずつ)鍍金し(鍍金工程15)、各パッケージ本体7毎に切断して半導体素子搭載用パッケージの製造を終了するようにしている。
前記半導体素子搭載用パッケージの製造方法にて製造された該半導体素子搭載用パッケージに、半導体素子を搭載する搭載工程(図示せず)と、該搭載工程にて搭載された半導体素子を封止部材にて封止する封止工程(図示せず)とを備えさせた製造方法にて半導体装置を製造してもよい。
前記パッケージ本体形成工程14について詳述すれば、射出成型を行うための上下一対の金型にてパッケージ本体7を形成するようにしている。これら金型について説明をすれば、上側の金型に対して下側の金型をアクチュエータにて上下方向へ移動可能に構成している。前記下側の金型にて成形された成形物を金型から離脱させるためのエジェクタピンを前記下側の金型に備えている。前記エジェクタピンは、アクチュエータにて上方側(突出側)へ移動できるようになっている。前記金型の具体的構成は一例であり、他の構成であってもよい。
従って、上下の金型が離間した待機状態において、前記構成のフレーム本体6を上側の金型内に搬送手段を用いて位置させる。この状態から、下側の金型を上方へ移動させて上側の金型とで型閉する。次に、溶融樹脂を上側の金型に形成の溝部を介して上下の金型にて形成された形成空間内に射出してから、硬化するまで冷却する。前記樹脂が硬化すると、下側の金型を降下させる。この状態からエジェクタピンを下側金型内にある樹脂成形物、つまりパッケージ本体7が形成された半導体素子搭載用パッケージに接当させて上方へ押し出す。前記上方へ移動させた半導体素子搭載用パッケージ(樹脂成形物)を手動力にて又はロボットハンド等の動力を利用して自動的に取り出して作業を終了することになる。
前記のように製造された半導体素子搭載用パッケージに搭載工程にて半導体素子を搭載した後、該半導体素子を封止工程にて封止部材にて封止して、半導体装置を構成することになる。
前記のように樹脂との境界面は密着性の良い銅を位置させることによって、前記樹脂の冷却時に熱膨張率の違いがあっても、両者の境界面G(図2(a),(b)参照)での隙間が発生し難い利点がある。例え、前記隙間が発生したとしても、前記のようにパッケージ本体から外側へ突出するリード片部4A,5Aに鍍金して鍍金層10を備えさせることによって、発生した隙間を塞ぐことができるようになっている。
図4に、銅からなるフレーム本体6の表裏両面に銀を鍍金して反射層19を備えさせたものを、樹脂にて覆うことによってパッケージ本体7を備えさせて製造された半導体素子搭載用パッケージを示している。この場合には、銀と樹脂との境界面G(上下2箇所にある)に、熱膨張率の違いにより樹脂の冷却時に隙間が発生することになる(隙間が小さいため図では示していない)。図4では、フレーム本体6に鍍金する場合には、フレーム本体6を鍍金槽に浸けて行うことが一般的であり、この場合には、フレーム本体6の全面に銀を鍍金することになることから、この銀の量に対して図2で示した本発明では、必要となる一部分にのみ、銀を鍍金することになり、鍍金する銀の量を少なくなくすることができるだけでなく、上下方向でのフレーム本体の厚みを薄くすることができる利点がある。
(発光素子)
発光素子は、基板上にGaAlN、ZnS、ZnSe、SiC、GaP、GaAlAs、AlN、InN、AlInGaP、InGaN、GaN、AlInGaN等の半導体を発光層として形成させたものを用いることができる。半導体の構造としては、MIS接合、PIN接合やPN接合を有したホモ構造、ヘテロ構造あるいはダブルへテロ構成のものが挙げられる。半導体層の材料やその混晶度によって発光波長を紫外光から赤外光まで種々選択することができる。発光層は、量子効果が生ずる薄膜とした単一量子井戸構造や多重量子井戸構造としても良い。発光素子は同一面側に電極を有するものを使用しているが、上下面に電極を有するものも使用することができる。また、ワイヤを用いずに、基台に発光素子をフェイスダウン実装することもできる。
発光素子は、1個に限られず複数個用いることができる。また、発光素子は紫外線から赤外光までの光を発するものを使用することができるが、可視光の光を発するものが好ましい。発光素子は、蛍光物質の吸収スペクトル、発光スペクトルや発光装置の発光色等によって適宜変更するが、発光ピーク波長が360nm乃至470nmにあることが好ましい。発光ピーク波長が300nm以下であると蛍光物質を保持する被覆部材が劣化してしまうからである。
発光素子は、パッケージの凹部の底面に搭載され、凹部の底面に配された外部接続用の電極と電気的に接続されている。ボンディングワイヤにて電気的に接続する場合、ボンディングワイヤは発光素子の電極とのオーミック性、機械的接続性、電気伝導性および熱伝導性が良い材料からなることが好ましい。熱伝導率としては50w/(m・k)以上が好ましく、より好ましくは、200w/(m・k)以上である。また、作業性などを考慮してボンディングワイヤの直径は、好ましくは10μm以上、45μm以下である。このようなボンディングワイヤとして、具体的には、金、銅、白金、アルミニウム等の金属およびそれらの合金を用いたワイヤが挙げられる。このようなボンディングワイヤは、ワイヤボンデイング装置によって、発光素子と内部端子との間に容易にボンデイング接続させることができる。図には示さないが、発光素子をフリップチップ実装することもできる。
(封止部材)
封止部材を構成する具体的材料としては、エポキシ樹脂、シリコーン樹脂、変成シリコーン樹脂、アクリル樹脂、イミド樹脂及びユリア樹脂などを用いることができる。このうち、エポキシ樹脂、シリコーン樹脂が好ましい。耐熱性、耐光性に優れているからである。封止部材は、発光素子からの光の波長を変換することができる蛍光物質を含有することができる。例えば、封止部材の粘度や揮発性、滴下条件等を調整することで、蛍光物質の分布状態を調整することができる。また、所定の所望外の波長をカットする目的で有機や無機の着色染料や着色顔料を含有させることもできる。
(蛍光物質)
蛍光物質は、発光素子からの光を吸収し異なる波長の光に波長変換するものであればよい。例えば、Eu、Ce等のランタノイド系元素で主に賦活される窒化物系蛍光体・酸窒化物系蛍光体、Eu等のランタノイド系、Mn等の遷移金属系の元素により主に付活されるアルカリ土類ハロゲンアパタイト蛍光体、アルカリ土類金属ホウ酸ハロゲン蛍光体、アルカリ土類金属アルミン酸塩蛍光体、アルカリ土類ケイ酸塩、アルカリ土類硫化物、アルカリ土類チオガレート、アルカリ土類窒化ケイ素、ゲルマン酸塩、又は、Ce等のランタノイド系元素で主に付活される希土類アルミン酸塩、希土類ケイ酸塩又はEu等のランタノイド系元素で主に賦活される有機及び有機錯体等から選ばれる少なくともいずれか1以上であることが好ましい。このうちCeで付活されるイットリウム・アルミニウム酸化物を用いて説明するが、これに限定されない。
半導体素子搭載用パッケージの製造工程を示すブロック図である。 (a)は半導体素子搭載用パッケージの縦断面図、(b)は発光ダイオードの縦断面図である。 別の半導体素子搭載用パッケージの縦断面図である。 比較例を示す半導体素子搭載用パッケージの縦断面図である。
符号の説明
1 半導体素子(発光素子、発光ダイオードチップ)
2 封止樹脂
3 ボンディング部
3A 露出部
4,5 リードフレーム部
4A,5A リード片部
6 フレーム本体
7 パッケージ本体
7A 底部
7B 側壁(リフレクター部)
8 凹部
9A,9B 反射層
10 鍍金層
11,12 ボンディングワイヤ
13 プレス工程
14 パッケージ本体形成工程
15 鍍金工程
19 反射層
G 境界面

Claims (6)

  1. 凹部を有するパッケージ本体と、該パッケージ本体に少なくとも一部が内包されてなるフレーム本体とを有し、
    前記フレーム本体は、前記凹部の底面から露出する露出部を有するボンディング部と、前記凹部の側壁に一部が内包される非露出部及びパッケージ本体の側面から外側に突出するリード片を有するリードフレーム部と、を有し、
    前記非露出部は、前記パッケージ本体と接するとともに、前記露出部は、金属層によって被覆されていることを特徴とする半導体素子搭載用パッケージ。
  2. 前記フレーム本体は、銅板をプレスされてなる請求項1記載の半導体素子搭載用パッケージ。
  3. 前記金属層が、導電性金属を電解鍍金または無電解鍍金してなり、鍍金する導電性金属が銀からなる請求項1または2に記載の半導体素子搭載用パッケージ。
  4. 請求項1〜請求項3の半導体素子搭載用パッケージの凹部に半導体素子が搭載され、該半導体素子が封止部材にて封止されている半導体装置。
  5. 一対のリードフレーム部と半導体素子を搭載するためのボンディング部とからなるフレーム本体を、該ボンディング部の一部が露出する状態で樹脂にて覆うことによりパッケージ本体を形成するためのパッケージ本体形成工程と、前記パッケージ本体形成工程にて形成されたパッケージ本体の側面から外側へ突出する前記リードフレーム部のリード片部及びボンディング部の露出部のうちの少なくともボンディング部の露出部を導電性金属にて鍍金するための鍍金工程とを備えたことを特徴とする半導体素子搭載用パッケージの製造方法。
  6. 前記半導体素子搭載用パッケージの製造方法にて製造された該半導体素子搭載用パッケージに半導体素子を搭載する搭載工程と、該搭載工程にて搭載された半導体素子を封止部材にて封止する封止工程とを備えたことを特徴とする半導体装置の製造方法。
JP2006167459A 2006-06-16 2006-06-16 半導体素子搭載用パッケージ及び半導体装置並びにそれらの製造方法 Pending JP2007335730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006167459A JP2007335730A (ja) 2006-06-16 2006-06-16 半導体素子搭載用パッケージ及び半導体装置並びにそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006167459A JP2007335730A (ja) 2006-06-16 2006-06-16 半導体素子搭載用パッケージ及び半導体装置並びにそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2007335730A true JP2007335730A (ja) 2007-12-27

Family

ID=38934890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006167459A Pending JP2007335730A (ja) 2006-06-16 2006-06-16 半導体素子搭載用パッケージ及び半導体装置並びにそれらの製造方法

Country Status (1)

Country Link
JP (1) JP2007335730A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041423A (ja) * 1996-07-22 1998-02-13 Sony Corp 半導体パッケージの製造方法
JP2006024645A (ja) * 2004-07-06 2006-01-26 Rohm Co Ltd 半導体発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041423A (ja) * 1996-07-22 1998-02-13 Sony Corp 半導体パッケージの製造方法
JP2006024645A (ja) * 2004-07-06 2006-01-26 Rohm Co Ltd 半導体発光装置

Similar Documents

Publication Publication Date Title
TWI382561B (zh) 附有反射透鏡之功率發光二極體封裝及其製造方法
US9306139B2 (en) Light emitting device, method of fabricating the same and lighting system
KR101211351B1 (ko) 사출 성형용 금형 및 이에 의해 성형되는 반도체 패키지와 반도체 패키지의 제조방법
US9190588B2 (en) Side-view type light emitting apparatus and package
CN102113139B (zh) 发光装置
US7714342B2 (en) Chip coated light emitting diode package and manufacturing method thereof
JP5540466B2 (ja) 発光装置及びその製造方法
US8399904B2 (en) Light emitting device and lighting system having the same
TWI484666B (zh) 發光裝置
JP5262054B2 (ja) 発光装置の製造方法
CN105655464B (zh) 发光器件封装
CN102468410A (zh) 发光装置及其制造方法
JP2007250979A (ja) 半導体パッケージ
JPWO2008111504A1 (ja) 高出力発光装置及びそれに用いるパッケージ
JP2006156704A (ja) 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
US9214607B1 (en) Wire bonded light emitting diode (LED) components including reflective layer
JP2007329219A (ja) 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP2006344925A (ja) 発光素子搭載用フレームおよび発光装置
JP2001168398A (ja) 発光ダイオード及び製造方法
US10790425B2 (en) Package and method of manufacturing the same, and light emitting device using the package
JP2008252135A (ja) 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
TWM309757U (en) Side view LED package structure
KR20130127380A (ko) 광반도체 장치용 기판과 그의 제조 방법, 및 광반도체 장치와 그의 제조 방법
JP2001024228A (ja) 発光装置
JP2013153032A (ja) Ledパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110128