KR100819799B1 - 다열리드형 반도체 패키지 제조 방법 - Google Patents

다열리드형 반도체 패키지 제조 방법 Download PDF

Info

Publication number
KR100819799B1
KR100819799B1 KR1020050014494A KR20050014494A KR100819799B1 KR 100819799 B1 KR100819799 B1 KR 100819799B1 KR 1020050014494 A KR1020050014494 A KR 1020050014494A KR 20050014494 A KR20050014494 A KR 20050014494A KR 100819799 B1 KR100819799 B1 KR 100819799B1
Authority
KR
South Korea
Prior art keywords
lead frame
lead
raw material
semiconductor package
photosensitive agent
Prior art date
Application number
KR1020050014494A
Other languages
English (en)
Other versions
KR20060093766A (ko
Inventor
김정일
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020050014494A priority Critical patent/KR100819799B1/ko
Publication of KR20060093766A publication Critical patent/KR20060093766A/ko
Application granted granted Critical
Publication of KR100819799B1 publication Critical patent/KR100819799B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

본 발명은, 리드열 개별화 단계 및 백 사이드 테이핑 단계를 포함한 반도체 패키지를 제조하는 공정을 간소화할 수 있는 다열리드형 반도체 패키지 제조 방법을 제공하는 것을 목적으로 하며, 이와 같은 목적을 달성하기 위하여, 본 발명은: 반도체 다이와, 각각 별도로 상기 반도체 칩 및 외부기판과 전기적으로 연결된 적어도 2열 이상의 리드를 가진 리드 프레임을 구비한 다열리드형 반도체 패키지를 제조하는 방법으로서, 반도체 패키지용 리드 프레임 원자재를 공급하는 단계; 리드 프레임 원자재의 상면 및 하면에 감광제를 형성하는 단계; 리드 프레임 원자재의 상면 중 적어도 일부를 노광, 현상 및 에칭하여, 리드 프레임의 형상 가공 및 상기 리드 프레임의 인접 열 사이 제거를 동시에 행하는 단계; 리드 프레임에 상기 반도체 다이를 장착 및 결합하는 단계; 및 리드 프레임 및 반도체 다이를 몰딩하는 단계를 포함하는 다열리드형 반도체 패키지 제조방법을 제공한다.

Description

다열리드형 반도체 패키지 제조 방법{Method for manufacturing the semiconductor package of multi-row lead type}
도 1은 통상적인 다열리드형 반도체 패키지에 구비된 리드 프레임을 도시한 평면도이다.
도 2는 종래의 반도체 패키지의 제조방법을 도시한 흐름도이다.
도 3은 도 2의 제조방법 중 리드열 개별화 공정 단계를 거치는 반도체 패키지를 도 1의 Ⅲ-Ⅲ선을 따라 취한 단면도이다.
도 4는 본 발명의 제1실시예에 따른 반도체 패키지의 제조방법의 흐름도이다.
도 5 내지 도 9는 도 4의 반도체 패키지의 제조 방법의 각각의 단계를 각각 도시한 단면도들로서, 도 5는 리드 프레임 원자재를 공급하는 단계를 도시한 단면도이다.
도 6은 리드 프레임 원자재 상, 하면에 감광제를 형성하는 단계를 도시한 단면도이다.
도 7a 내지 도 7d는 리드 프레임을 형상 가공 및 인접하는 리드열을 개별화하는 단계를 도시한 단면도이다.
도 8은 리드 프레임과 반도체 다이를 패키징하고 몰딩하는 단계를 도시한 단면도이다.
도 9는 리드 프레임으로부터 감광제를 제거하는 단계를 도시한 단면도이다.
< 도면의 주요부분에 대한 부호의 설명 >
110: 리드 프레임 111: 패드
115: 리드 115a, 115b: 리드열
120: 감광제 120u: 상측 감광제
120b: 하측 감광제 130: 도금층
140: 반도체 다이 150: 몰딩재
155: 골드 와이어 Du: 상측 감광제 두께
Db: 하측 감광제 두께
본 발명은 다열리드형 반도체 패키지의 제조 방법에 관한 것으로서, 보다 상세하게는 각각 별도로 반도체 칩 및 외부기판과 전기적으로 연결되는 적어도 2열 이상의 복수열의 리드를 구비한 다열리드형 반도체 패키지를 제조하는 방법에 관한 것이다.
통상적으로 반도체 패키지는, 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없기 때문에, 반도체 칩의 각종 전기적인 신호를 외부로 용이하게 인출시키기 위하여 칩을 패키징하는 기술로서, 최근에는 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 제조비용 등을 고려하면서, 리드프레임, 인쇄회로기판, 회로필름 등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다.
최근에는 반도체 칩의 고집적화 추세에 따라서 반도체 칩과 외부회로기판 사이의 전기적인 연결선(Lead)인 입, 출력 단자수를 증가시킬 필요가 있다. 이를 위 하여 서로 별도로 칩과 외부회로를 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열(多列)리드형 반도체 패키지가 각광받고 있다.
도 1에는 통상의 2열 리드형 반도체 패키지에 채택되는 리드 프레임이 도시되어 있다. 상기 리드 프레임은 반도체 칩이 접착되는 다이 패드(20), 및 복수열의 리드(30)들을 구비한다. 다이 패드(20)는 패드 지지부(22)에 의해 레일(24)에 연결되고 반도체 칩을 지지하는 기능을 가진다.
리드(30)는 제1열 리드(31) 및 제2열 리드(32)와 같이 복수의 리드열들을 구비하며 각각의 리드들은 각각 별개의 입, 출력 단자로서 반도체 칩과 외부회로를 전기적으로 연결하는 기능을 한다. 이 경우, 반도체 패키지의 조립이 완료되면 레일(24)은 제거된다.
이러한 리드 프레임을 구비한 다열리드형 반도체 패키지의 제조공정은 도 2에 도시된 바와 같이, 먼저 리드 프레임의 기저 금속을 스탬핑(stamping) 또는 에칭(etching) 공정에 의하여 동일한 열의 리드들 사이에 개구부를 형성하고, 댐바와 레일 등을 형성시킴으로써 리드프레임을 형상 가공한다(S1). 이 때에 복수열의 리드 사이는 상호 연결되어 있는 상태이다.
그 후에 리드 프레임 후면에 접착 테이프를 부착시킨다(S2). 상기 접착테이프는 백 사이드 테이프라고도 하며, 리드 프레임의 후면에 접착하여 후공정인 반도체 몰딩 공정시에 리드 편평성(lead planarity)을 향상시키고, 또한 상기 접착 테이프와 리드 프레임간의 접착으로 몰딩시 몰드물이 리드 프레임의 표면으로 유입되는 이른바 몰드 플래시(mold flash) 현상을 방지하는 기능을 한다.
그 후에 도 3에 도시된 바와 같이 반도체 칩(40)을 다이 패드(20)에 접착시키는 다이 어태치 공정과, 반도체 칩(40)의 단자부와 복수열의 리드(31, 32) 사이를 와이어(55)로 접합하는 와이어 본딩 공정과, 열경화성 수지 등의 절연체로 칩과 와이어 및 내부 리드 부분을 밀봉시키는 몰딩 공정을 거침으로써 반도체 패키징화한다(S3).
반도체 패키징 공정을 거친 후에 접착 테이프를 제거하고(S4), 서로 인접한 다른 열의 리드(31, 32)들 사이를 제거하여 각각 이웃하는 열의 리드들을 개별화하는 단계(S5)를 거쳐서 이웃하는 반도체 패키지를 개별화하는 공정을 거침으로써 복수열의 리드를 구비한 반도체 패키지를 제조할 수 있다.
그런데, 종래의 다열리드형 반도체 패키지의 제조공정에서는 몰딩 단계 후에 이웃하는 열의 리드들을 개별화시키는 공정을 거침으로써 몰딩 단계 후에 후공정이 필요하게 된다. 이로 인하여 후공정 작업이 어렵게 되고, 후공정 비용이 증가하게 되며, 또한 완성된 패키지에 대한 후공정으로 몰드물과 리드 프레임간의 결합력과 표면에 손상을 줄 수 있다.
이와 더불어, 상기 이웃 열의 리드들을 개별화하는 공정은 소잉 블레이드(sawing blade; 50)를 이용한 소잉(커팅)작업을 통하여 이루어지는데, 이러한 소잉 작업으로 인하여 그 반도체 패키지의 제조 속도가 감소하고, 제조원가가 증가하게 된다. 또한, 소잉작업의 품질 향상을 위하여 상기 소잉작업 전에 상기 리드의 상면 또는 하면을 하프 에칭하는 공정이 추가될 수 있는데, 이 경우, 상기 문제점은 더욱 심각해진다, 한편, 상기 리드열 개별화 공정은 프레스 금형으로도 이루어질 수 있으나 이 경우에도 동일한 문제점이 발생한다.
또한, 상기 리드가 하프 에칭됨과 동시에 리드가 다열로 이루어짐으로써 전체적인 리드의 길이가 증가됨으로 인하여, 상기 리드의 편평성(planarity) 감소 등의 리드 변형이 발생하게 되어서, 품질이 우수하지 못하게 된다는 문제가 있다.
한편, 상기 소잉 작업이 상기 반도체 패키징 공정 후에 이루어질 수 있으며, 이 경우에도 상기와 같은 문제점이 동일하게 발생한다.
본 발명은 상기와 같은 문제점 등을 포함하여 여러 문제점을 해결하기 위한 것으로서, 리드열 개별화하기 위하여 리드를 소잉 또는 커팅하는 공정이나, 리드를 하프 에칭하는 공정을 생략할 수 있는 다열리드형 반도체 패키지 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 우수한 리드 편평성을 가지고, 리드 프레임에 몰드 플래시가 발생하는 것을 방지할 수 있도록 하는 다열리드형 반도체 패키지의 제조 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명인 다열리드형 반도체 패키지 제조 방법은: 반도체 다이와, 각각 별도로 상기 반도체 칩 및 외부기판과 전기적으로 연결된 적어도 2열 이상의 리드를 가진 리드 프레임을 구비한 다열리드형 반도체 패키지를 제조하는 방법으로서,
반도체 패키지용 리드 프레임 원자재를 공급하는 단계;
상기 리드 프레임 원자재의 상면 및 하면에 감광제를 형성하는 단계;
상기 리드 프레임 원자재의 상면 중 적어도 일부를 노광, 현상 및 에칭하여, 리드 프레임의 형상 가공 및 상기 리드 프레임의 인접 열 사이 제거를 동시에 행하는 단계;
상기 리드 프레임에 상기 반도체 다이를 장착 및 결합하는 단계; 및
상기 리드 프레임 및 반도체 다이를 몰딩하는 단계를 포함한다.
이 경우, 상기 감광제는 DFR(Dry Film photo-Resist) 또는 카세인(casein)인 것이 바람직하다.
한편, 상기 몰딩 단계 이후에는 상기 리드 프레임의 하면에 형성된 감광제를 제거하는 단계를 거칠 수 있다.
여기서 상기 리드 프레임 원자재의 상면에 형성된 감광제는, 상기 리드 프레임 원자재의 하면에 형성된 감광제보다 빨리 현상되는 것이 바람직한데, 이 경우, 상기 리드 프레임 원자재의 하면에 형성된 감광제의 두께는, 상기 리드 프레임 원자재의 상면에 형성된 감광제보다 두껍거나, 상기 리드 프레임 원자재 상면 및 하면에 형성된 감광제가 서로 다른 용재에 의하여 박리가 될 수 있다.
이하에서 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 반도체 패키지의 제조방법을 상세하게 설명한다.
도 4는 본 발명의 바람직한 실시예에 따른 다열(多列)리드형 반도체 패키지의 제조방법(S10)을 도시한 흐름도이다. 이 경우, 다열리드형 반도체 패키지란, 반 도체 다이와 외부기판을 전기적으로 연결하는 리드가 적어도 2열 이상인 반도체 패키지를 의미한다.
도 4를 참조하면, 본 발명의 바람직한 실시예에 따른 다열리드형 반도체 패키지의 제조방법(S10)은, 반도체 패키지용 리드 프레임 원자재를 공급하는 단계(S11)와, 상기 리드 프레임 원자재의 상면 및 하면에 감광제를 형성하는 단계(S12)와, 상기 리드 프레임의 형상을 가공하는 동시에 하나의 리드 프레임에 구비되고 인접한 리드열들을 개별화하는 단계(S13)와, 상기 리드 프레임에 반도체 다이를 장착 및 결합하는 단계(S14)와, 상기 리드 프레임과 반도체 다이를 몰딩하는 단계(S15)를 포함한다.
이런 각각의 단계를, 반도체 패키지의 제조방법의 각 단계를 도시한 도 5 내지 도 9를 참조하여 설명한다. 이 경우, 도 5 내지 도 9에서는 리드열이 두 개인 경우를 예를 들어 도시되어 있으나, 본 발명은 이에 한정되는 것이 아니고, 하나의 리드 프레임이 3개 이상의 리드열을 가질 수도 있다.
먼저 도 5에 도시된 바와 같이 반도체 패키지용 리드 프레임의 원자재(110)를 공급하는 단계(S1)를 거친다. 상기 원자재는 리드 프레임을 이루는 기저 금속으로서, 얼로이 42 금속 또는 Cu이거나 이와 다른 금속으로 이루어진 전도성 물체이다.
그 다음 도 6에 도시된 바와 같이 상기 리드 프레임 원자재의 상면 및 하면에 통상 포토레지스트(photo resister)인 감광제(120)를 형성하는 단계를 거치게 된다. 이 때 상기 감광제(120)는 DFR일수 있는데, 이 DFR은 PCB(Printed Circuit Board)나 리드 프레임 등 고밀도, 고집적회로기판을 제조할 때 사용되는 감광성 소재이다. 이와 달리 상기 감광제(120)가 카세인 소재로 이루어질 수도 있으며, 이와 다른 소재로도 이루어질 수 있다.
이 경우, 후술하다시피, 상기 리드 프레임 원자재의 상면에 상측 감광제(120u)를 도포하는 이유는 리드 프레임(110)을 형상 가공하고 하나의 리드 프레임의 인접하는 다열의 리드(115a, 115b; 도 7c 참조)들 간을 분리시키기 위한 것이며, 상기 리드 프레임 원자재의 하면에 하측 감광제(120b)를 도포하는 이유는 하측 감광제(120b)가 백 사이드 테이프 역할을 하여서 몰드 플래쉬를 방지하기 위해서이다.
따라서 상기 감광제(120)를 형성시키는 한번의 단계(S12)로 상기 리드 프레임 형상 가공, 리드열 개별화 공정 및 백 사이드 테이프 제조 공정을 동시에 행할 수 있다.
그 후에 도 7a 내지 도 7e에 도시된 바와 같이, 리드 프레임의 형상을 가공하는 동시에 인접하는 리드열(115a, 115b) 간을 개별화시키는 단계(S14)를 거친다. 여기서 형상 가공이란, 리드 프레임(110)에서 반도체 다이가 실장되는 패드(111) 및 상기 반도체 다이(140; 도 8참조)와 와이어(155; 도 8참조) 등의 연결부재에 의하여 연결되는 리드(115) 등을 형성시키는 것을 말한다. 또한, 리드열 간을 개별화시키는 것은, 반도체 다이와 외부회로기판 사이의 전기적인 연결선(Lead)인 입, 출력 단자인 리드들을 일렬씩 분리시킨다는 것을 말한다.
상기 리드 프레임(110)의 형상을 가공하고 리드열(115a, 115b)을 개별화하기 위해서는, 도 7a에 도시된 바와 같이, 마스크(160)를 이용하여 상기 리드 프레임 원자재(110)의 상면에 도포된 하측 감광제(120b) 중 상기 에칭되어야 하는 부분을 노광하는 단계(S13_1)와, 도 7b에 도시된 바와 같이 상기 리드 프레임의 상면을 현상액 등을 이용하여 현상하여서, 에칭되어야 하는 부분을 외부로 노출시키는 단계(S13_2)와, 상기 리드 프레임 원자재(110)를 에칭하는 단계(S13_3)를 거치게 된다. 이로 인하여 반도체 다이가 안착되는 패드(111)와, 상기 패드와 전기적으로 연결되는 리드(115)들과, 상기 일렬의 리드(115a, 115b)들을 서로 분리시켜서 리드 프레임을 형성되는 동시에, 상기 하나의 리드 프레임에 구비된 제1리드열(115a) 및 제2리드열(115b) 간을 서로 분리시키게 된다.
즉, 상기 리드 프레임(110)을 형상 가공하는 공정과 동시에 상기 인접한 리드열(115a, 115b) 간을 분리하는 고정을 행함으로써, 반도체 패키지 제조 공정이 간단하여지고, 그 제조 시간이 감소하게 된다. 이와 더불어 상기 인접하는 리드열(115a, 115b) 사이를 분리시키기 위하여 그 이전에 하프 에칭할 필요가 없게 된다.
한편, 도 7d에 도시된 바와 같이, 상기 에칭 공정(S13_3) 뒤에 리드 프레임의 상면에 잔존하는 감광액을 제거하는 공정(S13_4)을 더 가질 수도 있다.
그 후에 도 8에 도시된 바와 같이, 반도체 다이(140)와 리드 프레임(110)을 패키징하는 단계(S14) 및 상기 반도체 다이(140)와 리드 프레임(110)을 몰딩하는 단계(S15)를 거치게 된다. 즉, 반도체 다이(140)를 리드 프레임(110)의 패드(111)에 안착시킨 뒤에 전기적으로 연결하고, 엔켑슐레이션하는 단계를 거치게 된다. 이 단계에서는 다이 어태치 공정과 와이어 본딩 공정을 포함하는 반도체 패키징 공정 (S14) 및 몰딩 공정(S115) 등이 포함될 수 있다.
다이 어태치 공정은 반도체 다이(140)를 리드 프레임(110)의 패드(111)에 안착시키는 공정으로서, 상기 반도체 다이(140)와 리드 프레임(110) 사이는 접착제(157)를 매개로 접착될 수 있다.
와이어 본딩 공정은 상기 리드 프레임(110)의 리드(115)와 반도체 다이(140)의 전극들을 골드 와이어(155)를 통하여 본딩시키는 공정이다. 이 경우, 상기 리드는 이전의 리드열 개별화 공정에 의하여 서로 분리된 제1리드열(115a) 및 제2리드열(115b)은, 이들과 각각 연결된 골드 와이어(155)를 통하여 반도체 다이(140)와 연결된다.
몰딩 공정(S15)은 와이어 본딩된 반도체 다이(140)와 리드 프레임(110)의 본딩을 지속시키고, 이들을 외부로부터 보호하기 위하여 외장을 이루는 몰딩재(150)로서 엔켑슐레이션하는 것이다.
여기서, QFN(Quad Flat Non lead package) 범주의 패키지 등에서는 구동 중에 열이 많이 발생하게 되므로, 리드 프레임(110)의 각 리드(115) 또는 패드(111) 바닥면이 외부 회로 기판과의 단자와 전기적으로 연결되도록 외부로 노출되어 있다. 반면에, 상기 반도체 다이(140)가 리드 프레임(110)의 각 리드(115)와 와이어(155)에 의하여 와이어 본딩되는 부분은 몰딩재(150)에 의하여 몰딩되어서 외력으로부터 보호받게 된다.
본 발명에 따르면, 반도체 패키지의 제조 공정 중에 리드 프레임(110)의 노출된 바닥면으로 용융된 몰딩재(150)의 일부가 침범하는 것을 방지하기 위하여, 몰 딩 공정 전에 감광제(120)를 적어도 상기 리드 프레임(110)의 바닥면에 형성시키는 것이다. 즉, 도 8에 도시된 바와 같이, 하측 감광제(120b)가 상기 리드 프레임(110)에 코팅 또는 라미네이팅됨으로써, 감광제(120)와 리드 프레임(110) 사이에 수축율이나 팽창율 차이가 발생하지 않게 되고, 이에 의하여 몰딩 공정시의 고온 하에서도, 리드 프레임의 바닥면으로 몰딩재가 침범되는 이런바 몰드 플래쉬(mold flash) 현상이 발생하지 않게 된다.
본 발명에 따르면, 백 사이드 테이프를 형성시키는 공정과, 리드 프레임 형상 가공 공정과, 리드열 개별화 공정마다 별도의 감광제를 도포하지 않는다. 그 대신 상측 감광제(120u) 및 하측 감광제(120b)를 동시에 각각 리드 프레임의 상, 하면에 도포시킨 뒤에, 상기 감광제(120u, 120b)를 사용하여 상기 공정을 거침으로써, 제조 공정이 간단해지고 제조 비용이 감소하게 된다.
그 후에 도 9에 도시된 바와 같이, 용제에 의하여 상기 감광제(120)를 리드 프레임(110)으로부터 제거하는 단계(S16)를 거치게 된다. 용제를 통하여 감광제(120)가 완전하게 리드 프레임(110)으로부터 제거될 수 있음으로써, 종래에 백 사이드 테이프의 잔존물이 완전히 제거되지 않아서 반도체 패키지의 불량이 야기되는 것을 방지할 수 있다.
그 후 완성된 반도체 패키지는 도시되지 않으나, 소오우와 같은 절단 수단에 의하여 개별적인 패키지로 트리밍하게 된다.
한편, 상기 리드 프레임 원자재의 상면에 형성된 상측 감광제(120u)는 형상 가공 및 리드열 개별화 단계(S13)를 거치면서 제거되어야 할 필요가 있을 수 있다. 이 경우, 몰딩 단계에서 하측 감광제(120b)가 잔존하고 있어야 상기 몰드 플래쉬가 방지되므로, 상기 상측 감광제(120u)를 제거하는 공정 중에 상기 하측 감광제(120b)는 제거되면 안 된다. 즉, 상기 형상 가공 및 리드열 개별화 단계(S13) 및 상기 몰딩 단계(S15) 사이에는, 상기 감광제를 제거하기 위한 현상액에 의하여 상기 하측 감광제(120b)가 제거되어서는 안 된다.
이를 위하여 상기 리드 프레임 하면에 형성된 하측 감광제(120b)가 상기 리드 프레임 상면에 형성된 상측 감광제(120u)보다 늦게 현상되는 방법을 취할 수 있다. 이 경우, 도 6에 도시된 바와 같이, 상기 하측 감광제의 두께(Db)가 상기 상측 감광제의 두께(Du)보다 두껍도록 하여서, 상기 상측 감광제(120u)가 현상되는 시점에 하측 감광제(120b)가 남아있도록 할 수 있다. 이와 달리 상측 감광제(120u)의 성분 및 하측 감광제(120b)의 성분을 서로 다르게 하여, 서로 다른 용재에 의하여 박리가 되도록 할 수도 있다.
한편, 도면에 도시되지는 않으나, 상기 리드 프레임 원자재의 상면 중 적어도 일부를 도금하는 공정을 몰딩 공정 전에 거칠 수도 있다. 상기 리드 프레임을 도금하는 공정은, 반도체 패키징 공정 전에 납땜 젖음성(solder wettability)이 우수한 소재를 금속 소재인 원자재에 미리 도포함으로써 반도체 후공정에서의 납도금 공정을 생략할 수 있도록 한 것이다.
이 경우, 리드 프레임 원자재(110)를 도금하기 위해서는, 마스크 등을 이용하여 상기 리드 프레임 원자재 상면에 형성된 상측 감광제(120u) 중 필요한 부분만을 광원, 특히 자외선에 노출시킨 다음 상기 리드 프레임 원자재를 현상하는 단계 를 거친 후에 박리를 하여 부분 도금 대상의 부분이 노출이 되면 도금층을 형성시키는 단계를 거침으로써 이루어질 수 있다.
이상과 같은 제조 공정을 가지는 본 발명에 의하면, 리드 프레임을 형성 가공하는 공정과 하나의 리드 프레임에 구비된 다른 열의 리드들 사이를 분리시키는 공정을 동시에 행한다. 이와 더불어 상기 리드를 하프 에칭하는 공정을 생략할 수 있다. 이로 인하여, 반도체 패키지의 제조 속도가 빨라지고, 제조원가가 감소하게 된다.
또한, 리드 프레임을 형상 가공하고 리드열 간을 분리시키기 위한 감광제 형성과, 리드 프레임의 백 사이드 테이핑 기능을 위한 감광제 형성을 동시에 행함으로써, 제조 비용이 저감되고 생산성이 향상되며 배출되는 폐수량이 감소하게 된다.
이와 더불어, 감광제가 리드 프레임의 일면에 라미네이팅 또는 코팅됨으로써 몰딩재가 특히 리드 프레임의 배면으로 침범하는 것을 방지할 수 있고, 감광제가 리드 프레임의 일면 전체에 고르게 형성됨으로써 몰딩 공정시에 리드 프레임의 배면과 하부 금형 사이가 서로 단차가 지지 않으며, 감광제가 몰딩 공정 후 에칭 수단에 의하여 완전히 제거됨으로써, 상기 감광제의 잔존물이 발생하지 않게 되어서 결과적으로 반도체 패키지의 불량을 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따 라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (6)

  1. 반도체 칩과, 각각 별도로 상기 반도체 칩 및 외부기판과 전기적으로 연결된 적어도 2열 이상의 리드를 가진 리드 프레임을 구비한 다열리드형 반도체 패키지를 제조하는 방법으로서,
    반도체 패키지용 리드 프레임 원자재를 공급하는 단계;
    상기 리드 프레임 원자재의 상면 및 하면에 감광제를 형성하는 단계;
    상기 리드 프레임 원자재의 상면 중 적어도 일부를 노광, 현상 및 에칭하여, 리드 프레임의 형상 가공 및 상기 리드 프레임의 인접 열 사이 제거를 동시에 행하는 단계;
    상기 리드 프레임에 상기 반도체 다이를 장착 및 결합하는 단계; 및
    상기 리드 프레임 및 반도체 다이를 몰딩하는 단계를 포함하는 것을 특징으로 하는 다열리드형 반도체 패키지의 제조방법.
  2. 제 1 항에 있어서,
    상기 감광제는 DFR(Dry Film photo-Resist) 또는 카세인(casein)인 것을 특징으로 하는 다열리드형 반도체 패키지의 제조방법.
  3. 제 1 항에 있어서,
    상기 몰딩 단계 이후에는 상기 리드 프레임의 하면에 형성된 감광제를 박리하는 단계를 거치는 것을 특징으로 하는 다열리드형 반도체 패키지의 제조방법.
  4. 제 1 항에 있어서,
    상기 리드 프레임 원자재의 상면에 형성된 감광제는, 상기 리드 프레임 원자재의 하면에 형성된 감광제보다 빨리 현상되는 것을 특징으로 하는 다열리드형 반도체 패키지의 제조방법.
  5. 제 4 항에 있어서,
    상기 리드 프레임 원자재의 하면에 형성된 감광제의 두께는, 상기 리드 프레임 원자재의 상면에 형성된 감광제보다 두꺼운 것을 특징으로 하는 다열리드형 반도체 패키지의 제조방법.
  6. 제 4 항에 있어서,
    상기 리드 프레임 원자재 상면 및 하면에 형성된 감광제는, 서로 다른 용재에 의하여 박리되는 것을 특징으로 하는 다열리드형 반도체 패키지의 제조방법.
KR1020050014494A 2005-02-22 2005-02-22 다열리드형 반도체 패키지 제조 방법 KR100819799B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050014494A KR100819799B1 (ko) 2005-02-22 2005-02-22 다열리드형 반도체 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050014494A KR100819799B1 (ko) 2005-02-22 2005-02-22 다열리드형 반도체 패키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20060093766A KR20060093766A (ko) 2006-08-25
KR100819799B1 true KR100819799B1 (ko) 2008-04-07

Family

ID=37601756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050014494A KR100819799B1 (ko) 2005-02-22 2005-02-22 다열리드형 반도체 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR100819799B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006907B1 (ko) * 2008-02-20 2011-01-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950007068A (ko) * 1993-08-27 1995-03-21 김광호 적층형 반도체 장치의 제조방법 및 그에 따른 반도체 패키지
KR970008508A (ko) * 1995-07-28 1997-02-24 문정환 반도체 패키지 및 그 제조방법
KR20000012443A (ko) * 1999-12-04 2000-03-06 김무 반도체 패키지용 리드프레임 자재의 세정 방법
KR20000012442A (ko) * 1999-12-04 2000-03-06 김무 반도체 패키지용 리드프레임 자재의 세정 방법
KR20010001160A (ko) * 1999-06-02 2001-01-05 윤종용 반도체 패키지 및 그 제조방법
KR20020086219A (ko) * 2001-05-11 2002-11-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조 방법
JP2003158142A (ja) * 2001-11-21 2003-05-30 Mitsui High Tec Inc 半導体装置の製造方法
JP2003197845A (ja) * 2001-12-27 2003-07-11 Mitsui High Tec Inc リードフレーム及びこれを用いた半導体装置並びにその製造方法
KR20030079170A (ko) * 2002-04-02 2003-10-10 삼성테크윈 주식회사 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR20040036292A (ko) * 2002-10-24 2004-04-30 페어차일드코리아반도체 주식회사 탭 본딩을 위한 반도체 패키지

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950007068A (ko) * 1993-08-27 1995-03-21 김광호 적층형 반도체 장치의 제조방법 및 그에 따른 반도체 패키지
KR970008508A (ko) * 1995-07-28 1997-02-24 문정환 반도체 패키지 및 그 제조방법
KR20010001160A (ko) * 1999-06-02 2001-01-05 윤종용 반도체 패키지 및 그 제조방법
KR20000012443A (ko) * 1999-12-04 2000-03-06 김무 반도체 패키지용 리드프레임 자재의 세정 방법
KR20000012442A (ko) * 1999-12-04 2000-03-06 김무 반도체 패키지용 리드프레임 자재의 세정 방법
KR20020086219A (ko) * 2001-05-11 2002-11-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조 방법
JP2003158142A (ja) * 2001-11-21 2003-05-30 Mitsui High Tec Inc 半導体装置の製造方法
JP2003197845A (ja) * 2001-12-27 2003-07-11 Mitsui High Tec Inc リードフレーム及びこれを用いた半導体装置並びにその製造方法
KR20030079170A (ko) * 2002-04-02 2003-10-10 삼성테크윈 주식회사 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR20040036292A (ko) * 2002-10-24 2004-04-30 페어차일드코리아반도체 주식회사 탭 본딩을 위한 반도체 패키지

Also Published As

Publication number Publication date
KR20060093766A (ko) 2006-08-25

Similar Documents

Publication Publication Date Title
KR100596549B1 (ko) 반도체장치와그제조방법및반도체패키지
KR101064755B1 (ko) 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US6548911B2 (en) Multimedia chip package
US7205658B2 (en) Singulation method used in leadless packaging process
KR20030031412A (ko) 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법
KR20030031843A (ko) 리드프레임 및 그 리드프레임을 사용한 반도체 장치의제조 방법
KR20040030283A (ko) 리드 프레임 및 그 제조 방법
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
KR101070890B1 (ko) 다열리드형 반도체 팩키지 제조 방법
CN113035722A (zh) 具有选择性模制的用于镀覆的封装工艺
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
CN111199924B (zh) 半导体封装结构及其制作方法
KR100819799B1 (ko) 다열리드형 반도체 패키지 제조 방법
US20020048851A1 (en) Process for making a semiconductor package
KR101036354B1 (ko) 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
CN220510008U (zh) 半导体器件和电子系统
KR100973289B1 (ko) 반도체 패키지의 제조방법
KR101161860B1 (ko) 반도체 패키지 제조방법 및 이를 채택한 반도체 패키지
KR100187718B1 (ko) 리드 프레임 뒷면의 도금 번짐 현상(bㅁ차 fㅣㅁ노)을 방지하기 위한 반도체 패키지 리드 프레임의 제조 방법
KR100726778B1 (ko) 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법
KR101139971B1 (ko) 능동소자 매립형 리드 프레임 및 반도체 패키지 및 그의 제조방법
TW202228253A (zh) 半導體封裝結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 13