KR101006907B1 - 반도체 패키지 제조 방법 - Google Patents

반도체 패키지 제조 방법 Download PDF

Info

Publication number
KR101006907B1
KR101006907B1 KR1020080015224A KR20080015224A KR101006907B1 KR 101006907 B1 KR101006907 B1 KR 101006907B1 KR 1020080015224 A KR1020080015224 A KR 1020080015224A KR 20080015224 A KR20080015224 A KR 20080015224A KR 101006907 B1 KR101006907 B1 KR 101006907B1
Authority
KR
South Korea
Prior art keywords
photosensitive film
lead
lead frame
mounting plate
chip
Prior art date
Application number
KR1020080015224A
Other languages
English (en)
Other versions
KR20090090009A (ko
Inventor
정형근
김대성
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020080015224A priority Critical patent/KR101006907B1/ko
Publication of KR20090090009A publication Critical patent/KR20090090009A/ko
Application granted granted Critical
Publication of KR101006907B1 publication Critical patent/KR101006907B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/02—Plumbing installations for fresh water
    • E03C1/05—Arrangements of devices on wash-basins, baths, sinks, or the like for remote control of taps
    • E03C1/052—Mechanical devices not being part of the tap, e.g. foot pedals
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00—Actuating devices; Operating means; Releasing devices
    • F16K31/44—Mechanical actuating means
    • F16K31/46—Mechanical actuating means for remote operation
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00—Actuating devices; Operating means; Releasing devices
    • F16K31/44—Mechanical actuating means
    • F16K31/62—Pedals or like operating members, e.g. actuated by knee or hip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 리드프레임의 저면에 부착된 감광필름을 제거하지 않고, 반도체 패키지 제조 공정의 몰딩 공정후, 완성된 패키지로부터 감광필름을 화학적으로 제거하는 동작만으로 몰드 플러시를 제거하기 위한 디플러시 공정이 간단하게 이루어져 몰드 플러시 불량이 없는 반도체 패키지 제조 방법에 관한 것이다.
이를 위해, 본 발명은 최종 제작된 리드프레임의 하면에 부착되어 있던 제2감광필름은 제거하지 않고, 그 상면에 부착되어 있던 제1감광필름만을 제거하는 단계와; 상기 제2감광필름이 계속 붙어 있는 상태에서, 상기 리드프레임의 칩탑재판에 반도체 칩을 부착하는 칩 부착 공정 및, 상기 반도체 칩의 본딩패드와 각 리드간을 와이어로 연결하는 와이어 본딩 공정이 이루어지는 단계와; 상기 반도체 칩 및 와이어를 포함하는 칩탑재판 및 각 리드의 상면, 칩탑재판과 각 리드의 사이 공간을 몰딩 컴파운드 수지로 봉지하는 몰딩 단계와; 상기 칩탑재판 및 각 리드의 저면으로부터 상기 제2감광필름을 제거하는 단계; 로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.
반도체 패키지, 몰드 플러시, 디플러시, 감광필름, 몰딩 공정

Description

반도체 패키지 제조 방법{Method for manufacturing semiconductor package}
본 발명은 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 리드프레임의 저면에 부착된 감광필름을 제거하지 않고, 반도체 패키지 제조 공정의 몰딩 공정후, 완성된 패키지로부터 감광필름을 화학적으로 제거하는 동작만으로 몰드 플러시를 제거하기 위한 디플러시 공정이 간단하게 이루어져 몰드 플러시 불량이 없는 반도체 패키지 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 리드프레임을 이용한 반도체 패키지의 제조 공정은 반도체 칩을 리드프레임의 칩탑재판에 탑재하여 부착하는 칩 부착 공정; 반도체 칩의 각 본딩패드(입출력 패드)와, 리드프레임의 내부리드를 전기적으로 연결시키는 와이어 본딩 공정; 반도체 칩, 와이어, 내부리드 등을 몰딩 컴파운드 수지로 봉지하는 몰딩 공정; 리드프레임의 외부리드에 대한 트리밍 및 포밍 공정; 등을 포함하여 이루어진다.
최근에는 전자기기 자체가 소형화되는 추세에 따라 반도체 칩의 고집적화 및 이를 패키징한 반도체 패키지의 크기도 크게 축소되고 있고, 또한 반도체 칩에서 발생되는 열 방출 성능을 극대화시킬 수 있는 구조의 패키지가 제조되고 있으며, 그 예로 대략 10×10mm 내외의 크기를 갖는 소위 MLF(Micro LeadFrame)형 반도체 패키지가 제조되고 있다.
여기서, MLF형 반도체 패키지를 제조하기 위한 리드프레임 제작 과정을 첨부한 도 4를 참조로 간략하게 살펴보면 다음과 같다.
ⅰ) 먼저, 상기 리드프레임(10)의 상하면에 동일한 재질의 감광필름(12)을 붙인다.
ⅱ) 상기 감광필름(12) 표면에 마스크(14)를 붙인다.
이때, 상기 마스크(14)에는 감광필름(12)의 경화될 부분과 일치하는 관통구(16)가 형성된다.
ⅲ) 상기 마스크(14)의 관통구(16)를 통해 광조사를 실시하여 감광필름(12)의 소정 부분(리드프레임(10)의 에칭 처리되지 않는 부위와 일치되는 부분)을 경화시킨다.
이때, 광조사에 의하여 감광필름(12)이 경화된 부분은 에칭액에 의하여 제거되지 않고, 경화되지 않은 부위(리드프레임(10)의 에칭 처리될 부위와 일치되는 부분)는 이후 에칭액에 의하여 리드프레임(10)과 함께 에칭 처리된다.
ⅳ) 이어서, 상기 마스크(14) 제거후, 상기 감광필름(12)의 경화되지 않은 부분 및 이와 일치하는 리드프레임(10)의 에칭 처리될 부분이 에칭액에 의하여 제거된다.
ⅴ) 이후, 리드프레임(10)이 알카리용액과 같은 화학적 제거 용액내에 투입되어, 그 상하면에 부착되어 있던 감광필름(12)이 알카리용액에 의하여 녹으면서 제거되어, 미리 설계된 구조의 리드프레임(10)이 완성된다.
이와 같이, 리드프레임 제조 공정은 미리 설계된 구조의 리드프레임을 얻기 위하여 에칭 공정이 필수적으로 진행되는 바, 이 에칭 공정을 위해 리드프레임의 상하표면에 감광필름을 붙이고, 에칭을 하지 않을 부분에 빛을 조사하여 경화시킨다.
이후, 에칭액에 의하여 감광필름의 경화되지 않은 부분과 리드프레임의 에칭될 부분이 제거되어, 미리 설계된 구조의 리드프레임이 완성되며, 이때 완성된 리드프레임는 그 상하면에 붙어 있던 감광필름이 상기와 같이 알카리용액 등에 의하여 제거된 후, 패키지 어셈블리 공정으로 반입된다.
이러한 에칭 공정을 거친 후, MLF형 반도체 패키지를 위한 리드프레임 구조를 보면, 구리(copper) 재질로 된 리드프레임의 칩탑재판 저면에서 그 테두리 부분, 내부리드의 내끝단 저면이 몰딩 컴파운드 수지의 결합력 향상을 위해 식각(etching) 처리된다.
상기와 같이, 리드프레임의 원하는 부분만 에칭 처리하기 위하여, 리드프레임의 상하면에는 감광필름이 부착되며, 이 감광필름의 경화되지 않은 부분, 즉 상기 리드프레임(10)의 칩탑재판(18) 저면에서 그 테두리 부분, 내부리드(20)의 내끝단 저면이 에칭액에 노출되어 "ㄱ" 단면으로 에칭 처리된다(도 3 참조).
이렇게 구비된 리드프레임(10)을 이용하여, 칩탑재판(18)에 반도체 칩(22)을 에폭시 수지와 같은 접착수단으로 부착하는 칩 부착 공정과, 상기 반도체 칩(22)의 본딩패드와 리드프레임(10)의 내부리드(20)간을 와이어(24)로 연결하는 와이어 본딩 공정과, 상기 반도체 칩(22)과 와이어(24) 등을 포함하는 칩탑재판(18) 및 내부리드(20)의 상면에 걸쳐 몰딩 컴파운드 수지(26)로 몰딩하는 공정 등을 통해, 첨부한 도 3에 도시된 바와 같은 MLF형 반도체 패키지(100)가 완성된다.
도 3에서 보듯이, 상기 리드프레임(10)의 칩탑재판(18)과 상기 각 내부리드(20)간의 사이공간, 그리고 칩탑재판(18) 및 내부리드(20)의 에칭된 "ㄱ"자 단면공간에도 몰딩 컴파운드 수지(26)가 채워지게 되어, 칩탑재판(18)과 몰딩 컴파운드 수지(26)간의 결합력 및 각 내부리드(20)와 몰딩 컴파운드 수지(26)간의 결합력이 보다 향상될 수 있다.
또한, MLF 패키지(100)의 경우, 상기 리드프레임(10)의 칩탑재판(18) 및 내부리드(20)의 저면이 외부로 노출되는 상태가 되어, 반도체 칩(22)에서 발생하는 열을 신속하게 외부로 방출시킬 수 있는 구조를 갖게 된다.
이후 공정으로서, 몰딩 공정후, 칩탑재판(18) 및 각 내부리드(20)의 저면에 묻은 몰딩 컴파운드 수지(36)의 찌꺼기(몰드 플러시(mold flash))를 제거하는 공정이 진행되는데, 이 공정을 몰드 디플러시(mold deflash) 공정이라 한다.
이렇게 몰드 디플러시를 실시하는 이유는 외부로 노출된 칩탑재판과 각 리드의 산화 방지를 위하여 그 노출된 외표면에 솔더를 도금시키는 솔더 플레이팅(solder plating) 공정이 용이하게 진행되도록 함에 있다.
즉, 리드프레임은 통상 구리 또는 구리화합물 재질을 이용하여 제작된 것으 로서, 공기중에 노출되면 산소에 의해서 쉽게 산화되어 산화막을 형성하게 되고, 이 산화막은 반도체 패키지와 외부소자와의 전기적 접촉을 열화시켜 반도체의 수명을 단축시킬 뿐만아니라, 반도체 패키지가 실장된 전자제품 자체를 사용하지 못하게 되는 원인이 된다.
이에, 솔더 플레이팅 공정을 실시하는 이유중 하나는 외부로 노출된 칩탑재판 및 각 리드 표면이 직접적으로 공기에 노출되지 않도록 하는데 있다.
그러나, 상기와 같은 MLF형 반도체 패키지를 제조함에 있어서, 몰딩 공정 이후, 칩탑재판 및 각 리드의 저면에 묻은 몰딩 컴파운드 수지를 제거하는 몰드 디플러시 공정을 진행함에 따라 공수가 많이 들고, 생산성 및 작업성이 떨어지는 단점이 있다.
또한, 몰드 디플러시 공정을 진행하더라도, 몰딩 컴파운드 수지를 완벽하게 제거하지 못하고 미량의 수지 찌꺼지가 남게 되는 단점이 있다.
본 발명은 상기와 같은 몰드 플러시 문제를 해결하기 위하여 안출한 것으로서, 리드프레임 제작 단계시 에칭 공정을 위해 부착되어 있던 감광테이프를 리드프레임의 저면에서 제거하지 않은 채 반도체 패키지 제조공정을 진행하고, 몰딩 공정후 별도의 몰드 디플러시 공정을 진행하지 않고, 완성된 패키지의 리드프레임 저면에서 감광테이프를 제거하는 공정으로 몰드 디플러시 공정을 대체함으로써 원가절 감과 더불어 몰드플러시 불량이 없는 반도체 패키지 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: 리드프레임 원판의 상하면에 제1 및 제2감광필름을 부착하여 에칭 공정을 진행함으로써, 원하는 설계 형상의 칩탑재판과 리드를 갖는 리드프레임이 제작되는 단계와; 최종 제작된 리드프레임의 하면에 부착되어 있던 제2감광필름은 제거하지 않고, 그 상면에 부착되어 있던 제1감광필름만을 제거하는 단계와; 상기 제2감광필름이 계속 붙어 있는 상태에서, 상기 리드프레임의 칩탑재판에 반도체 칩을 부착하는 칩 부착 공정 및, 상기 반도체 칩의 본딩패드와 각 리드간을 와이어로 연결하는 와이어 본딩 공정이 이루어지는 단계와; 상기 반도체 칩 및 와이어를 포함하는 칩탑재판 및 각 리드의 상면, 칩탑재판과 각 리드의 사이 공간을 몰딩 컴파운드 수지로 봉지하는 몰딩 단계와; 상기 칩탑재판 및 각 리드의 저면으로부터 상기 제2감광필름을 제거하는 단계; 를 포함하는 반도체 패키지 제조 방법에 있어서,
상기 리드프레임의 상면에 부착된 제1감광필름은 30℃~50℃에서 알카리 용액에 반응하여 제거되는 아크릴 코폴리머(Acryl copolymer)계열의 필름으로 채택되고, 그 하면에 부착된 제2감광필름은 80℃~100℃에서 알카리 용액에 반응하여 제거되는 아크릴 코폴리머 계열의 필름으로 채택된 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.
삭제
삭제
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공할 수 있다.
리드프레임 제작 단계시, 그 상하면에 서로 다른 재질의 감광필름을 부착하여 에칭 공정을 실시하고, 최종적으로 리드프레임의 저면에 부착되어 있던 감광플림을 제거하지 않은 채 반도체 패키지 어셈블리 공정으로 반입시킴으로써, 몰딩 공정후 완성된 패키지의 리드프레임 저면에서 감광필름을 제거하여 몰드 디플러시 공정을 대체하면서 제조비용을 절감할 수 있으며 몰드플러시 문제가 없는 패키지 제조를 실현할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조 방법을 설명하는 단면도로서, MLF형 패키지를 제조하는 공정중 몰딩공정후, 감광필름을 이용한 몰드 디플러시 공정을 설명하는 단면도이고, 도 2는 본 발명의 리드프레임을 제조하는 방법 을 설명하는 단면도이다.
상기 MLF형 패키지는 칩탑재판 및 각 리드의 저면을 외부로 노출시켜, 열방출 효과를 극대화시킬 수 있는 구조의 패키지로서, 이 패키지 제작을 위해 미리 설계된 구조의 리드프레임이 제작된다.
상기 리드프레임 제조 공정을 첨부한 도 2를 참조로 순서대로 설명하면 다음과 같다.
ⅰ) 먼저, 상기 리드프레임(10)의 상면에 제1감광필름(28)을, 그 하면에 제2감광필름(30)을 붙인다.
상기 제1감광필름(28)은 이후 저온에서 알카리용액에 의하여 제거될 수 있는 재질의 것으로 채택되고, 상기 제2감광필름(30)은 저온에서 알카리용액에 의하여 제거되지 않고 고온에서 반응하는 알카리용액에 의해서 제거될 수 있는 재질의 것으로 채택된다.
보다 상세하게는, 상기 리드프레임(10)의 상면에 부착된 제1감광필름(28)은 저온에서 반응하여 알카리용액에 의하여 제거되는 재질로서, 30℃~50℃에서 알카리 용액에 반응하여 제거되는 아크릴 코폴리머(Acryl copolymer)계열의 필름이고, 반면에 상기 제2감광필름(30)은 고온에서 알카리 용액에 반응하여 제거되는 재질로서, 80℃~100℃에서 알카리 용액에 반응하여 제거되는 아크릴 코폴리머 계열의 필름을 사용한다.
ⅱ) 상기 제1 및 제2감광필름(28,30) 표면에 마스크(14)를 붙인다.
이때, 상기 마스크(14)에는 제1 및 제2감광필름(28,30)의 경화될 부분과 일치하는 관통구(16)가 형성된다.
ⅲ) 상기 마스크(14)의 관통구(16)를 통해 광조사를 실시하여 제1 및 제2감광필름(28,30)의 소정 부분(리드프레임(10)의 에칭 처리되지 않는 부위와 일치되는 부분)을 경화시킨다.
이때, 각 감광필름(28,30)의 경화된 부분은 에칭액에 의하여 제거되지 않고, 경화되지 않은 부위(리드프레임(10)의 에칭 처리될 부위와 일치되는 부분)는 이후 에칭액에 의하여 리드프레임(10)과 함께 에칭에 의하여 제거된다.
ⅳ) 상기 제1 및 제2감광필름(28,30)의 경화되지 않은 부분 및 이와 일치하는 리드프레임(10)의 에칭 처리될 부분이 에칭액에 의하여 제거되어, 미리 설계된 형상의 리드프레임(10)으로 완성된다.
ⅴ) 이후, 리드프레임(10)을 알카리용액과 같은 화학적 제거 용액내에 투입하여, 그 상면에 부착되어 있던 제1감광필름(28)이 저온에서 알카리용액에 의하여 녹으면서 제거되고, 제2감광필름(30)은 저온의 알카리용액에서는 녹지 않은 채 리드프레임의 저면에 그대로 붙어 있는 상태가 된다.
이때, 감광필름을 제거할 때 온도가 중요한 인자이며, 제거시 알카리용액을 50℃정도로 제어하고 있는 점을 감안하면, 상기 제1감광필름(28)은 30~50℃정도의 온도에서 알칼리용액에 반응하여 제거되고, 반면에 상기 제2감광필름(30)은 80~100℃정도의 온도에서 알칼리용액에 반응하여 제거되므로, 결국 상기 제2감광필름(30)은 저온에서 알카리용액에 녹지 않은 채 리드프레임의 저면에 그대로 붙어 있는 상태가 된다.
이렇게 제2감광필름(30)이 그대로 남아 있는 상태의 리드프레임(10)을 패키 지 어셈블리 공정으로 반입하게 된다.
한편, 상기와 같은 MLF형 패키지(100)의 리드프레임(10)은 칩탑재판(18) 저면에서 그 테두리 부분, 각 내부리드(20)의 내끝단 저면이 에칭액에 노출되어 "ㄱ" 단면으로 에칭 처리된 구조로 제작된다(도 1 참조).
다음으로, 최종 제작된 리드프레임(10)의 하면에 상기 제2감광필름(30)이 계속 붙어 있는 상태에서, 상기 리드프레임(10)의 칩탑재판(18)에 반도체 칩(22)을 부착하는 칩 부착 공정 및, 상기 반도체 칩(22)의 본딩패드와 각 리드(20)간을 와이어(24)로 연결하는 와이어 본딩 공정이 이루어진다.
이어서, 상기 반도체 칩(22) 및 와이어(24)를 포함하는 칩탑재판(18) 및 각 리드(20)의 상면, 그리고 칩탑재판(18)과 각 리드(20)의 사이 공간, 또한 칩탑재판(18) 및 각 리드(20)의 "ㄱ"자 공간(에칭액에 의하여 제거된 공간)이 몰딩 컴파운드 수지(26)로 봉지되면서 몰딩된다.
이때, 몰딩 공정후에도 리드프레임(10)의 저면, 즉 칩탑재판(18) 및 각 리드(20)의 저면에는 제2감광필름(30)이 계속 부착된 상태로 유지되며, 이 제2감광필름(30)의 저면(특히, 칩탑재판(18)의 저면에서 그 테두리 부위 및 각 리드(20)의 저면에서 그 테두리 부위와 인접된 부분)에는 몰딩 공정시 몰딩 컴파운드 수지(26)가 흘러나와, 수지 찌꺼지가 묻어 있는 상태가 된다.
기존에는 제2감광필름이 없는 상태이므로, 몰딩 컴파운드 수지의 찌꺼기가 칩탑재판 및 각 리드의 저면 테두리 부분에 묻는 몰드 플러시 현상이 발생되었지만, 본 발명에 따르면 칩탑재판(18) 및 각 리드(20)에는 수지 찌꺼기가 직접적으로 전혀 묻지 않고 이를 덮고 있던 제2감광필름(30)에만 묻게 된다.
따라서, 기존에는 상기 칩탑재판 및 각 리드에 묻은 몰드 찌꺼기를 제거하는 별도의 몰드 디플러시 공정을 실시하였지만, 첨부한 도 1에 도시된 바와 같이 본 발명에 따르면 수지 찌꺼기가 묻은 제2감광필름(30)만을 제거하는 동작만으로 별도의 몰드 디플러시 공정을 실시하지 않고도 완성된 패키지에서 깨끗한 상태의 칩탑재판(18) 및 리드(20)를 제공할 수 있다.
이와 같이, 본 발명에 따르면 리드프레임의 저면에 제2감광필름을 계속 부착시킨 상태에서 패키지 어셈블리 공정으로 반입하여, 몰딩 공정을 진행하고, 몰딩 공정후, 제2감광필름을 화학적으로 제거하는 공정만으로 몰드 디플러시가 이루어짐으로써, 기존의 별도로 진행되던 몰드 디플러시 공정을 생략할 수 있고, 그에 따라 공수절감 및 제조 원가 절감을 실현할 수 있다.
도 1은 본 발명에 따른 반도체 패키지 제조 방법을 설명하는 단면도,
도 2는 본 발명의 반도체 패키지 제조용 리드프레임의 제작 과정을 설명하는 개략도,
도 3은 종래의 반도체 패키지 제조 방법을 설명하는 단면도,
도 4는 종래의 반도체 패키지 제조용 리드프레임의 제작 과정을 설명하는 개략도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 리드프레임 12 : 감광필름
14 : 마스크 16 : 관통구
18 : 칩탑재판 20 : 내부리드
22 : 반도체 칩 24 : 와이어
26 : 몰딩 컴파운드 수지 28 : 제1감광필름
30 : 제2감광필름 100 : 반도체 패키지

Claims (3)

  1. 삭제
  2. 리드프레임 원판의 상하면에 제1 및 제2감광필름을 부착하여 에칭 공정을 진행함으로써, 원하는 설계 형상의 칩탑재판과 리드를 갖는 리드프레임이 제작되는 단계와; 최종 제작된 리드프레임의 하면에 부착되어 있던 제2감광필름은 제거하지 않고, 그 상면에 부착되어 있던 제1감광필름만을 제거하는 단계와; 상기 제2감광필름이 계속 붙어 있는 상태에서, 상기 리드프레임의 칩탑재판에 반도체 칩을 부착하는 칩 부착 공정 및, 상기 반도체 칩의 본딩패드와 각 리드간을 와이어로 연결하는 와이어 본딩 공정이 이루어지는 단계와; 상기 반도체 칩 및 와이어를 포함하는 칩탑재판 및 각 리드의 상면, 칩탑재판과 각 리드의 사이 공간을 몰딩 컴파운드 수지로 봉지하는 몰딩 단계와; 상기 칩탑재판 및 각 리드의 저면으로부터 상기 제2감광필름을 제거하는 단계; 를 포함하는 반도체 패키지 제조 방법에 있어서,
    상기 리드프레임의 상면에 부착된 제1감광필름은 30℃~50℃에서 알카리 용액에 반응하여 제거되는 아크릴 코폴리머(Acryl copolymer)계열의 필름으로 채택되고, 그 하면에 부착된 제2감광필름은 80℃~100℃에서 알카리 용액에 반응하여 제거되는 아크릴 코폴리머 계열의 필름으로 채택된 것을 특징으로 하는 반도체 패키지 제조 방법.
  3. 삭제
KR1020080015224A 2008-02-20 2008-02-20 반도체 패키지 제조 방법 KR101006907B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080015224A KR101006907B1 (ko) 2008-02-20 2008-02-20 반도체 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080015224A KR101006907B1 (ko) 2008-02-20 2008-02-20 반도체 패키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20090090009A KR20090090009A (ko) 2009-08-25
KR101006907B1 true KR101006907B1 (ko) 2011-01-13

Family

ID=41207972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080015224A KR101006907B1 (ko) 2008-02-20 2008-02-20 반도체 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR101006907B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319400B1 (ko) 1998-12-30 2002-05-13 마이클 디. 오브라이언 반도체패키지및그제조방법
KR20020086219A (ko) * 2001-05-11 2002-11-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조 방법
KR20060093766A (ko) * 2005-02-22 2006-08-25 삼성테크윈 주식회사 다열리드형 반도체 패키지 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319400B1 (ko) 1998-12-30 2002-05-13 마이클 디. 오브라이언 반도체패키지및그제조방법
KR20020086219A (ko) * 2001-05-11 2002-11-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조 방법
KR20060093766A (ko) * 2005-02-22 2006-08-25 삼성테크윈 주식회사 다열리드형 반도체 패키지 제조 방법

Also Published As

Publication number Publication date
KR20090090009A (ko) 2009-08-25

Similar Documents

Publication Publication Date Title
US7723146B2 (en) Integrated circuit package system with image sensor system
KR100829278B1 (ko) 반도체장치 및 그 제조방법
US8105881B2 (en) Method of fabricating chip package structure
KR20000048222A (ko) 볼 그리드 어레이형 반도체 장치 및 그 제조 방법
JP2002064114A (ja) 半導体装置及びその製造方法
KR20100071485A (ko) 웨이퍼 레벨 패키지의 제조방법
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
US20080061425A1 (en) Chip package structure and fabricating method thereof
KR101006907B1 (ko) 반도체 패키지 제조 방법
KR100850213B1 (ko) 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
US20020048851A1 (en) Process for making a semiconductor package
TWI663899B (zh) 半導體封裝回收利用方法、及回收利用半導體封裝
US6537858B1 (en) Method for manufacturing semiconductor device
JP2011040640A (ja) 半導体装置の製造方法
US20220005857A1 (en) Tapeless leadframe package with exposed integrated circuit die
KR100819799B1 (ko) 다열리드형 반도체 패키지 제조 방법
JP2008186869A (ja) リードフレーム、およびその製造方法
KR100973289B1 (ko) 반도체 패키지의 제조방법
KR100406499B1 (ko) 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법
JP2005335086A (ja) 回路基板、樹脂成形体、電子部品、及び、樹脂成形体又は電子部品の製造方法
KR100206945B1 (ko) 버틈 리드 패키지의 제조방법
KR100253267B1 (ko) 리드 온 칩(loc)패키지 제조방법
JPH11297921A (ja) 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法
TWI387015B (zh) 晶片封裝結構的製程
KR101398017B1 (ko) 엠엘에프형 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 10