KR100206945B1 - 버틈 리드 패키지의 제조방법 - Google Patents

버틈 리드 패키지의 제조방법 Download PDF

Info

Publication number
KR100206945B1
KR100206945B1 KR1019960045658A KR19960045658A KR100206945B1 KR 100206945 B1 KR100206945 B1 KR 100206945B1 KR 1019960045658 A KR1019960045658 A KR 1019960045658A KR 19960045658 A KR19960045658 A KR 19960045658A KR 100206945 B1 KR100206945 B1 KR 100206945B1
Authority
KR
South Korea
Prior art keywords
lead
chip
manufacturing
package
molding process
Prior art date
Application number
KR1019960045658A
Other languages
English (en)
Other versions
KR19980027006A (ko
Inventor
이종현
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960045658A priority Critical patent/KR100206945B1/ko
Publication of KR19980027006A publication Critical patent/KR19980027006A/ko
Application granted granted Critical
Publication of KR100206945B1 publication Critical patent/KR100206945B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 버틈 리드 패키지의 제조방법에 관한 것으로, 종래에는 몰딩공정 진행시 에폭시의 주입압력으로 리드와 칩의 들뜸이 발생하여 리드의 하면에 플래시가 발생하고, 이 플래시를 제거하기 위한 디플래시공정을 필수적으로 수행하게 되어 생산성을 향상시키는데 한계가 있는 문제점이 있었다. 본 발명 버틈 리드 패키지의 제조방법은 몰딩공정을 진행시 상부금형의 내측 하면에 수개의 누름돌기를 형성하고, 상,하부 금형의 내측으로 에폭시 주입시 누름돌기가 칩을 누름과 동시에 리드의 하면이 하부 금형에 밀착되도록 함으로서, 리드의 하면에 플래시가 발생하는 것을 방지하게 되고, 따라서, 후공정에서 디플래시 공정을 생략할 수 있게 되어 공수절감에 따른 생산성이 향상되는 효과가 있다.

Description

버틈 리드 패키지의 제조방법
본 발명은 버틈 리드 패키지(BLP : BOTTOM LEAD PACKAGE)의 제조방법에 관한 것으로, 특히 리드의 하면에 플래시(FLASH)가 발생하는 것을 방지하도록 하는데 적합한 버틈 리드 패키지의 제조방법에 관한 것이다.
일반적으로 실장면적을 적게 차지하고, 몰딩부의 외측으로 리드를 돌출형성하지 않음으로서 외부의 충격으로 부터 리드의 휨을 방지하기 위한 패키지로 버틈 리드 패키지가 사용되며, 이와 같은 버틈 리드 패키지를 제조하는 방법을 제1a도 및 제1b도를 참조하여 설명하면 다음과 같다.
제1a도는 종래 버틈 리드 패키지의 제조방법 중 몰딩공정을 보인 종단면도이고, 제1b도는 종래 버틈 리드 패키지가 완성된 상태를 보인 종단면도이다.
도시된 바와 같이, 종래 버틈 리드 패키지를 제조하는 방법은 다수개의 리드(1) 상면에 양면접착테이프(2)를 이용하여 반도체 칩(3)을 부착고정하고, 상기 리드(1)와 칩(3)에 형성된 칩패드(3a)를 금속와이어(4)로 연결하며, 제1a도와 같이 상,하부 금형(5)(5')의 내측에 칩(3)이 부착된 리드(1)를 위치시키고, 상기 리드(1)의 하면이 하부 금형(5')의 상면에 위치하도록 한 다음, 상,하부 금형(5)(5')의 내부에 에폭시를 주입하여 몰딩부(6)를 형성한다. 그런 다음, 몰딩부(6)의 하면을 연마하여 리드(1) 하면을 외부로 노출시키는 디플래시(DEFLASH)작업을 실시하고, 외부로 노출된 리드(1)에 도금을 하며, 리드컷팅(LEAD CUTTING) 및 싱글레이션(SINGULATION) 공정을 거쳐 제1b도와 같은 버틈 리드 패키지를 완성한다.
그러나, 상기 제1a도와 같이 몰딩공정을 진행하는 중에 에폭시의 주입압력에 의해 칩(3) 및 리드(1)가 상승을 하게 되고, 리드(1)의 하면이 외부로 노출되지 못하고 에폭시 수지의 찌꺼기등이 몰딩되어 플래시가 발생되는 문제점이 있었다. 이러한 형상은 후공정에서 플래시를 제거하기 위한 디플래시공정을 필수적으로 수행하게 되어 대량생산공장에서 생산성을 저하시키는 주요인이 되는 심각한 문제점인 것이다.
상기와 같은 문제점을 감안하여 안출한 본 고안의 목적은 몰딩공정 진행시 리드의 하면에 플래시가 발생하는 것을 방지하여 후공정에서 디플래시작업을 생략할 수 있도록 함으로서 생산성을 향상시키도록 하는데 적합한 버틈 리드 패키지를 제공함에 있다.
제1a도는 종래 버틈 리드 패키지의 제조공정 중 몰딩공정을 보인 종단면도.
제1b도는 종래 버틈 리드 패키지가 완성된 상태를 보인 종단면도.
제2a도는 본 발명 버틈 리드 패키지의 제조공정 중 몰딩공정을 보인 종단면도.
제2b도는 본 발명 버틈 리드 패키지가 완성된 상태를 보인 종단면도.
제3도는 제2b도의 버틈 리드 패키지에 실링공정을 실시한 상태를 보인 종단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 리드 13 : 칩
13a : 칩패드 14 : 금속와이어
15a : 돌기홈 16, 16' : 상,하부 금형
16a : 누름돌기 20 : 충진제
상기와 같은 본 발명의 목적을 달성하기 위하여 다수개의 리드 상면에 칩을 부착하고, 칩의 칩패드와 다수개의 리드를 금속와이어로 각각 연결하며, 상기 칩이 부착된 리드를 상,하부 금형의 내측에 위치시키고 에폭시를 주입하는 몰딩공정을 실시하는 순서로 진행하는 버틈 리드 패키지의 제조방법에 있어서, 상기 몰딩공정을 진행시에 상부 금형의 하면에 상기 칩의 상면을 누르기 위한 수개의 누름돌기를 형성하여 칩과 리드를 누르는 상태에서 상,하부 금형의 내측에 에폭시를 주입하여 리드의 하면에 플래시가 발생하는 것을 방지하도록 한 것을 특징으로 하는 버틈 리드 패키지의 제조방법에 제공된다.
이하, 상기와 같이 진행되는 본 발명 버틈 리드 패키지의 제조방법을 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
제2a도는 본 발명 버틈 리드 패키지의 제조공정 중 몰딩공정을 보인 종단면도이고, 제2b도는 본 발명 버틈 리드 패키지가 완성된 상태를 보인 종단면도이다.
도시된 바와 같이, 본 발명 버틈 리드 패키지의 제조방법은 다수개의 리드(11) 상면에 양면테이프(12)로 반도체 칩(13)을 부착하는 다이본딩공정을 수행하는 단계와, 상기 다수개의 리드(11)와 반도체 칩(13)의 칩패드(13a)를 각각 금속와이어(14)로 연결하는 와이어본딩공정을 수행하는 단계와, 상기 리드(11)의 하면을 외부로 노출시킴과 아울러 칩(13), 금속와이어(14), 리드(11)의 일정부분을 감싸도록 에폭시로 몰딩하여 몰딩부(15)를 형성하는 몰딩공정을 수행하는 단계의 순서로 진행하는 것은 종래와 유사하다.
여기서, 본 발명은 제2a도와 같이, 상기 몰딩공정 진행시 상부 금형(16)의 내측 하면에 수개의 누름돌기(16a)를 형성하고, 상,하부 금형(16)(16')의 내측에 에폭시를 주입시 칩(13)의 상면을 누름돌기(16a)가 누름과 동시에 리드(11)의 하면이 하부 금형(16')에 밀착되도록 함으로서, 리드(11) 하면에 에폭시 찌꺼기 등이 부착되지 못하도록 한 상태에서 몰딩공정을 진행하게 된다.
이와 같이 몰딩된 패키지는 제2b도와 같이 리드(11)의 하면이 외부로 노출되어 디플래시 작업을 생략할 수 있는 버틈 리드 패키지가 완성된다.
제3도는 제2b도와 같이 완성된 패키지에 실링공정을 실시한 상태를 보인 종단면도로서, 도시된 바와 같이, 몰딩공정이 완료되어 몰딩부(15)의 상면에 수개의 돌기홈(15a)이 발생할 경우에 돌기홈(15a)에 충진제(20)를 이용하여 실링(SEALING)함으로서, 외관을 양호하게 하고, 내구성을 향상시킬 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명 버틈 리드 패키지의 제조방법은 몰딩공정을 진행시 상부 금형의 내측 하면에 수개의 누름돌기를 형성하고, 상,하부 금형의 내측으로 에폭시 주입시 누름돌기가 칩을 누름과 동시에 리드의 하면이 하부 금형에 밀착되도록 함으로서, 리드의 하면에 플래시가 발생하는 것을 방지하게 되고, 따라서, 후공정에서 디플래시 공정을 생략할 수 있게 되어 공수절감에 따른 생산성이 향상되는 효과가 있다.

Claims (2)

  1. 다수개의 리드 상면에 칩을 부착하고, 그 칩의 칩패드와 다수개의 리드를 금속와이어로 각각 연결하며, 상기 칩이 부착된 리드를 상,하부 금형의 내측에 위치시키고 에폭시를 주입하는 몰딩공정을 실시하는 순서로 진행하는 버틈 리드 패키지의 제조방법에 있어서, 상기 몰딩공정을 진행시에 상부 금형의 하면에 상기 칩의 상면을 누르기 위한 수개의 누름돌기를 형성하여 칩을 누름과 동시에 리드가 하부 금형에 밀착되도록 한 상태에서 상,하부 금형의 내측에 에폭시를 주입하여 리드의 하면에 플래시가 발생하는 것을 방지하도록 한 것을 특징으로 하는 버틈 리드 패키지의 제조방법.
  2. 제1항에 있어서, 상기 몰딩공정이 완료되어 몰딩부의 상면에 수개의 돌기홈이 발생할 경우에 돌기홈에 충진제를 주입하여 실링하는 실링공정을 수행하는 것을 특징으로 하는 버틈 리드 패키지의 제조방법.
KR1019960045658A 1996-10-14 1996-10-14 버틈 리드 패키지의 제조방법 KR100206945B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960045658A KR100206945B1 (ko) 1996-10-14 1996-10-14 버틈 리드 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960045658A KR100206945B1 (ko) 1996-10-14 1996-10-14 버틈 리드 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR19980027006A KR19980027006A (ko) 1998-07-15
KR100206945B1 true KR100206945B1 (ko) 1999-07-01

Family

ID=19477304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045658A KR100206945B1 (ko) 1996-10-14 1996-10-14 버틈 리드 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR100206945B1 (ko)

Also Published As

Publication number Publication date
KR19980027006A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
KR100206945B1 (ko) 버틈 리드 패키지의 제조방법
US5672550A (en) Method of encapsulating semiconductor devices using a lead frame with resin tablets arranged on lead frame
JP4658353B2 (ja) 樹脂モールド金型及び樹脂モールドパッケージの製造方法
US5811132A (en) Mold for semiconductor packages
KR100304680B1 (ko) 반도체장치및그제조방법
JPS60180126A (ja) 半導体装置の製造方法
US8273445B2 (en) Reinforced assembly carrier
JPS61269338A (ja) 樹脂封止半導体装置およびその製造に用いるモ−ルド型
JPH1044180A (ja) トランスファ樹脂封止方法及びそれに用いる樹脂封止 金型装置
KR100278760B1 (ko) 반도체패키지의인캡슐레이션된액상봉지재의상부표면을평평하게하는방법및그장치
US6276913B1 (en) Mold for resin sealing
KR100230520B1 (ko) 반도체 소자 패키지 베이스의 제조방법
KR101006907B1 (ko) 반도체 패키지 제조 방법
KR0167276B1 (ko) 비엘피 패키지 및 그 제조방법
KR100970215B1 (ko) Ｆｂｇａ 패키지 제조용 금형
KR200234174Y1 (ko) Bga 반도체패키지의 패키지성형 몰드금형 구조
JP2936679B2 (ja) 樹脂封止型半導体装置の製造方法及び封止用金型
KR0176111B1 (ko) 반도체 칩 패키지를 성형하는 제조금형 구조 및 이형핀 배치방법
KR100537894B1 (ko) 네방향으로 위치를 안내하는 세트 블록을 구비한 반도체 성형장치
KR100385140B1 (ko) 에어캐비티 타입 반도체패키지의 몰딩성형용 코어
KR0145766B1 (ko) 반도체 패키지 및 그 제조방법
JPS6276727A (ja) 樹脂封止型半導体装置の製法およびそれに用いるトランスフア−成形金型
KR100201393B1 (ko) 컬럼형 패키지의 제조방법
KR100210119B1 (ko) 트랜스퍼 몰딩 장치의 플런저 교체 방법
JPH05243302A (ja) 電子部品及び樹脂モールド装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee