KR100278760B1 - 반도체패키지의인캡슐레이션된액상봉지재의상부표면을평평하게하는방법및그장치 - Google Patents
반도체패키지의인캡슐레이션된액상봉지재의상부표면을평평하게하는방법및그장치 Download PDFInfo
- Publication number
- KR100278760B1 KR100278760B1 KR1019970054512A KR19970054512A KR100278760B1 KR 100278760 B1 KR100278760 B1 KR 100278760B1 KR 1019970054512 A KR1019970054512 A KR 1019970054512A KR 19970054512 A KR19970054512 A KR 19970054512A KR 100278760 B1 KR100278760 B1 KR 100278760B1
- Authority
- KR
- South Korea
- Prior art keywords
- liquid encapsulant
- encapsulated liquid
- semiconductor package
- plate
- flattening
- Prior art date
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 패키지의 인캡슐레이션 된 액상봉지재의 상부 표면을 평평하게 하는 방법 및 그 장치에 관한 것으로, 반도체 패키지의 봉함공정시에 인캡슐레이션 된 액상봉지재의 상부 표면을 평평하게 해줌으로서 소잉공정에서 싱글레이션 된 개별의 반도체 패키지의 높이를 모두 동일하게 할 수 있도록 된 것이다.
Description
본 발명은 반도체 패키지의 인캡슐레이션 된 액상봉지재의 상부 표면을 평평하게 하는 방법 및 그 장치에 관한 것이다.
최근, 반도체칩의 급속한 고집적화 및 소형화 추세에 따라 전자 기기나 가전제품들도 소형화되어 가고 있음으로, 이러한 추세에 따라 반도체 패키지에 있어서도 다핀화가 요구되고 있다. 따라서, 다핀화를 가능케 한 볼 그리드 어레이 반도체 패키지가 개발되었다.
이러한 반도체 패키지의 제조 공정을 살펴보면, 먼저 원자재를 검사하고 → 반도체칩준비공정 → 반도체칩부착공정 → 선연결공정 → 봉함공정 → 솔더볼부착공정 → 마킹공정 순으로 각공정을 진행하여 하나의 완성된 반도체 패키지를 생산해 내게 된다.
상기의 공정 중 봉함공정을 좀더 상세히 설명하면, 반도체 웨이퍼의 선연결한 자재를 열경화성수지를 이용하여 자재를 외부의 충격 및 접촉으로 부터 보호하고 외관상 제품의 형태를 만들기 위해 일정한 모양으로 봉함하는 것으로, 자재의 견고성을 유지하기 위해 주어진 온도와 시간에 맞추어 경화시켜 봉함한다.
이러한 봉함공정은 크게 두 가지의 방법으로 구분되는데, 첫째 : 일정한 모양을 지닌 금형을 이용한 몰딩(Molding) 방법과, 둘째 : 액상봉지재(Glob top material)를 이용한 인캡슐레이션(Encapsulation) 방법이 있다.
상기의 몰딩방법과 인캡슐레이션 방법은 각각 장.단점을 가지고 있는데, 먼저 금형을 이용한 몰딩방법은 작업성이 빠르고, 두께 조절이 쉬우며, 작업 후에 제품을 취급하기가 쉬운 장점이 있지만, 스위핑(Sweeping)과 초기 투자비가 많이 들어가는 단점이 있다.
또한, 액상봉지재를 이용한 인캡슐레이션 방법은 상기한 몰딩방법과는 반대로 스위핑이 없으며, 초기의 투자비가 적게 들어가는 장점이 있지만, 작업성이 느리고, 두께조절이 어려우며, 표면 상태를 평평하게 만들기가 어려운 단점이 있다. 즉, 모서리 부분에서 둥글게 굴곡이 일어나는 단점이 있다.
따라서, 이러한 봉함공정은 패키지의 특성에 따라 각각 적용하는데, 특히 최근에 개발된 매트릭스 타입의 인쇄회로기판을 이용한 패키지로서 CABGA(Chip Array Ball Grid Array ; 칩 어레이 볼 그리드 어레이 패키지)의 경우에는 액상봉지재로 봉함한 후 소잉(Sawing) 하는데, 이때 상기한 인캡슐레이션 된 액상봉지재의 상부 표면을 평평하게 하는 것이 가장 중요하다.
즉, 상기한 매트릭스 타입의 인쇄회로기판을 사용한 CABGA는 액상봉지재로 봉함시 하나의 패턴 만을 봉함하는 것이 아니라, 매트릭스 타입으로 된 여러개의 패턴을 동시에 봉함한 후에 소잉공정에서 이를 싱글레이션 하여 낱개의 패키지로 절단하는데, 이때 상기한 봉지재의 상부 표면이 평평하지 않으면 싱글레이션 된 패키지의 높이가 서로 다르게 되고, 이로 인한 패키지의 성능을 저하시키는 단점이 있다.
따라서, 봉함된 액상봉지재의 상부 표면을 평평하게 해 주어야 하는데, 종래에는 인캡슐레이션 된 액상봉지재의 표면을 평평하게 하는 장치가 전혀 개발되어 있지 않은 실정이다. 따라서, 인캡슐레이션 한 후 소잉하게 되면, 소잉된 개별의 반도체 패키지는 각각 그 높이가 서로 다르게 되는 문제점이 있었던 것이다.
본 발명은 이와 같은 문제점을 해소하기 위하여 발명된 것으로서, 인캡슐레이션 된 액상봉지재의 상부 표면을 평평하게 할 수 있는 장치 및 그 방법을 제공함으로서 소잉공정에서 싱글레이션 된 개별의 반도체 패키지의 높이를 모두 동일하게 할 수 있도록 된 것을 그 목적으로 한다.
도 1은 액상봉지재로 인캡슐레이션 된 상태를 나타낸 정면도
도 2는 본 발명에 따른 반도체 패키지의 인캡슐레이션 된 액상봉지재의 상부 표면을 평평하게 하기 위한 장치를 나타낸 정면도
도 3은 본 발명에 따른 반도체 패키지의 인캡슐레이션 된 액상봉지재의 상부 표면을 평평하게 한 상태의 정면도
도 4는 본 발명에 따른 지그의 일예를 나타낸 사시도
- 도면의 주요 부분에 대한 부호의 설명 -
10 - 지그(Jig) 20 - 플레이트(Plate)
30 - 실린더 40 - 액상봉지재
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명에 따른 반도체 패키지의 인캡슐레이션 된 액상봉지재의 상부 표면을 평평하게 하는 방법은, 반도체 패키지를 성형 제조함에 있어서, 액상봉지재(40)를 이용하여 인캡슐레이션 하는 봉함공정 시에, 상기한 인캡슐레이션 된 액상봉지재(40)의 테두리를 지그(10 ; Jig)로 감싼 후, 상기 인캡슐레이션 된 액상봉지재(40)의 상부 표면을 플레이트(20 ; Plate)로 눌러줌으로서 인캡슐레이션 된 액상봉지재(40)의 상부 표면을 평평하게 하는 것을 특징으로 한다.
상기에 있어서, 인캡슐레이션 된 액상봉지재(40)의 상부 표면을 플레이트(20)로 눌러주는 방법으로 상기 플레이트(20)에 유.공압 실린더(30)를 설치하여 상하로 이송시킨다. 또한, 상기한 플레이트(20)의 상하 이송거리는 센서(도시되지 않음)를 설치하여 콘트롤 할 수 있다.
이와 같은 방법에 의해 인캡슐레이션 된 액상봉지재의 상부 표면을 눌러 주어 평평하게 하는 장치는, 사방에 벽면(11)이 형성되어 인캡슐레이션 된 액상봉지재(40)의 테두리를 감싸도록 된 지그(10 ; Jig)와, 상기한 지그(10)의 상부에 위치되어 인캡슐레이션 된 액상봉지재(40)의 상부 표면을 눌러주도록 된 플레이트(20 ; Plate)와, 상기한 플레이트(20)를 상하로 이송시키는 실린더(30)로 이루어진다.
상기한 실린더(30)는 유압실린더 또는 공압실린더를 사용할 수 있고, 이러한 유.공압 실린더(30)에 의해 상하로 이송되는 플레이트(20)의 이송거리는 센서(도시되지 않음)를 설치하여 콘트롤하는 것이다.
또한, 상기한 지그(10)의 벽면(11)에는 홈(11a)을 형성하여 상기한 플레이트(20)로 인캡슐레이션 된 액상봉지재(40)를 눌러 줄 때, 상기 플레이트(20)의 저면과 액상봉지재(40)의 상부 사이에 위치하고 있는 에어가 상기한 홈(11a)을 통하여 빠짐으로서, 상기한 플레이트(20)에 의해 액상봉지재(40)가 용이하게 눌려지도록 한 것이다.
이러한 본 발명은 CABGA(Chip Array Ball Grid Array ; 칩 어레이 볼 그리드 어레이) 패키지를 액상봉지재(40)로 봉함공정 할 때, 상기 액상봉지재(40)의 상부 표면을 플레이트(20)로 눌러 주어 평평하게 함으로서 추후의 공정인 소잉(Sawing) 공정에서 싱글레이션된 개별의 반도체 패키지의 높이가 모두 동일하게 형성되는 것이다.
이상의 설명에서 알 수 있듯이 본 발명은, 인캡슐레이션 된 액상봉지재의 상부 표면을 평평하게 해 줌으로서, 개별의 반도체 패키지의 높이를 모두 동일하게 하여 상품성 및 신뢰성을 향상시킬 수 있다.
Claims (4)
- 다수의 패턴이 행과 열을 지어 대략 매트릭스 형상을 하며, 차후 싱귤레이션 공정에 의해 다수의 반도체패키지가 분리되는 인쇄회로기판을 인캡슐레이션하는 방법에 있어서,상기 매트릭스 타입의 인쇄회로기판 상면에 디스펜서를 이용하여 액상봉지재를 인캡슐레이션하는 단계와;상기 인캡슐레이션된 액상봉지재의 테두리를 지그로 감싸는 단계와;상기 액상봉지재의 상부 표면을 플레리트로 눌러줌으로써 상기 액상본지재의 상부 펴면이 평평하게 되도록 하는 단계로 이루어진 반도체 패키지의 인캡슐레이션된 액상봉지재의 상부 표면을 평평하게 하는 방법.
- 제1항에 있어서, 상기한 플레이트는 유.공압실린더에 의해 상하로 이송되는 것을 특징으로 하는 반도체패키지의 인캡슐레이션 된 액상봉지재의 상부 표면 평평하게 하는 방법.
- 다수의 패턴이 행과 열을 지어 대략 매트릭스 형상을 하며, 차후 싱귤레이션 공정에 의해 다수의 반도체패키지가 분리되는 인쇄회로기판을 액상봉지재로 인캡슐레이션하는 장치에 있어서,사방에 벽면이 형성되어 인캡슐레이션된 액상봉지재의 테두리를 감싸는 지그(Jig)와,상기 지그의 상부에 위치되어 인캡슐레이션된 액상봉지재의 상부 표면을 표면을 눌러주는 대략 평판 형상의 플레이트(Plate)와,상기한 플레이트를 상하로 이송시키는 실린더로 이루어진 반도체 패키지의 인캡슐레이션된 액상봉지재의 상부 표면을 평평하게 하는 장치.
- 제3항에 있어서, 상기 지그의 벽면에는 플레이트와 액상봉지재 사이의 공기가 외측으로 유출되도록 홈이 형성된 반도체 패키지의 인캡슐레이션된 액상봉지재의 상부 표면을 평평하게 하는 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970054512A KR100278760B1 (ko) | 1997-10-23 | 1997-10-23 | 반도체패키지의인캡슐레이션된액상봉지재의상부표면을평평하게하는방법및그장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970054512A KR100278760B1 (ko) | 1997-10-23 | 1997-10-23 | 반도체패키지의인캡슐레이션된액상봉지재의상부표면을평평하게하는방법및그장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990033217A KR19990033217A (ko) | 1999-05-15 |
KR100278760B1 true KR100278760B1 (ko) | 2001-02-01 |
Family
ID=66047696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970054512A KR100278760B1 (ko) | 1997-10-23 | 1997-10-23 | 반도체패키지의인캡슐레이션된액상봉지재의상부표면을평평하게하는방법및그장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100278760B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100719938B1 (ko) | 2006-06-07 | 2007-05-18 | 윤점채 | 반도체칩의 몰드된 스트립의 평편 유지방법과 그 장치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100455693B1 (ko) * | 2001-10-17 | 2004-11-15 | 주식회사 케이이씨 | 칩싸이즈패키지 및 그 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697343A (ja) * | 1992-07-31 | 1994-04-08 | Nec Corp | 樹脂封止型半導体装置の製造方法及びその製造装置 |
JPH06295936A (ja) * | 1993-04-09 | 1994-10-21 | Fujitsu Ltd | 半導体装置の装着方法 |
-
1997
- 1997-10-23 KR KR1019970054512A patent/KR100278760B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697343A (ja) * | 1992-07-31 | 1994-04-08 | Nec Corp | 樹脂封止型半導体装置の製造方法及びその製造装置 |
JPH06295936A (ja) * | 1993-04-09 | 1994-10-21 | Fujitsu Ltd | 半導体装置の装着方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100719938B1 (ko) | 2006-06-07 | 2007-05-18 | 윤점채 | 반도체칩의 몰드된 스트립의 평편 유지방법과 그 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR19990033217A (ko) | 1999-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101297015B1 (ko) | 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지 | |
US7365420B2 (en) | Semiconductor packages and methods for making and using same | |
US7102209B1 (en) | Substrate for use in semiconductor manufacturing and method of making same | |
US6624058B1 (en) | Semiconductor device and method for producing the same | |
US11367667B2 (en) | Build-up package for integrated circuit devices, and methods of making same | |
US20080003718A1 (en) | Singulation Process for Block-Molded Packages | |
WO1998044547A1 (fr) | Procede de production d'un dispositif a semiconducteur | |
US7498665B2 (en) | Integrated circuit leadless package system | |
US7863730B2 (en) | Array-molded package heat spreader and fabrication method therefor | |
US20080153208A1 (en) | Semiconductor Package Block Mold and Method | |
US20070176271A1 (en) | Integrated circuit package system having die-attach pad with elevated bondline thickness | |
KR100278760B1 (ko) | 반도체패키지의인캡슐레이션된액상봉지재의상부표면을평평하게하는방법및그장치 | |
US6475878B1 (en) | Method for singulation of integrated circuit devices | |
US20050258552A1 (en) | Semiconductor molding method and structure | |
KR100260993B1 (ko) | 칩 어레이 볼 그리드 어레이 패키지의 몰드금형 및 이를 이용한 몰드구조 | |
KR20220001674A (ko) | Punch와 sawn 방식의 분리를 혼용하여 리드를 구비한 qfn/dfn 패키지 | |
KR100251862B1 (ko) | 매트릭스 타입의 인쇄회로기판 및 이를 이용한 몰딩방법 | |
KR100687860B1 (ko) | 반도체 패키지의 금형 장치 | |
KR200224864Y1 (ko) | 반도체 패키지 | |
US20020063314A1 (en) | Tapeless micro-leadframe | |
KR200328473Y1 (ko) | Bga형반도체패키지 | |
Goodrich | New generation encapsulants | |
JPS62244141A (ja) | 樹脂封止型ピングリツドアレイの製造方法 | |
KR970077547A (ko) | 분리된 다이패드 및 그를 이용한 반도체 칩 패키지 및 제조 방법 | |
JPH07135284A (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071023 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |