KR100230520B1 - 반도체 소자 패키지 베이스의 제조방법 - Google Patents

반도체 소자 패키지 베이스의 제조방법 Download PDF

Info

Publication number
KR100230520B1
KR100230520B1 KR1019970035972A KR19970035972A KR100230520B1 KR 100230520 B1 KR100230520 B1 KR 100230520B1 KR 1019970035972 A KR1019970035972 A KR 1019970035972A KR 19970035972 A KR19970035972 A KR 19970035972A KR 100230520 B1 KR100230520 B1 KR 100230520B1
Authority
KR
South Korea
Prior art keywords
lead
molding
mold
package base
frame
Prior art date
Application number
KR1019970035972A
Other languages
English (en)
Other versions
KR980006203A (ko
Inventor
박찬익
Original Assignee
김훈
씨티아이반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김훈, 씨티아이반도체주식회사 filed Critical 김훈
Priority to KR1019970035972A priority Critical patent/KR100230520B1/ko
Publication of KR980006203A publication Critical patent/KR980006203A/ko
Application granted granted Critical
Publication of KR100230520B1 publication Critical patent/KR100230520B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

본 발명은 리드 프레임상의 반도체 칩 탑재부 및 전기적 결선부 전역 또는 리드 프레임상에 패키지 베이스가 형성될 지역 내를 몰드의 상,하부 다이에 의하여 압착(clamping)한 상태에서 그 외곽에 몰딩 수지 화합물을 주입하여 1차 수지 몰딩 공정을 행한 후, 상기한 1차 몰딩에서 형성된 테두리형 수지부의 외곽을 상,하부 다이에 의하여 압착한 상태에서 하부 다이에 형성된 공간부내로만 몰딩 수지 화합물을 주입하여 2차 수지 몰딩하는 단계를 포함하여 이루어지는 반도체 소자 패키지 베이스의 제조 방법을 제공한다.
본 발명에 의하면, 플라스틱을 사용하여 반도체 소자 패키지 베이스의 제조시 발생하는 수지 몰드 플래쉬 및/또는 버르의 발생을 효과적으로 억제할 수 있고, 특히 방열판이 부착된 구조의 반도체 소자 패키지를 저렴한 가격으로 용이하게 제작할 수 있다.

Description

반도체 소자 패키지 베이스의 제조방법
본 발명은 반도체 소자 패키지 베이스의 제조 방법에 관한 것으로서, 더욱 상세하게는 플라스틱을 사용하여 공기-밀폐 동공형 반도체 소자 패키지를 제조할 때 발생하는 수지 몰드 플래쉬 및/또는 버르의 발생을 저감하여 반도체 소자 패키지의 제조 불량율을 현저히 감소시킬 수 있는 반도체 소자 패키지 베이스의 제조 방법에 관한 것이다.
반도체 집적회로를 비롯한 미세 전자회로 요소에 대하여 부가적으로 사용 가능한 형태의 전기적 연결단자를 부착시키고, 물리적 화학적 손상으로부터 이들 요소의 형태와 성능을 보호하기 위하여 사용되는 반도체 소자의 패키지는 통상 세라믹 재료로 된 것과 플라스틱 재료로 된 것의 2 종으로 구분된다.
일반적으로, 세라믹 재료로 된 반도체 소자 패키지는 반도체 소자 칩을 패키지에 실장하기 전에 전기적 단자를 비롯한 패키지의 하부 구조를, 칩을 담는 용기 형태의 베이스로 제작하고, 여기에 반도체 칩을 안착하고 와이어 본딩 등에 의해 전기적 결선을 이룬 후 리드(Lid)를 덮고 밀봉하는 공정을 거쳐 공기-밀폐 동공(Air-Tight Cavity) 구조를 이룬다.
도 1은 종래의 공기-밀폐 동공형 패키지를 대표하는 세라믹 패키지의 한 예이다. 패키지 베이스(1)는, 세라믹 몸체(2), 이의 하부에 브레이징되어 칩 탑재 패드 역할을 하는 방열 효과가 우수한 베이스 금속(3), 전기적 단자(terminal) 역할의 리드(lead: 4), 및 프린트된 회로 패턴(7)[칩(5)과 와이어 결합(wire bonding)에 의한 전기적 결선(6)을 이룸]으로 구성된다. 여기에 봉함제(8)가 미리 안착된 금속이나 세라믹 리드(lid: 9)를 덮어 인위적 온도에서 봉함(sealing) 하면 동공(10)을 가진 반도체 소자 패키지가 제조된다.
이에 비하여, 플라스틱 재료로 된 반도체 소자 패키지는 전기적 단자를 제공하면서 그 위에 반도체 칩을 안착시킬 수 있게 되어 있는 금속재의 리드-프레임(lead frame)상에 우선 반도체 칩을 안착시키고 칩과 리드-프레임상에 형성되어 있는 전기적 단자들을 결선 시킨 후 수지 몰딩(molding)에 의해 칩을 완전히 봉지하는 형태로 상하 일체의 플라스틱 패키지 몸체를 성형한다.
그런데, 세라믹 재료로 된 패키지는 반도체 소자의 형태 및 성능보호 능력은 우수하지만 제작 비용이 비싸다는 문제점이 있고, 반면에 플라스틱 패키지는 가격면에서는 세라믹재 패키지보다 유리하지만 수지가 반도체소자 표면에 직접 접촉하여 반도체 소자의 성능을 저하(유전률 간섭, 압전 현상으로 인한 노이즈 발생, 불순물에 의한 소자 부식등)시키는 문제점을 갖고 있다.
따라서 세라믹 재료와 플라스틱 재료의 장점만을 취하여,플라스틱 재료를 사용하여 세라믹 재질형태의 패키지를 저렴한 가격으로 제조하려는 기술이 개발되고 있다. 이러한 플라스틱재 패키지는 세라믹재 패키지처럼 기밀 동공 구조를 만들기 위해 반도체 칩을 실장하기 전에 리드-프레임에 패키지 하부 몸체를 미리 성형하는 선-성형형(pre-molded type) 패키지 베이스로 제조된다.
도 2는 상기 세라믹 패키지를 대체할 수 있는 플라스틱 패키지 베이스(11)와 리드(lid: 12), 즉 에폭시 몰딩 화합물을 사용하여 제작한 선-성형형 플라스틱 패키지의 한 예이다. 도 중에서 부호 14는 리드 프레임이고, 부호 13은 칩이 탑재되는 패드를 나타낸다.
이와 같은 종래의 선-선형형 베이스의 몰딩 과정은 도3의 a, b, c 순으로 이루어 진다. 우선, 몰드의 하부 다이(20)에 리드-프레임(14)을 올려 놓고 상부 다이(22)로 클램핑한다. 이어서, 에폭시 몰딩 화합물을, 몰드의 도가니(pot)에서 용융시켜 러너(23)를 통해 몰드내로 강제 유입되게하여, 게이트(24)를 통해 패키지 형상에 대응하는 각 몰드 동공(25)에 주입한 후 응고 및 경화시킨다.
몰딩 화합물의 경화 후, 상하 몰드 다이(22, 20)를 열고, 하부 몰드 다이 내에 장치된 배출 핀(eject pin, 26)을 상승 구동시켜, 몰드의 동공 형상에 따라 성형된 플라스틱 몸체(15)를 몰드 동공(25)으로부터 밀어낸다.
이렇게 하여 제작된 선-선형형 패키지 베이스의 칩 탑재 패드상에 반도체 칩을 접착하고, 와이어 결합을 하고, 최종적으로 리드를 덮어 공기-밀폐 동공형 패키지를 제조한다.
그러나, 이러한 단순한 방법으로 선-성형형 패키지 베이스를 몰딩하는 경우, 리드-프레임 표면 중 몰드의 상하 다이 모두에 의해 클램핑되어 지지 않은 부분(28)에 수지 몰드 플래쉬(18)라 불리는 미세 입자 막(예를 들면, 에폭시 몰딩 화합물 수지 등)이 형성되어, 이후 공정인 와이어 결합 또는 도금 등에 장애가 된다. 몸체 성형 공정에서 형성된 수지 몰드 플래쉬는, 여러가지 추가의 플래쉬 제거 공정 후에도, 막을 형성하는 재료, 크기 또는 두께에 따라 여전히 남아 있을 수 있다. 화학적인 분해, 물리적인 마찰, 리드-프레임 부식 등을 통하여 몰드 플래쉬를 완전히 제거할 수 있는 경우에도, 경우에 따라 선-성형형 패키지는 물리적 충격에 매우 취약하므로 상기 과정에서 손상받기 쉽다. 또한, 리드 프레임이 도금된 것인 경우에는, 이러한 플래쉬 제거 처리에 따라 좋은 도금 상태가 손상되는 문제점도 발생한다.
이러한 문제점을 해결하기 위한 방안으로서 도 4에 도시한 바와 같은 몰드 구조가 시도되었는데, 이 제안에서는 칩 탑재 및 와이어 결합과 관련되는 리드-프레임(30) 상의 특정 부분을, 몰드의 상하 다이(31),(32)로 부분적으로 클램핑한 채로 수지 몰딩을 행하여 플래시 발생을 억제하고자 하고 있는 예이다[★ 문헌명 표시]. 도 4의 몰드 동공(33) 형상에 따라, 도 5 와 같은 선-성형형 패키지 베이스가 성형된다. 상기한 예에서는 하부 몰드 다이(32)의 동공(33)에 돌출부(34)를 형성하여 이 돌출부가 리드-프레임(30)의 간극부에 맞 닿은 채로 몰드의 상부 다이(31)에 밀착되게 함으로써, 리드-프레임 표면에 몰드 플래쉬가 침투할 수 있는 틈의 형성을 줄인다. 그러나, 이러한 방법에 의하면 몰드 동공 내에 형성된 돌출부(34)에 의하여 패키지 하부 몸체(35)에 오목한 부위(36)가 남게 되므로, 이 부위를 별도의 추가 공정을 거쳐 액상 에폭시 등으로 메워야 한다는 문제점이 발생한다. 더욱이, 선-성형형 패키지 베이스에 방열판을 부착하는 구조의 경우, 방열판을 부착한 상태에서는 도 4와 같이 와이어 결합될 리드 포스트(37)를 클램핑 할 수 없다.
따라서, 플라스틱을 사용하여 선-성형형 패키지 베이스를 제작함에 있어서는 몰딩 시 발생하는 수지 몰드 플래쉬의 억제 및/또는 제거가 여전히 해결 과제로 남아 있다. 특히 방열판을 부착한 구조의 선-성형형 베이스의 경우에는 이러한 수지 플래쉬 억제 및/또는 제거에 대한 효과적인 방책이 전혀 수립되어 있지 않은 실정이다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 플라스틱 재료를 사용하면서도 세라믹 재질을 사용할 때와 같은 공기-밀폐 동공의 형성을 가능하게 하고, 더욱이 방열판이 부착된 구조의 패키지 형성도 가능하며, 다양한 형태의 패키지 베이스에 대하여 수지 몰드 플래쉬 및/또는 버르의 발생을 효과적으로 억제한 반도체 소자 패키지 베이스의 제조방법을 제공하는 데에 있다.
도 1은 하부 브레이징 형 세라믹 패키지의 단면이고,
도 2는 종래 기술에 따른 1 회의 몰딩으로 선-성형된 플라스틱 패키지의 단면이고,
도 3은 도 2의 선-성형형 패키지 베이스를 몰딩하는 과정을 나타낸 것이고,
도4 및 도5는 또 다른 종래 기술에 따른 1회 몰딩으로 완성한 선-성형형 패키지 베이스 제조 방법을 나타낸 것으로서;
도 4는 선-성형형 패키지 베이스 중요 부분에서 몰드 플래쉬 발생을 억제하기 위하여 몰드 동공에 돌기를 설치한 구조의 단면도이고,
도 5a 내지 도5c는 도 4의 몰드 동공 구조에 의하여 선-성형된 패키지 베이스의 평면도, 단면도 및 저면도이고,
도 6은 본 발명에 따라, 베이스에 방열판이 부착된 구조의 세라믹 패키지를 대신하는, 두 단계에 걸쳐 몰딩한 선-성형형 플라스틱 패키지이고,
도 7 내지 도10은 두 단계의 몰딩에 의해, 방열판이 부착되어 있는 선-성형형 패키지 베이스가 제작되는 과정을 나타낸 것으로서;
도 7은 성형 전의 리드-프레임이고,
도 8은 1차 몰딩된 상태를 나타낸 것이며,
도 9는 방열판이 부착된 상태를 나타낸 것이고,
도 10은 2차 몰딩된 상태를 나타낸 것이며,
도 11은 도7 내지 도10의 몰딩 단계에서 사용되는 몰드 다이의 단면 구조로서;
도11a는 1차 몰드 다이의 단면 구조이고.
도11b는 2차 몰드 다이의 단면 구조이며.
도12는 방열판이 없는 선-성형형 패키지 베이스이고,
도13은 칩 탑재 패드가 없는 리드-프레임을 사용하여, 2 회 몰딩으로 제작된 선-성형형 패키지 베이스이고,
도14는 몰딩 화합물이 몰드 동공 밖으로 유출되지 않도록 상부 몰드 다이에 형성시킨 아일랜드(island) 돌출부가 리드 프레임의 리드 사이를 막고 있는 단면을 나타낸다.
상기 목적을 달성하기 위하여, 본 발명에 의하면, 리드 프레임상의 반도체 칩 탑재부 및 전기적 결선부를 몰드의 상,하부 다이에 의하여 압착(clamping)한 상태에서 1차 수지 몰딩 공정을 행한 후, 상기한 1차 몰딩에서 형성된 직사각형의 테두리형 수지부의 외곽을 상,하부 다이에 의하여 압착함과 동시에 반도체 칩 탑재 부위를 상부 다이의 돌기에 의하여 하방으로 압착한 상태에서 2차 수지 몰딩하는 단계를 포함하여 이루어지는 반도체 소자 패키지 베이스의 제조방법이 제공된다. 이와 같이, 반도체 칩 탑재부와 전기적 결선부가 상,하부 다이 모두에 의하여 압착(clamping)되도록 하여 1차 수지 몰딩을 행함으로써 수지 몰드 플래쉬의 발생을 억제할 수 있다.
본 발명의 다른 실시 형태에 의하면, 상기 2차 몰딩 단계 전에, 리드-프레임의 배면에 방열판이 부착되는 단계를 더욱 포함하여 이루어지는 반도체 소자 패키지 베이스의 제조방법이 제공된다.
본 발명의 또 다른 실시형태에 의하면, 상기 1차 몰딩에 사용되는 상부 몰드에, 리드-프레임의 댐 바(Dam Bar)의 안쪽 또는 댐 바가 없는 경우에는 댐 바가 형성될 위치의 안쪽 리드와 리드 사이의 공간에 꼭 맞거나 양쪽으로 1.5 MIL 미만으로 돌출부가 크게 형성되어 있는 상부 다이를 사용하여 1차 몰딩을 행하는 것을 특징으로 하는 반도체 소자 패키지 베이스의 제조방법이 제공된다.
다음에 본 발명의 바람직한 실시예를 도면을 참조하여 보다 상세히 설명한다.
도 6은 본 발명의 선-성형형 패키지 베이스 제조 방법에 따라 제조된, 방열판이 부착된 패키지 베이스의 일 실시형태이다.
본 실시예에 있어서의 리드-프레임(38)으로는, 칩 탑재 패드(39)가 다운-셋(down-set)된, 즉 함몰 배치되어 있는 리드-프레임을 사용하고 있다. 도 6의 패키지 베이스는 도 7 내지 도 10에 도시한 바와 같은 단계를 거쳐 제조된다. 도 7은 수지 성형전의 리드-프레임을 나타낸다. 도 7의 리드 프레임은 도11a에 도시한 바와 같은 몰드를 사용하여 도 8과 같이 1차 몰딩된다.
도11a로 부터 알 수 있는 바와 같이, 본 발명에 따른 패키지 베이스 제조의 1차 단계에서 사용되는 몰드는, 리드 프레임상의 칩 탑재 패드부 및 전기적 결선부 모두를 그의 상,하 다이가 압착하는 형태로 제작되어 있다. 따라서, 이와 같은 형태의 몰드를 사용하여 1차 수지 몰딩하면 리드 프레임상의 전기적 결선부 외곽선을 따라, 도 8에 도시한 바와 같은, 소정 두께를 갖는 직사각형의 수지 테두리부가 형성된다. 이때, 리드 프레임상의 칩 탑재 패드부 및 전기적 결선부는 상,하 모두 몰드의 소정 부위에 의해 압착되어 있기 때문에 수지의 침입이 불가하여 수지 몰드 플래시의 발생을 방지할 수 있다.
도 9는 상기와 같이 하여 1차 수지 몰딩이 완료된 리드-프레임의 칩 탑재 패드 배면에 열 및 전기 전도성 접착제(40)를 사용하거나 금속 용접하여 방열판(41)을 부착한 구조를 도시하고 있다. 방열판을 구비하지 않는 반도체 소자의 패키지를 제조하는 경우에는 이 단계가 생략됨은 물론이다.
다음에, 도 11b에 도시한 바와 같은 몰드를 사용하여 2차 수지 몰딩을 행하면 도 10에 도시한 바와 같은 최종 패키지를 얻게 된다. 도 11b로 부터 확인되는 바와 같이 2차 몰딩에 사용되는 몰드의 상부 다이는 상기한 1차 몰딩에서 형성된 직사각형의 테두리형 수지부의 외곽에서 리드 프레임을 압착하는 구조로 되어 있고, 또한 그의 대략 중심부에는 리드 프레임상의 칩 탑재 패드부에 대응하는 형상을 가지며 그 위치로 상하 이동 가능한 돌기부를 가지고 있다. 한편, 하부 다이는, 도3에 도시한 바와 같은, 종래의 몰드에서 사용하는 하부 다이와 대략 동일한 형상으로 되어 있다. 도 11b에 도시한 바와 같은 몰드를 사용하여 2차 수지 몰딩을 행하면 도 10에 도시한 바와 같은 단면 향상의 최종 패키지를 수지 몰드 플러시 발생없이 간단히 제작할 수 있다. 요구되는 반도체 소자의 패키지의 다양한 형태에 적절히 대응하기 위하여는 (특히 구조가 매우 복잡한 것인 경우에는), 수지 몰딩 공정을 3회 이상으로 분리하여 행하여야 바람직한 경우도 있을 수 있지만, 적어도 본 발명에서 개시한 바와 같은 2단계 수지 몰딩을 행하면 종래의 방법에 비하여 현저히 수지 몰드 플래시 및/또는 버르의 발생을 저감시킬 수 있다.
본 발명에 있어서는, 리드-프레임의 댐 바(43) 안쪽에 있는 내부 리드(44)와 다운 셋트된 칩 탑재 패드(39)를 제외한 빈 공간(45)을 리드-프레임의 두께만큼 에폭시 몰딩 화합물로 채우는 1차 몰딩시, 반도체 칩 탑재부와 전기적 결선부에 해당되는 리드-프레임 특정부의 양면을 상, 하부 몰드 다이로 모두 압착(clamping)하기 때문에 수지 몰드 플래쉬의 발생을 거의 억제할 수 있게 된다.
한편, 2차 몰딩시에는, 도 11b에 도시한 바와 같이 상부 몰드 다이(46)의 동공(47)과 하부 몰드 다이(48)의 동공(49)을 차단하는 벽이 1차 몰딩에 의하여 형성되어 있으므로, 하부 몰드 다이에 설치된 동공의 게이트(50)로 유입되는 에폭시 몰딩 화합물이 상부 몰드 다이의 동공(47)내로 유입되지 않는다.
또한, 도 11b의 몰드 동공 구조에서, 리드-프레임상의 칩 탑재 패드(함몰되어 있는 부위)의 가능한 한 큰 면적을 누르는 돌기(51)가 상부 다이(46)에 설치될 수 있으며, 이 돌기는 스프링 등의 장치를 사용하여, 리드-프레임에 가해지는 압력을 일정하게 조절한다. 이 돌기의 설치 목적은 방열판(41)을 하부 몰드 동공 바닥(52)에 밀착되게 하여, 방열판에 몰딩 화합물의 수지 플래쉬가 형성되는 것을 효과적으로 억제하기 위한 것이다.
특히, 방열판이 부착된 구조의 반도체 소자의 패키지를 형성하는 경우에는, 도 5와 같은 형태의 하부 몰드 다이를 사용할 수 없기 때문에 종래 방법에 의하는 바와 같은 1회 몰딩만으로는 플래쉬 발생을 억제하기는 거의 불가능 하지만, 본 발명의 방법에 의하면 방열판의 가진 구조의 선-성형형 패키지 베이스 제조시, 몰드 플래쉬 발생을 매우 효과적으로 억제할 수 있다.
도 12 및 도 13은 본 발명에 따른 2회 몰딩법으로 제조 가능한 또 다른 구조의 선-성형형 패키지 베이스를 나타낸다.
도 12는 도 6에 도시한 바와 같은 반도체 소자에 있어, 방열판이 부착되지 않은 경우로, 제작 과정에 있어서도 방열판 부착단계를 제외하면 상기한 방법과 완전히 동일한 방법을 적용하여 패키지를 제조할 수 있다. 또한, 본 실시예에서는 방열판이 부착되지 않으므로 2차 몰드시 상부 다이(46)에 돌기(51)가 형성되지 않아도 된다.
도 13은 반도체 소자 칩이 안착될 자리가 리드-프레임의 칩 탑재 패드 부위가 아니라 1차 몰딩된 패키지 동공의 플라스틱 바닥 면(53)인 경우를 나타낸다. 따라서, 본 실시예에서 사용되는 리드-프레임은 칩 탑재 패드가 없고 리드(54)만 배열된 형태의 리드 프레임이다.
한편, 본 발명과 관련하여 반도체 소자 패키지의 외관이 보다 깨끗하게 되도록, 도 14에 도시한 바와 같이, 리드-프레임의 댐 바 바로 안쪽 리드(55)과 리드(55) 사이의 공간에 꼭 맞거나 양쪽으로 1.5 MIL 미만으로 큰 소위 아일랜드(56)라 불리는 돌출부를 상부 몰드 다이(57)상의 소정 위치에 리드-프레임 두께 만큼 돌출 형성시킬 수 있다. 이 돌출부는 리드-프레임의 댐 바를 대신하여 몰딩 화합물이 원하지 않는 위치로 유출되는 것을 차단하여, 몰드 버르가 리드의 측면에 형성되는 것을 막는 동시에 패키지 외벽을 매끄럽게 한다. 또한, 리드-프레임의 댐 바를 몰딩후 펀칭기(punching tool)로 절단,제거할 때 몰드 버르가 손상되어 거친 면이 들어나거나 먼지(Particle)가 유기되는 것을 방지할 수 있다. 이러한 돌출부를 상부 다이에 형성하는 경우에는, 리드-프레임상에 댐 바가 설치되지 않더라도 몰드 버르의 발생을 방지할 수 있게 되어 댐바 제거 공정 자체를 없앨 수 있게 되는 효과도 얻을 수 있다.
상기한 바와 같은 아일랜드 돌출부는 1차 몰드의 상부 다이에 설치한다. 2차 몰드는 하부 다이의 동공이 1차 몰딩된 면적으로 완전히 덮이도록 면적을 보다 작게 한다.
본 발명에 의하여 제조된 반도체 소자 패키지 베이스는 통상의 방법에 따라, 칩 탑재 패드상에 반도체 칩을 접착하고, 이어서 와이어 결합을 행한 후, 최종적으로 리드를 덮어 공기-밀폐 동공을 가진 반도체 패키지로 제조한다.
본 발명에 따르면, 플라스틱 패키지 베이스 제조시 수지 몰드 플래쉬 및 버르의 발생을 효과적으로 억제할 수 있으며, 다양한 형태의 공기-밀폐 동공 구조를 갖는 반도체 패키지, 특히 방열판이 부착된 반도체 패키지를 적은 비용으로 용이하게 제조할 수 있다.

Claims (4)

  1. 리드 프레임상의 반도체 칩 탑재부 및 전기적 결선부 전역 또는 리드 프레임상에 패키지 베이스가 형성될 지역 내를 몰드의 상,하부 다이에 의하여 압착(clamping)한 상태에서 그 외곽에 몰딩 수지 화합물을 주입하여 1차 몰딩 공정을 행한 후, 상기한 1차 몰딩에서 형성된 테두리형 수지부의 외곽을 상,하부 다이에 의하여 압착한 상태에서 하부 다이에 형성된 공간부내로만 몰딩 수지 화합물을 주입하여 2차 몰딩하는 단계를 포함하여 이루어지는 반도체 소자 패키지 베이스의 제조 방법.
  2. 제 1항에 있어서, 상기 2차 몰딩 단계 전에, 리드-프레임의 배면에 방열판이 부착되는 단계가 더욱 포함되며; 2차 몰딩 공정 중 반도체 칩 탑재 부위를상부 다이의 돌기에 의하여 하방으로 압착하여 방열판 저면이 하부 다이면 상에 압착된 상태에서 몰딩 수지 화합물을 주입하여 2차 몰딩하는 것을 특징으로 하는 반도체 소자 패키지 베이스의 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 1차 몰딩에 사용되는 상부 몰드에, 리드-프레임의 댐 바 안쪽의 리드와 리드 사이의 공간에 꼭 맞거나 또는 양쪽으로 1.5 MIL 미만으로 돌출부가 크게 형성되어 있는 것을 특징으로 하는 반도체 소자 패키지 베이스의 제조방법.
  4. 제 1항 또는 제 2항에 있어서,
    상기 리드-프레임에는 댐 바가 형성되어 있지 않고, 상기 1차 몰딩에 사용되는 상부 몰드에는, 상기 댐 바가 형성되는 위치 안쪽의 리드와 리드 사이에 꼭 맞거나 또는 양쪽으로 1.5 MIL 미만으로 돌출부가 크게 형성되어 있는 것을 특징으로 하는 반도체 소자 패키지 베이스의 제조방법.
KR1019970035972A 1997-07-26 1997-07-26 반도체 소자 패키지 베이스의 제조방법 KR100230520B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970035972A KR100230520B1 (ko) 1997-07-26 1997-07-26 반도체 소자 패키지 베이스의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970035972A KR100230520B1 (ko) 1997-07-26 1997-07-26 반도체 소자 패키지 베이스의 제조방법

Publications (2)

Publication Number Publication Date
KR980006203A KR980006203A (ko) 1998-03-30
KR100230520B1 true KR100230520B1 (ko) 1999-11-15

Family

ID=19516188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970035972A KR100230520B1 (ko) 1997-07-26 1997-07-26 반도체 소자 패키지 베이스의 제조방법

Country Status (1)

Country Link
KR (1) KR100230520B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801608B1 (ko) * 2005-06-17 2008-02-05 신테크 컴퍼니, 리미티드 패키지 디바이스 제조시 몰딩 화합물의 넘침을 방지하는방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801608B1 (ko) * 2005-06-17 2008-02-05 신테크 컴퍼니, 리미티드 패키지 디바이스 제조시 몰딩 화합물의 넘침을 방지하는방법

Also Published As

Publication number Publication date
KR980006203A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US6983537B2 (en) Method of making a plastic package with an air cavity
US6258314B1 (en) Method for manufacturing resin-molded semiconductor device
JPH07321139A (ja) 半導体装置およびその製造方法
KR20000057697A (ko) 수지밀봉형 반도체장치 및 그 제조방법
JPH06275764A (ja) リードフレーム及びそのリードフレームを用いた半導体装置の製造方法
KR100230520B1 (ko) 반도체 소자 패키지 베이스의 제조방법
JP4118353B2 (ja) 樹脂封止型半導体装置の製造方法およびモールド金型
EP3428962B1 (en) Semiconductor device and method for manufacturing semiconductor device
JPH10270606A (ja) パッケージ型半導体装置の構造
JP3236691B2 (ja) 電子部品の封止成形方法及び金型
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
JPH0745765A (ja) 樹脂封止型半導体装置の樹脂封止法
JPH079952B2 (ja) 樹脂封止用回路基板
JP3212527B2 (ja) 光照射窓を有するｂｇａ型中空半導体パッケージ
JP3787131B2 (ja) Ｂｇａパッケージの製造に用いるモールド金型
JPH0936157A (ja) 半導体パッケージの成形装置および成形方法
JP2555931B2 (ja) 半導体装置の製造方法
JP2765507B2 (ja) 樹脂封止型半導体装置の製造方法
US8648452B2 (en) Resin molded semiconductor device and manufacturing method thereof
CN218333789U (zh) 衬底和半导体器件
JPH07273246A (ja) 半導体装置及びその製造方法
JP2001035868A (ja) 非絶縁型半導体装置の製造方法
JPH0745663A (ja) 放熱体付半導体装置及びその製造方法
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH04361537A (ja) 半導体装置の樹脂封止方法

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070807

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee