KR100201393B1 - 컬럼형 패키지의 제조방법 - Google Patents
컬럼형 패키지의 제조방법 Download PDFInfo
- Publication number
- KR100201393B1 KR100201393B1 KR1019960021864A KR19960021864A KR100201393B1 KR 100201393 B1 KR100201393 B1 KR 100201393B1 KR 1019960021864 A KR1019960021864 A KR 1019960021864A KR 19960021864 A KR19960021864 A KR 19960021864A KR 100201393 B1 KR100201393 B1 KR 100201393B1
- Authority
- KR
- South Korea
- Prior art keywords
- manufacturing
- package
- type package
- semiconductor chip
- column
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 컬럼형 패키지(COLUMN TYPE PACKAGE)의 제조방법에 관한 것으로, 종래에는 몸체의 상면에 소정깊이의 안착부를 헝성하기 위하여 그 라인딩 공정을 필수적으로 수행함으로써, 생산성향상에 한계가 있는 등의 문제점이 있었다. 본 발명 컬럼형 패키지의 제조방법은 종래 럴럼헝 패키지의 제조시 필수적으로 수행하던 그라인딩 공정을 배제하여 공수절감에 따른 생산성이 향상되는 효과가 있고, 그라인딩 공정시 발생하는 이 물질제거를 위한 세정공정을 절감하는 효과가 있다.
Description
제1도는 종래 컬럼형 패키지의 구성을 보인 종단면도.
제2도는 종래 컬럼형 패키지의 제조방법을 설명하기 위한 것으로,
(a)는 사각봉상의 소재상태를 보인 사시도.
(b)는 절단공정을 설명하기 위한 사시도.
(c)는 그라인딩공정 및 완성공정을 설명하기 위한 종단면도.
제3도는 본 발명 컬럼형 패키지의 제조방법을 설명하기 위한 도면으로,
(a)는 리드정렬한 상태의 사시도.
(b)는 몸체형성공정.
(c)는 절단공정.
(d)는 완성상태.
제4도는 제3도의 변형예를 보인 종단면도.
* 도면의 주요부분에 대한 부호의 설명
10a : 안착부 10 : 리드
11 : 몸체 12 : 접착부재
13 : 반도체 칩 14 : 금속와이어
15 : 봉지부
본 발명은 컬럼헝 패키지(COLUMN TYPE PACKAGE)의 제조방법에 관한 것 으로, 특히 그라인딩(GRINDING)공정을 배제하여 공수절감에 따른 생산성을 향상시키도륵 하는데 적합한 컬럼형 패키지의 제조방법에 관한 것이다.
일반적으로 최근에는 패키지가 장착되는 장치의 소형화에 따라 패키지의 경박단소화와 제조방법의 단순화에 상당한 노력을 기울이고 있는 것이 사실이다.
상기와 같은 일반적인 패키지로 컬럼형 패키지가 소개되고 있는 바, 이를 간단히 설명하면 다음과 같다.
제1도는 종래 일반적인 컬럼헝 패키지의 구성을 보인 종단면도로서, 도시된 바와 같이, 안착부(1a)가 형성된 사각형의 몸체(1)와, 그 몸체(1)의 변부에 설치된 다수개의 리드(2)와, 상기 단차부(1a)의 저면에 부착된 반도체 칩(3)과, 그 반도체 칩(3)과 상기 리드(2)를 연결하는 다수개의 금속와이어(4)와, 상기 반도체 칩(3)의 상.하면에 형성되는 봉지부(5)와, 상기 반도체 칩(3)의 하면에 부착되는 히트싱크(HEAT SINK)(6)를 구비하여서 구성되어 있다.
이와 같이 구성되는 종래의 컬럼헝 패키지를 제조하는 방법은 다음과 같다.
제2도의 (a)에 도시된 바와 같이 소정의 길이를 갖고, 사각봉상의 중앙에 히트싱크(6)가 내설되어 있으며, 변부에 다수개의 리드(2)가 내설되어 있는 소재상태에서. 제2도의 (b)에 도시된 바와 같이, 소정길이로 절단하여 낟개로 분리한다.
그런 다음, 제2도의 (c)에 도시된 바와 같이 그라인딩하여 몸체(1)의 상면에 소정깊이의 안착부(1a)를 형성하고. 그 안착부(1a)의 저면에 반도체 칩(2)을 부착하며, 그 반도체 칩(2)과 상기 다수개의 리드(2)를 각각 금속와이어(4)로 연결하고, 상기 반도체 칩(2)와 금속와이어(4)의 상면을 봉지하여 봉지부(5)를 형성하는 순서로 제조된다.
그러나, 상기와 같은 종래의 컬럼형 패키지는 몸체의 상면에 소정깊이의 안착부(1a)를 형성하기 위하여 그라인딩공법을 필수적으로 수행하여야 하는데, 이와 같은 고난도의 그라인딩공정을 필수적으로 수행하여야 하므로, 그에 따른 생산성 향상에 한계가 있는 문제점이 있었고. 또한 그라인딩정법시 발생하는 이물질제거를 위하어 세정작업이 추가로 소요되는 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 그라인딩 공정을 배제하여 공수절감에 의한 생산성을 힝상시키도록 하는데 적합한 컬럼헝 패키지를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 안착부가 상,하방향의 등간격으로 형성된 소정길이의 리드를 다수개 설치하고, 그 다수개의 리드가 변부에 위치하도록 소정형상의 틀속에서 수지를 주입하여 몸체를 형성하는 몸체형성공정을 수행하는 단계와, 상기 몸체를 소정길이로 절단하여 낟개로 분리하는 절단공정을 수행하는 단계와, 상기 안착부에 접착부재를 매개로 반도체 칩을 부착하는 다이본딩공정을 수행하는 단계와, 상기 반도체 칩과 다수개의 리드를 금속와이어로 연결하는 와이어본딩공정을 수행하는 단계와, 상기 반도체 칩의 상,하면에 수지를 봉지하는 봉지공정을 수행하는 단계의 순서로 제조되는 것을 특징으로 하는 컬럼형 패키지의 제조방법이 제공된다.
이하, 상기와 같은 순서로 제조되는 본 발명 컬럼형 패키지의 제조방법을 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
제3도는 본 발명 컬럼형 페키지의 제조방법을 설명하기 위한 도면으로, (a)는 리드정렬한 상태의 사시도이고, (b)는 몸체형성공정을 보인 종단면도이며, (c)는 절단공정을 보인 종단면도이고, (d)는 완성상태를 보인 종단면도이다.
먼저, 제3도의 (a)에 도시된 바와 같이 상,하방향의 등간격으로 수개의 안착부(10a)가 형성된 다수개의 리드(10)를 사면의 변부에 위치시키고, 준비된 일정한 틀속에 넣은 상태에서 (b)에 도시된 바와 같이 중앙부분 공간부(C)를 제외한 외측에 수지가 주입되도록하여 소정길이를 갖는 사각봉상의 몸체(11)를 형성한다.
그런 다음, 제3도의 (c)에 도시된 바와 같이 소정길이를 갖는 사각봉상의 몸체(11)를 컷터(CUTTER)로 절단하어 낟개로 분리한다. 즉, 도면의 화살표 방향으로 절단하여 낟개로 분리된 패키지 마다 1개의 안착부(10a)가 구비되도륵 절단한다.
이와 같이, 소정길이의 몸체(11)가 낟개로 분리되면 상기 리드(10)에 형성된 안착부(10a)의 저면에 절연성 접착테이프인 접착부재(12)를 매개로 반도체 칩(13)을 부착한다. 이때 상기 절연성 접착테이프(12)는 후공정인 봉지공정에서 수지가 흘러나오지 못하도록 사면에 부착한다.
그런 다음, 상기 반도체 칩(13)과 다수개의 리드(10)를 각각 금속와이어(14)로 연결하여 전기적인 연결이 이루어지도륵 한다.
그런 다음, 상기 반도체 칩(13)의 상,하부에 에폭시 수지를 봉지하여 봉지부(15)를 헝성함으로써, 제3도의 (d)와 같은 형태의 패키지가 완성된다.
이와같은 순서로 제조되는 본 발명의 컬럼형 패키지는 종래 컬럼형 패키지의 제조시 몸체(1)의 상면에 안착부(1a)를 형성하기 위하여 필수적으로 수행하던 그라인딩공정을 생략할 수 있게 된다.
제4도는 제3도의 변형예를 보인 것으로, 제3도의 봉지부(14) 형성시 반도체 칩(13)의 하면에 절연성 접착제(20)를 매개로 히트싱크(21)를 설치하여, 반도체 칩(13)의 작동시 반도체 칩(13)에서 발생한 열의 방출이 용이하도록 한 것이다.
이상에서 설명한 바와 같이, 본 발명 컬럼형 패키지의 제조방법은 종래 컬럼형 패키지의 제조시 필수적으로 수행하던 그라인딩 공정을 배제하여 공수절감에 따른 생산성이 향상되는 효과가 있고, 그라인딩 공정시 이물질제거를 위한 세정공정을 절감하는 효과가 있다.
Claims (1)
- 안착부가 상,하방향의 등간격으로 형성된 소정길이의 리드를 다수개 설치하고, 그 다수개의 리드가 변부에 위치하도록 소정형상의 틀속에서 수지를 주입하여 몸체를 형성하는 몸체형성공정을 수행하는 단계와, 상기 몸체를 소정길이로 절단하여 낟개로 분리하는 절단공정을 수행하는 단계와, 상기 안착부에 접착부재를 매개로 반도체 칩을 부착하는 다이본딩공정을 수행하는 단계와, 상기 반도체 칩과 다수개의 리드를 금속와이어로 연결하는 와이어본딩공정을 수행하는 단계와, 상기 반도체 칩의 상,하면에 수지를 봉지하여 봉지부를 형성하는 봉지공정을 수행하는 단계의 순서로 제조되는 것을 특징으로 하는 컬럼형 패키지의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960021864A KR100201393B1 (ko) | 1996-06-17 | 1996-06-17 | 컬럼형 패키지의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960021864A KR100201393B1 (ko) | 1996-06-17 | 1996-06-17 | 컬럼형 패키지의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980006172A KR980006172A (ko) | 1998-03-30 |
KR100201393B1 true KR100201393B1 (ko) | 1999-06-15 |
Family
ID=19462170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960021864A KR100201393B1 (ko) | 1996-06-17 | 1996-06-17 | 컬럼형 패키지의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100201393B1 (ko) |
-
1996
- 1996-06-17 KR KR1019960021864A patent/KR100201393B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR980006172A (ko) | 1998-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7102209B1 (en) | Substrate for use in semiconductor manufacturing and method of making same | |
US5278446A (en) | Reduced stress plastic package | |
US6372539B1 (en) | Leadless packaging process using a conductive substrate | |
US6617197B1 (en) | Multi row leadless leadframe package | |
US6627976B1 (en) | Leadframe for semiconductor package and mold for molding the same | |
US7301225B2 (en) | Multi-row lead frame | |
US20040016994A1 (en) | Semiconductor package and fabricating method thereof | |
US9184118B2 (en) | Micro lead frame structure having reinforcing portions and method | |
US20210320014A1 (en) | MCM Package Isolation Through Leadframe Design and Package Saw Process | |
US6838753B2 (en) | Lead-frame strip and method of manufacturing semiconductor packages using the same | |
US9673122B2 (en) | Micro lead frame structure having reinforcing portions and method | |
US6885086B1 (en) | Reduced copper lead frame for saw-singulated chip package | |
US4791472A (en) | Lead frame and semiconductor device using the same | |
US6686652B1 (en) | Locking lead tips and die attach pad for a leadless package apparatus and method | |
KR0179834B1 (ko) | 컬럼형 패키지 | |
US7002239B1 (en) | Leadless leadframe packaging panel featuring peripheral dummy leads | |
TWM551755U (zh) | 泛用型導線架 | |
KR100201393B1 (ko) | 컬럼형 패키지의 제조방법 | |
CN218867095U (zh) | 半导体装置、半导体器件以及安装基板 | |
US20030160308A1 (en) | Semiconductor device | |
JPH04340751A (ja) | 樹脂封止型半導体装置 | |
CN209766412U (zh) | 高密着性预成型基板 | |
EP4113599A1 (en) | Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device | |
KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
KR200328473Y1 (ko) | Bga형반도체패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |