KR100253267B1 - 리드 온 칩(loc)패키지 제조방법 - Google Patents

리드 온 칩(loc)패키지 제조방법 Download PDF

Info

Publication number
KR100253267B1
KR100253267B1 KR1019930002390A KR930002390A KR100253267B1 KR 100253267 B1 KR100253267 B1 KR 100253267B1 KR 1019930002390 A KR1019930002390 A KR 1019930002390A KR 930002390 A KR930002390 A KR 930002390A KR 100253267 B1 KR100253267 B1 KR 100253267B1
Authority
KR
South Korea
Prior art keywords
chip
lead
polyimide tape
wafer
package
Prior art date
Application number
KR1019930002390A
Other languages
English (en)
Other versions
KR940020535A (ko
Inventor
전흥섭
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019930002390A priority Critical patent/KR100253267B1/ko
Publication of KR940020535A publication Critical patent/KR940020535A/ko
Application granted granted Critical
Publication of KR100253267B1 publication Critical patent/KR100253267B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 온 칩(LOC) 패키지 제조방법에 관한 것으로, 종래 방법의 리드 프레임의 단가상승 및 보관상의 어려움을 해소하고, 다이 어태치 공정의 까다로움을 해소하기 위한 것인바, 이러한 본 발명의 리드온 칩 패키지 제조방법은 단위공정을 완료한 웨이퍼(11)의 상면 전면에 걸쳐 폴리이미드 테이프(12)를 라미네이션 한후 그위에 피알(13)을 스핀코팅 하는 단계와, 이와같이된 웨이퍼(11)의 상부에 리드 위치를 디화인하기 위한 패턴(14a)을 가지는 글래스 마스크(14)를 탑재하여 익스포우져 공정 및 디벨로프 공정으로 웨이퍼(11)의 스크라이브레인 위치 및 칩 본드패드(15) 위치의 피알(13)층을 오픈하는 단계와, 상기 피알(13)층의 오픈으로 노출된 폴리이미드 테이프(12)부분을 케미컬 에칭하여 제거함과 아울러 최종적으로 여분의 피알층을 제거하는 단계를 거쳐 웨이퍼상의 각 칩위에 리드부착을 위한 폴리이미드 테이프 패턴을 형성하는 공정을 행한후, 통상적인 소잉공정, 다이 어태치공정, 와이어 본딩공정, 몰딩공정 및 트림/포밍 공정을 진행함을 특징으로 하고 있다.

Description

리드 온 칩(LOC) 패키지 제조방법
제1도는 통상적인 반도체 패키지의 구조를 보인 종단면도.
제2도는 일반적인 리드 온 칩(LOC) 패키지의 구조를 보인 종단면도.
제3도는 일반적인 리드 온 칩(LOC) 패키지의 제조공정 플로우 챠트.
제4도는 본 발명에 의한 리드 온 칩(LOC) 패키지의 제조공정 플로우 챠트.
제5도의 (a)(b)(c)(d)는 본 발명 폴리이미드 테이프 패턴 형성 공정을 단계별로 도시한 공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : 웨이퍼 12 : 폴리이미드 테이프
13 : 피알 14 : 글래스 마스크
15 : 칩 본드패드
본 발명은 반도체 칩의 상면에 패들(paddle)이 제거된 리드프레임의 리드들이 위치되어 구성되는 리드 온 칩(Lead-on-chip) 패키지의 제조방법에 관한 것으로, 특히 소잉(sawing) 공정전, 웨이퍼(wafer)상의 각 칩위에 다이 어태치(Die Attach) 공정을 위한 리드 부착용 폴리이미드 테이프 패턴을 형성하는 공정을 행한후, 통상적인 패키지 제조공정을 진행함으로써 리드 온 칩 패키징에서 안고 있는 다이 어태치 공정시의 불량을 완전히 해소할 수 있도록 한 리드 온 칩(LOC) 패키지 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 리드프레임(Lead frame) 이라는 패키지 제조용 금속틀을 이용하여, 그 리드프레임의 패들(paddle) 위에 반도체칩을 접착제로 부착고정하고, 이와같이된 칩과 리드프레임의 리드들을 금속세선으로 전기적으로 접속연결한후, 상기 칩과 리드프레임의 인너리드를 포함하는 일정면적을 에폭시 몰딩 컴 파운드를 몰딩하여 소정형상의 패키지 몸체를 형성하는 과정으로 제조하고 있었으며, 제1도는 상기와 같이 제조된 일반적인 반도체 패키지의 구조를 보인 종단면도이다.
도면에서 1은 리드프레임을 보인 것이고, 2는 반도체 칩을 보인 것이며, 3은 금속세선, 4는 몰드수지를 각각 보인것으로, 도시되어 있는 바와같이, 리드프레임(1)의 패들(1a)위에는 반도체칩(2)이 접착제(5)에 의해 부착고정되어 있고, 이 칩(2)과 리드프레임(1)의 인너리드(1b)는 금속세선(3)에 의해 전기적으로 접속 연결되어 칩(2)의 신호가 리드프레임(1)의 리드(1b)(1c)를 통해 기판(도시되지 않음)으로 전달되도록 되어 있다.
또한, 상기와 같이 접속된 칩(2)과 리드프레임(1)의 인너리드(1b)를 포함하는 일정면적은 몰드수지(4)로 몰딩되어 외부환경으로 부터 칩(2)을 보호하고 있다.
또한, 상기 몰드수지(4)에 의해 형성된 패키지 몸체의 양 외측으로는 리드프레임(1)의 아웃리드(1c)들이 돌출되어 소정형태로 절곡형성되어 있고, 이 아웃리드(1c)를 이용하여 기판에 실장하도록 구성되어 있다.
그러나, 상기한 바와같은 기존의 일반적인 반도체 패키징 기술로는 최근, 메모리 디바이스인 디램(DRAM)와 에스램(SPAM)의 경우 집적도가 향상되면서 대용량화가 가속되어 결국 칩 사이즈가 점점 증대되고 있는 시점에서 반도체 부품크기를 축소시켜가는데 한계가 있는 것이었다. 이점을 감안하여 최근 대형칩을 같은 크기의 반도체 부품(또는 패키지)으로 수용하기 위한 기술이 새롭게 개발되고 있는바, 이러한 새로운 패키징 기술로 엘오씨(LOC : lead-on chip)라는 기술이 개발되었다.
이러한 엘오씨 패키징 기술은 말그대로 칩위에 리드 프레임의 리드들이 위치되어 구성되는 구조로서 제2도에 리드 온 칩 패키지의 전형적인 일예가 도시되어 있다.
도면에 도시되어 있는 바와같이 리드 온 칩 패키지의 기본구조는 일반적인 타입의 반도체 패키지와 동일하나, 다만 패들이 제거된 리드 프레임(1')을 채용하여 칩(2')의 상면에 리드프레임의 리드(1b')를 폴리이미드 테이프(6)로 부착하여 구성 한다는 것이 상이한바, 그 제조방법에 제3도에 의거하여 설명하면 다음과 같다.
먼저, 웨이퍼 상태의 칩(2')을 개개로 분리하는 소잉공정을 수행하고, 이와같이 분리된 칩(2')을 리드 프레임(1')의 리드(1b')에 폴리이미드 테이프(6)로 상기 리드(1b')가 칩(2')위에 위치하도록 부착 고정하는 다이 어태치 공정을 수행한다.
이후, 다이 어태치된 칩(2')과 리드 프레임의 리드(1b')를 금속세선(3')으로 전기적으로 접속연결하는 와이어본딩 공정을 수행하고, 와이어 본딩된 칩(2')과 리드프레임(1')의 인너리드(1b')를 포함하는 일정 면적을 몰드수지(4')로 몰딩하여 패키지 몸체를 형성하는 몰딩공정을 수행한후, 패키지 몸체의 양외측으로 돌출된 아웃리드(1c')를 소정 형태로 절곡형성하는 트림/포밍 공정을 행하는 순서로 제조하게 된다.
여기서, 상기한 다이 어태치 공정을 수행함에 있어서는 일반적으로 2가지 방법이 알려지고 있는바, 첫번째는 리드프레임 제조회사로 부터 리드 온 칩에 필요한 폴리이미드 테이프(6)가 미리 프리-어태치된 리드프레임을 공급받아 칩(2')에 바로 부착시키는 방법이고, 두번째 방법은 리드프레임과 폴리이미드 테이프를 각각 별도로 공급받아, 다이 어태치 공정에서 한번에 공정을 진행시키는 방법이다.
그러나, 상기한 바와같은 종래의 리드 온 칩 패키지의 제조방법은 다이 어태치 공정의 어려움과 공정불량을 야기시키는 단점이 있었다.
즉, 다이 어태치공정의 첫번째 방법은 폴리이미드 테이프(6)가 프리-어태치된 리드프레임을 공급받아 진행함으로써 공정이 단순하다는 장점은 있으나, 리드프레임의 단가가 비싸고, 리드프레임의 보관이 어렵다는 단점이 있으며, 또한 두번째 방법은 첫번째 방법에 비해 리드프레임의 단가가 저렴하고, 보관하기가 상대적으로 수월하다는 장점은 있으나, 릴타입(Reel Type)의 폴리이미드 테이프를 원하는 사이즈로 컷팅하고, 리드프레임과 칩사이에 정확히 어라인 시키기가 까다롭다는 공정상의 어려움이 있었다.
이를 감안하여 창안한 본 발명의 목적은 패키지 제조공정의 소잉공정전 웨이퍼상의 각 칩위에 리드부착을 위한 폴리이미드 테이프 패턴 형성공정을 추가하여 다이 어태치 공정을 보다 단순화하고, 공정상의 불량을 완전히 해소하도록 한 리드 온 칩(LOC) 패키지 제조방법을 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩의 상면에 패들이 제거된 리드프레임의 리드들이 위치되어 구성되는 리드 온 칩(LOC) 패키지를 제조하는 방법에 있어서, 단위공정을 완료한 웨이퍼의 상면 전면에 걸쳐 폴리이미드 테이프를 라미네이션 한후 그위에 피알(PR : Photo Resist)을 스핀 코딩하는 단계와, 이와같이된 웨이퍼의 상부에 리드위치를 디화인 하기 위한 패턴을 가지는 글래스 마스크를 탑제하여 익스포우져 공정 및 디벨로프 공정으로 웨이퍼의 스크라이브레인위치 및 칩본드패드 위치의 피알층을 오픈하는 단계와, 상기 피알층의 오픈으로 노출된 폴리이미드 테이프 부분을 케미컬 에칭함과 아울러 최종적으로 여분의 피알층을 제거하는 단계를 거쳐 웨이퍼상의 각 칩위에 리드부착을 위한 폴리이미드 테이프 패턴을 형성하는 공정을 행한후, 통상적인 소잉 공정, 다이 어태치공정, 와이어 본딩공정, 몰딩공정 및 트림/포밍 공정을 진행함을 특징으로 하는 리드 온 칩(LOC) 패키지 제조방법이 제공된다.
이와같이 된 본 발명의 리등 온 칩(LOC) 패키지 제조방법에 의하면, 소잉공정전 웨이퍼상의 각 칩위에 다이 어태치공정을 위한 리드부착용 폴리이미드 테이프 패턴 형성공정을 추가함으로써 종래 폴리이미드 테이프가 프리-어태치된 리드프레임을 공급받아 제조하는 패키지 제조공정의 다이 어태치 공정에서 문제된 리드프레임의 단가 상승 및 보관상의 어려움을 해소 할수 있고, 종래 별도의 테이프 릴로 부터 공급되는 폴리이미드 테이프를 이용하여 다이 어태치공정을 행함으로써 문제되는 데이프 컷팅의 문제 및 미스어라인먼트 문제등을 완전 해소할수 있는 것이다. 즉, 종래의 리드 온 칩 패키징에서 않고 있는 다이 어태치 공정시의 불량을 완전히 해소 할 수 있는 것이다.
이하, 상기한 바와같은 본 발명에 의한 리드 온 칩(LOC) 패키지 제조방법을 첨부도면에 의거하여 보다 상세히 설명한다.
제4도는 본 발명 리드 온 칩(LOC) 패키지 제조공정 플로우 챠트이고, 제5도의 (a)(b)(c)(d)는 본 발명 폴리이미드 테이프 패턴 형성 공정을 단계별로 보인 공정도로서 이에 도시한 바와같이, 본 발명에 의한 리드 온 칩(LOC) 패키지 제조방법은 통상적인 리드 온 칩패키지 제조방법에 있어서, 소잉공정전 웨이퍼상의 각 칩위에 다이 어태치 공정을 위한 리드부착용 폴리이미드 테이프 패턴을 형성하는 공정을 추가하여 종래 폴리이미드 테이프가 프리-어태치된 리드프레임을 공급받아 공정을 행함으로써 야기되는 리드프레임 단가 상승의 문제를 해소함과 아울러 리드프레임 보관상의 어려움을 해소하고, 또한 별도로 공급되는 폴리이미드 테이프를 칩에 부착하면서 다이 어태치 공정을 행하는 패키지 제조방법에서 문제되는 테이프 컷팅 및 미스 어라인 먼트 문제를 해소하도록 함을 특징으로 하고 있다.
즉, 본 발명에 의한 리드 온 칩(LOC) 패키지 제조방법은 단위공정을 완료한 웨이퍼상의 각 칩위에 리드프레임의 리드를 부착하기 위한 폴리이미드 테이프 패턴을 형성하는 공정과, 테이프 패턴이 형성된 웨이퍼 상태의 칩을 개개로 분리하는 소잉공정과, 분리된 칩의 상면에 리드프레임의 리드를 부착고정하는 다이 어태치 공정과, 다이 어태치된 칩과 리드 프레임의 인너리드를 금속세선으로 접속연결하는 와이어 본딩공정과, 와이어본딩된 칩과 리드프레임의 인너리드를 포함하는 일정면적을 몰드수지로 몰딩하여 패키지 몸체를 형성하는 몰딩공정과, 몰딩된 패키지 몸체의 양외측으로 돌출된 아웃리드를 소정형태로 절곡형성하는 트림/포밍 공정으로 이루어진다.
상기 폴리이미드 테이프 패턴 형성 공정은 제5도에 도시한 바와같이, 웨이퍼(11)의 상면 전면에 걸쳐 폴리이미드 테이프(12)를 라미네이션 한후 그 위에 피알(13)을 스핀코팅하는 단계와, 이와같이된 웨이퍼의 상부에 리드위치를 디화인 하기 위한 패턴(14a)을 가지는 글래스 마스크(14)를 탑재하여 익스포우져 공정 및 디벨로프 공정으로 웨이퍼의 스크라이브 레인 위치 및 칩 본드패드(15) 위치의 피알(13)층을 오픈하는 단계와, 상기 피알층의 오픈으로 노출된 폴리이미드 테이프(12) 부분을 케미컬 에칭함과 아울러 최종적으로 여분의 피알층을 제거하는 단계로 이루어진다.
여기서, 상기 폴리이미드 테이프(12)의 두께는 25㎛이상으로 함이 바람직하다.
또한, 본 발명에 사용되는 피알(13)은 액체 상태의 피알을 사용한다.
도면에서 미설명부호 16은 패시베이션층을 보인 것이다.
정리하면, 본 발명의 리드 온 칩(LOC) 패키지 제조방법은 다이 어태치 공정을 위한 폴리이미드 테이프(12)을 소잉공정전에 웨이퍼 상태의 각 칩위에 소정의 공정을 통해 부착될 리드위치에 맞게 소정 패턴으로 형성한후, 소잉공정을 행하고, 분리된 칩의 폴리이미드 테이프에 리드 프레임의 리드들을 일치시켜 부착하는 다이 어태치 공정을 행하는 것으로서, 다이 어태치 공정에서 폴리 이미드 테이프가 프리 어태치 된 리드프레임을 사용하거나, 또는 다이 어태치 장비에서 별도의 테이프 공급 수단에 의해 공급되는 테이프를 이용, 다이 어태치 공정을 진행함으로써 야기되는 리드프레임의 원가상승 및 보관상의 어려움과 테이프의 컷팅 및 미스어라인먼트 문제를 해결할수 있도록 한 것이다.
상기에서 상세히 설명한 바와같이, 본 발명의 리드 온 칩(LOC) 패키지 제조방법에 의하면, 소잉공정전 웨이퍼상의 각 칩위에 다이 어태치 공정을 위한 리드부착용 폴리이미드 테이프 패턴 형성공정을 추가함으로써 종래 테이프가 미리 부착된 리드프레임을 공급받아 제조하는 패키지 제조공정의 다이 어태치 공정에서 문제된 리드프레임의 단가 상승 및 보관상의 어려움을 해소할 수 있고, 또 종래 별도의 테이프 릴로 부터 공급되는 테이프를 이용하여 다이 어태치 공정을 행함으로써 문제되는 테이프 컷팅의 문제 및 미스어라인먼트 문제등을 완전 해소할 수 있는 것이다.
결국, 본 발명에 따르면, 종래 리드 온 칩 패키징에서 안고있는 다이 어태치 공정시의 불량을 완전히 해소 할수 있는 것이다.

Claims (1)

  1. 반도체 칩의 상면에 리드프레임의 리드들이 위치되어 구성되는 리드 온 칩(LOC) 패키지를 제조함에 있어서, 단위공정을 완료한 웨이퍼(11)의 상면 전면에 걸쳐 폴리이미드 테이프(12)를 라미네이션 한후 그위에 피알(13)을 스핀 코딩하는 단계와, 이와같이된 웨이퍼(11)의 상부에 리드위치를 디화인하기 위한 패턴(14a)을 가지는 글래스 마스크(14)를 탑재하여 익스포우져 공정 및 디벨로프 공정으로 웨이퍼(11)의 스크라이브레인 위치 및 칩본드패드(15) 위치의 피알(13)층을 오픈하는 단계와, 상기 피알(13)층의 오픈으로 노출된 폴리이미드 테이프(12) 부분을 케미컬 에칭하여 제거함과 아울러 최종적으로 여분의 피알층을 제거하는 단계를 거쳐 웨이퍼상의 각 칩위에 리드부착을 위한 폴리이미드 테이프 패턴을 형성하는 공정을 행한후, 통상적인 소잉공정, 다이 어태치공정, 와이어 본딩공정, 몰딩공정 및 트림/포밍공정을 진행함을 특징으로 하는 리드 온 칩(LOC) 패키지 제조방법.
KR1019930002390A 1993-02-20 1993-02-20 리드 온 칩(loc)패키지 제조방법 KR100253267B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930002390A KR100253267B1 (ko) 1993-02-20 1993-02-20 리드 온 칩(loc)패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930002390A KR100253267B1 (ko) 1993-02-20 1993-02-20 리드 온 칩(loc)패키지 제조방법

Publications (2)

Publication Number Publication Date
KR940020535A KR940020535A (ko) 1994-09-16
KR100253267B1 true KR100253267B1 (ko) 2000-04-15

Family

ID=19351053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002390A KR100253267B1 (ko) 1993-02-20 1993-02-20 리드 온 칩(loc)패키지 제조방법

Country Status (1)

Country Link
KR (1) KR100253267B1 (ko)

Also Published As

Publication number Publication date
KR940020535A (ko) 1994-09-16

Similar Documents

Publication Publication Date Title
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP4705784B2 (ja) イメージセンサデバイスの製造方法
US7253026B2 (en) Ultra-thin semiconductor package device and method for manufacturing the same
JP4159431B2 (ja) 半導体装置の製造方法
KR100275660B1 (ko) 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템
US7339259B2 (en) Semiconductor device
US5684328A (en) Semiconductor chip package using improved tape mounting
US6521988B2 (en) Device for packaging electronic components
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
KR100253267B1 (ko) 리드 온 칩(loc)패키지 제조방법
US20020048851A1 (en) Process for making a semiconductor package
JP2000164759A (ja) プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
KR100373891B1 (ko) 반도체장치
JP2000021906A (ja) 半導体チップの製造方法
KR100648509B1 (ko) 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법
KR940008329B1 (ko) 인터컨넥트 리드를 이용한 반도체 패키지 및 그 제조방법
US5960261A (en) Method for manufacturing semiconductor package
JPH07161764A (ja) 樹脂封止型半導体装置およびその製造方法
KR0142840B1 (ko) 다이패드가 노출된 반도체 패키지의 코팅방법
KR100201389B1 (ko) 반도체 패키지
KR20000041299A (ko) 감광성 접착층을 이용한 반도체 칩 접착방법
KR100233860B1 (ko) 반도체 패키지 및 그 제조방법
KR19980027397A (ko) 버틈 리드 패키지의 제조방법
JP2004200719A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee