KR20000041299A - 감광성 접착층을 이용한 반도체 칩 접착방법 - Google Patents

감광성 접착층을 이용한 반도체 칩 접착방법 Download PDF

Info

Publication number
KR20000041299A
KR20000041299A KR1019980057144A KR19980057144A KR20000041299A KR 20000041299 A KR20000041299 A KR 20000041299A KR 1019980057144 A KR1019980057144 A KR 1019980057144A KR 19980057144 A KR19980057144 A KR 19980057144A KR 20000041299 A KR20000041299 A KR 20000041299A
Authority
KR
South Korea
Prior art keywords
adhesive layer
photosensitive adhesive
photosensitive
semiconductor substrate
bonding
Prior art date
Application number
KR1019980057144A
Other languages
English (en)
Inventor
이장우
문성천
최희국
김병만
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980057144A priority Critical patent/KR20000041299A/ko
Publication of KR20000041299A publication Critical patent/KR20000041299A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

LOC(Lead on Chip) 리드프레임의 접착용 테이프에 의해 발생하는 불량을 억제하고, 생산성을 향상시키며, 리드프레임의 원가를 절감할 수 있는 감광성 접착층을 이용한 반도체 칩 접착방법에 관해 개시한다. 이를 위해 본 발명은, 반도체 기판의 전면에 빛의 조사에 의해 접착력을 갖는 감광성 접착층을 위치시키고 마스크를 이용하여 패터닝함으로써 반도체 기판의 표면에 감광성 접착층 패턴을 형성하는 제1 공정과, 상기 감광성 접착층 패턴이 형성된 반도체 기판에서 단위 칩을 소잉(sawing) 공정으로 개별화하는 제2 공정과, 상기 감광성 접착층 패턴 위에 리드프레임(lead frame)의 인너리드(inner lead)를 부착하는 제3 공정을 구비하는 것을 특징으로 하는 감광성 접착층을 이용한 반도체 칩 접착방법을 제공한다.

Description

감광성 접착층을 이용한 반도체 칩 접착방법
본 발명은 반도체 소자의 패키징 공정(packaging process)에 관한 것으로, 더욱 상세하게는 리드프레임(leadframe)과 칩(chip)을 접착하는 방법(method for die attaching )에 관한 것이다.
일반적인 반도체 패키징 공정에서 칩과 리드프레임을 접착시키는 방법은, 에폭시(epoxy) 수지를 리드프레임의 칩 패드(Chip pad)에 뿌리고 칩을 접착시키는 방법과, 리드 온 칩(LOC: Lead On Chip, 이하 'LOC'라 칭함) 형태처럼 폴리이미드(Polimide) 테이프를 리드프레임에 접착시킨 후, 일정 온도와 힘(force)을 가하여 칩과 리드프레임을 접착하는 방법이 있다.
이러한 방법중에서 LOC 형태와 같이 폴리이미드 테이프를 이용하여 칩(chip)을 접착시키는 방법은, 리드프레임의 제조과정에서 에칭(etching)이나 스탬핑(stamping) 과정을 통하여 리드프레임을 형성한 후, 릴 형태(reel type)의 폴리이미드 테이프를 리드프레임의 인너리드(inner lead)에 접착하게 된다. 이를 테이핑 공정이라 한다.
그러나, 상술한 종래기술은 이러한 테이핑 공정에서 폴리이미드 테이프를 원하는 위치에 원하는 크기로 인너리드에 부착하는데 있어서 공정상 또는 설비상 많은 어려움이 뒤따른다. 따라서, 이러한 이유로 테이핑 불량이 빈번히 발생하며, 리드프레임과 관련한 불량 중에서 폴리이미드 테이프의 위치나 크기와 관련한 불량이 상당히 많은 부분을 차지한다. 또한 최악의 경우 폴리이미드 테이프가 리드프레임의 인너리드와 제대로 접착이 이루어지지 않아 폴리이미드 테이프가 떨어지는 문제까지 발생하고 있는 실정이다.
본 발명이 이루고자 하는 기술적 과제는 반도체 기판의 전면(前面)에 빛에 의해 접착력을 갖는 감광성 접착층 패턴을 형성하여 LOC 형태의 리드프레임과 칩을 접착시킴으로써, 종래기술의 문제점을 해결하면서, 불량 발생을 감소시켜 생산성을 향상시킬 수 있는 감광성 접착층을 이용한 반도체 칩 접착방법을 제공하는데 있다.
도 1은 본 발명에 의한 반도체 기판, 감광성 접착층 및 마스크를 도시한 사시도이다.
도 2는 내지 도 5는 상기 반도체 기판, 감광성 접착층 및 마스크를 이용하여 감광성 접착층을 패터닝하는 공정을 설명하기 위해 도시한 단면도들이다.
도 6은 반도체 기판의 표면에 감광성 접착층 패턴이 형성된 모습을 나타낸 평면도이다.
도 7은 상기 감광성 접착층 패턴이 형성된 반도체 기판 위에 리드프레임을 접착하고 와이어 본딩(wire bonding)이 진행된 상태를 나타낸 사시도이다.
도 8은 본 발명에 의한 감광성 접착층을 이용하여 반도체 칩이 접착된 후, 봉합공정(Encapsulation process)을 진행하였을 때의 반도체 패키지의 단면도이다.
< 도면의 주요부분에 대한 부호의 설명 >
100: 반도체 기판 또는 칩, 102: 감광성 접착층,
104: 마스크, 106: 빛,
108: 감광성 접착층 패턴, 110: 스크라이브 라인(scribe line),
112: 반도체 기판 고정용 테이프, 114: 소잉 블레이드(saw blade),
116: 본드패드(bondpad), 118: 리드프레임의 인너리드,
120: 골드 와이어(gold wire), 122: 봉합수지(epoxy mold compound).
상기 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판의 전면에 빛의 조사에 의해 접착력을 갖는 감광성 접착층을 위치시키고 마스크를 이용하여 패터닝함으로써 반도체 기판의 표면에 감광성 접착층 패턴을 형성하는 제1 공정과, 상기 감광성 접착층 패턴이 형성된 반도체 기판에서 단위 칩을 소잉(sawing) 공정으로 개별화하는 제2 공정과, 상기 감광성 접착층 패턴 위에 리드프레임(lead frame)의 인너리드(inner lead)를 부착하는 제3 공정을 구비하는 것을 특징으로 하는 감광성 접착층을 이용한 반도체 칩 접착방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1 공정의 감광성 접착층의 패터닝 방법은 마스크에 의해 빛의 조사가 이루어지지 않은 부분이 접착력을 갖지 않아서 반도체 기판 표면에서 쉽게 분리되도록 패터닝을 진행하는 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 제1 공정의 감광성 접착층의 패터닝 방법은 반도체 기판에 형성된 스크라이브 라인(scribe line) 및 본드패드(bondpad)에는 감광성 접착층 패턴이 형성되지 않도록 패터닝을 진행하는 것이 적합하다.
본 발명에 따르면, 첫째 웨이퍼 제조단계에서 감광성 접착층 패턴을 반도체 기판의 전면에 형성하고 이를 패키징 공정에서 이용함으로써 리드프레임의 테이핑 불량에 기인하는 패키징 공정의 불량을 줄여서 생산성을 향상시킬 수 있고, 둘째 리드프레임에 테이핑을 할 필요가 없으므로 패키징 공정에서 제조원가를 줄일 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명에 의한 반도체 기판, 감광성 접착층 및 마스크를 도시한 사시도이다.
도 1을 참고하면, 본 발명에 의한 감광성 접착층 패턴 형성은 웨이퍼 상태에서 이루어지기 때문에, 반도체 기판(100)에 고형화 된 감광성 접착층(102)을 붙이고, 그 상부에 패턴 형성을 위해 사용될 마스크, 예컨대 메탈 마스크(104)를 사용하여 노광장치에서 패터닝을 수행하게 된다. 상기 감광성 접착층(102)은 에폭시 계열의 접착제에 빛에 의해 다중화되어 접착성을 띄는 물질을 섞어서 만든 재질이다.
도 2는 내지 도 5는 상기 반도체 기판, 감광성 접착층 및 마스크를 이용하여 감광성 접착층을 패터닝하는 공정을 설명하기 위해 도시한 단면도들이다.
도 2를 참조하면, 반도체 기판(100)에 감광성 접착층(102)을 붙이고 그 상부에 원하는 패턴의 형상이 차광막을 통하여 구성된 마스크(104)를 밀착시킨 후, 정렬 공정(align process)을 거쳐 빛(106)을 조사한다. 이때, 사용되는 빛의 파장은 감광성 접착층(102)에 포함되는 물질에 따라 파장이 달라질 수 있다.
도 3을 참조하면, 상기 빛(106)의 조사에 의하여 감광성 접착층(102)의 일부는 광원인 빛(106)에 노출되어 접착성을 갖게 됨으로써, 반도체 기판(100)의 전면과 접착되고, 빛에 노출되지 않은 부분은 원래의 접착력을 갖지 않는 특성을 그대로 유지한 채 쉽게 분리 가능한 상태로 된다.
도 4를 참조하면, 상기 노광이 끝난 반도체 기판에서 빛에 노출되지 않은 부분을 현상공정(development process)으로 분리한 후, 일반적인 세정공정(cleaning process)을 거치게 되면 반도체 기판(100)의 표면에는 접착력이 있는 감광성 접착층 패턴(108)만이 남게 된다. 이러한 감광성 접착층 패턴(108)은 후속되는 패키징 공정에서 사용되는 스크라이브 라인과 본드 패드(bondpad)에는 형성되지 않도록 패터닝을 진행하는 것이 바람직하다. 상기 스크라이브 라인은 칩을 개별화하는 소잉(sawing) 공정에서 블레이드(blade)가 지나가는 라인을 가리킨다.
도 5를 참조하면, 웨이퍼 상태의 가공, 즉 감광성 접착층 패턴(108)의 형성을 완료하고, 패키징 공정에서 반도체 기판(100)에 구성된 단위 칩을 분리하는 소잉 공정(sawing process)을 진행할 때의 단면도를 나타낸다. 여기서, 참조부호 112는 소잉을 하기 위해 반도체 기판(100)을 접착시켜 고정하는 웨이퍼 고정용 테이프이고, 참조부호 114는 단위 칩을 자를 때 사용되는 다이아몬드 재질의 블레이드(blade)를 가리킨다. 따라서 상기 블레이드(114)는 스크라이브 라인(110)을 따라서 반도체 기판(100)을 절단하게 된다. 절단시에 웨이퍼 고정용 테이프(112)의 일부도 잘라지는 것을 알 수 있다.
도 6은 반도체 기판의 표면에 감광성 접착층 패턴이 형성된 모습을 나타낸 평면도이다.
도 6을 참조하면, 상기 스크라이브 라인(110)을 절단함에 의해 개별화 된 단위칩(100) 위에는 4개의 감광성 접착층 패턴(108)이 형성되어 있고, 칩(100)의 중앙에는 본드패드(center type bondpad, 116)가 일렬로 구성되어 있다.
도 7은 상기 감광성 접착층 패턴이 형성된 반도체 기판 위에 리드프레임을 접착하고 와이어 본딩(wire bonding)이 진행된 상태를 나타낸 사시도이다.
도 7을 참조하면, 상기 감광성 접착층 패턴(108)이 형성된 단위 칩(100) 위에 LOC 형태 리드프레임의 인너리드(inner lead, 118)를 일정한 온도와 힘을 이용하여 부착(attaching)시킨다. 그 후 칩내에 구성된 본드패드(116)와 인너리드의 끝부분을 골드와이어(gold wire, 120)로 연결하는 와이어 본딩(wire bonding) 공정을 진행함으로써 칩의 기능을 외부로 연장시킬 수 있는 작업을 완료한다.
도 8은 본 발명에 의한 감광성 접착층 패턴을 이용하여 반도체 칩이 리드프레임에 접착되어 와이어 본딩이 완료된 후, 봉합공정(Encapsulation process)을 진행하였을 때, 반도체 패키지의 단면도이다.
도 8을 참조하면, 상기 와이어 본딩공정이 끝난 단위 칩(100)은 외부 환경으로부터 보호 가능한 수단인 봉합수지(EMC: Epoxy Mold Compound, 122)에 의해 캡슐화(Encapsulation) 된다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째 웨이퍼 제조단계에서 감광성 접착층 패턴을 반도체 기판의 전면에 형성하고 이를 패키징 공정에서 이용함으로써 리드프레임의 테이핑 불량에 기인하는 패키징 공정의 불량을 줄여서 생산성을 향상시킬 수 있고, 둘째, 리드프레임에 테이핑을 할 필요가 없으므로 패키징 공정에서 제조원가를 줄일 수 있다. 마지막으로 감광성 접착층 패턴을 노광장비를 사용하여 형성함으로써 비교적 정확한 위치에 원하는 크기로 미세패턴을 형성할 수 있다.

Claims (3)

  1. 반도체 기판의 전면에 빛의 조사에 의해 접착력을 갖는 감광성 접착층을 위치시키고 마스크를 이용하여 패터닝함으로써 반도체 기판의 표면에 감광성 접착층 패턴을 형성하는 제1 공정;
    상기 감광성 접착층 패턴이 형성된 반도체 기판에서 단위칩을 소잉(sawing) 공정으로 개별화하는 제2 공정; 및
    상기 감광성 접착층 패턴 위에 리드프레임(lead frame)의 인너리드(inner lead)를 부착하는 제3 공정을 구비하는 것을 특징으로 하는 감광성 접착층을 이용한 반도체 칩 접착방법.
  2. 제 1항에 있어서,
    상기 제1 공정의 감광성 접착층의 패터닝 방법은 마스크에 의해 빛의 조사가 이루어지지 않은 부분이 접착력을 갖지 않아서 반도체 기판 표면에서 쉽게 분리되도록 패터닝을 진행하는 것을 특징으로 하는 감광성 접착층을 이용한 반도체 칩 접착방법.
  3. 제 1항에 있어서,
    상기 제1 공정의 감광성 접착층의 패터닝 방법은 반도체 기판에 형성된 스크라이브 라인(scribe line) 및 본드패드(bondpad)에는 감광성 접착층 패턴이 형성되지 않도록 패터닝을 진행하는 것을 특징으로 하는 감광성 접착층을 이용한 반도체 칩 접착방법.
KR1019980057144A 1998-12-22 1998-12-22 감광성 접착층을 이용한 반도체 칩 접착방법 KR20000041299A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057144A KR20000041299A (ko) 1998-12-22 1998-12-22 감광성 접착층을 이용한 반도체 칩 접착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057144A KR20000041299A (ko) 1998-12-22 1998-12-22 감광성 접착층을 이용한 반도체 칩 접착방법

Publications (1)

Publication Number Publication Date
KR20000041299A true KR20000041299A (ko) 2000-07-15

Family

ID=19564539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057144A KR20000041299A (ko) 1998-12-22 1998-12-22 감광성 접착층을 이용한 반도체 칩 접착방법

Country Status (1)

Country Link
KR (1) KR20000041299A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110388A (en) * 1988-07-21 1992-05-05 Lintec Corporation Method of dicing and bonding semiconductor chips using a photocurable and heat curable adhesive tape
JPH09139394A (ja) * 1995-11-15 1997-05-27 Sumitomo Bakelite Co Ltd 半導体装置
KR19980014585A (ko) * 1996-08-13 1998-05-25 김광호 리드 온 칩(Lead On Chip)형 반도체 칩 패키지의 리드 프레임 제조 방법
KR19980067184A (ko) * 1997-01-31 1998-10-15 김광호 웨이퍼 절단과 다이 본딩이 동시에 이루어지는 인라인 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110388A (en) * 1988-07-21 1992-05-05 Lintec Corporation Method of dicing and bonding semiconductor chips using a photocurable and heat curable adhesive tape
JPH09139394A (ja) * 1995-11-15 1997-05-27 Sumitomo Bakelite Co Ltd 半導体装置
KR19980014585A (ko) * 1996-08-13 1998-05-25 김광호 리드 온 칩(Lead On Chip)형 반도체 칩 패키지의 리드 프레임 제조 방법
KR19980067184A (ko) * 1997-01-31 1998-10-15 김광호 웨이퍼 절단과 다이 본딩이 동시에 이루어지는 인라인 장치

Similar Documents

Publication Publication Date Title
JP4159431B2 (ja) 半導体装置の製造方法
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US6589814B1 (en) Lead frame chip scale package
US5684328A (en) Semiconductor chip package using improved tape mounting
JP4757398B2 (ja) 半導体装置の製造方法
US6750082B2 (en) Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
JPH11121507A (ja) 半導体装置およびその製造方法
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2001267482A (ja) リードフレームパターン及びこれを用いた半導体装置並びに半導体装置の製造方法
JP2006332078A (ja) 半導体チップの製造方法
US20120043660A1 (en) Thin foil semiconductor package
US20030059721A1 (en) Fabrication method of semiconductor
JP3811567B2 (ja) 半導体装置の製造方法
JP2000173952A (ja) 半導体装置及びその製造方法
US20160307831A1 (en) Method of making a qfn package
US7531432B2 (en) Block-molded semiconductor device singulation methods and systems
JP2000091273A (ja) 半導体パッケージの製造方法およびその構造
US20020048851A1 (en) Process for making a semiconductor package
KR20000041299A (ko) 감광성 접착층을 이용한 반도체 칩 접착방법
US20060024944A1 (en) Metal pad of semiconductor device and method for bonding the metal pad
KR20020012060A (ko) 반도체 패키지의 절단 방법
JPH04305945A (ja) 半導体集積回路装置及びその製造方法
KR100648509B1 (ko) 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
JP4002220B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application