JP2000091273A - 半導体パッケージの製造方法およびその構造 - Google Patents

半導体パッケージの製造方法およびその構造

Info

Publication number
JP2000091273A
JP2000091273A JP10258369A JP25836998A JP2000091273A JP 2000091273 A JP2000091273 A JP 2000091273A JP 10258369 A JP10258369 A JP 10258369A JP 25836998 A JP25836998 A JP 25836998A JP 2000091273 A JP2000091273 A JP 2000091273A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
wafer
dicing
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10258369A
Other languages
English (en)
Inventor
Mutsusada Ito
睦禎 伊藤
Kentaro Oota
健太郎 大多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10258369A priority Critical patent/JP2000091273A/ja
Priority to US09/387,836 priority patent/US6541308B2/en
Publication of JP2000091273A publication Critical patent/JP2000091273A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 単位ウエハ当たりの取り分が増大し、歩留り
および信頼性が向上し、加工工程を削減した半導体パッ
ケージの製造方法および構造を提供する。 【解決手段】 半導体ウエハ１０１上に当該半導体パッ
ケージ１００を構成する半導体チップ１０５毎のバンプ
１０２を形成する工程と、予め用意した基板１０を半導
体チップ毎に対応する基板個片１０ａにダイシングする
工程と、ダイシングした基板個片を、バンプを形成した
半導体チップ毎に対応させて半導体ウエハにダイボンド
する工程と、ダイボンドした半導体ウエハと基板個片と
の間を樹脂１０４により封止する工程と、樹脂封止した
半導体ウエハと基板個片とを当該半導体パッケージ毎に
ダイシングする工程とを備えた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
の製造方法およびその構造に関し、特にＣＳＰに好適な
半導体パッケージの製造方法およびその構造に関する。
【０００２】
【従来の技術】近年、セット機器の小型化に伴って半導
体パッケージの超小型化が進み、バンプ接続技術を使用
したChip Scale Package若しくはChip Size Package (
以下、ＣＳＰと称す) が開発されている。
【０００３】図４は従来のＣＳＰの製造方法の一例を示
す工程図である。図４に示すように、半導体ウエハ１０
１上にバンプ１０２を形成し、基板１０３上にダイボン
ドする。このダイボンド後、加工工程により２つのＣＳ
Ｐの製造方法（ａ），（ｂ）がある。
【０００４】製造方法（ａ）は、樹脂１０４により封止
して、ウエハ１０１，封止樹脂１０４並びに基板１０３
を一体としてダイシングするとＣＳＰ１００が完成し、
該ＣＳＰ１００は、上から順に半導体チップ１０５と封
止樹脂１０４と基板１０３の層構成となる（例えば、特
開平９−２３２２５６号公報）。製造方法（ｂ）は、基
板１０３にダイボンドされたウエハ１０１のみをダイシ
ングし、樹脂１０４で封止した後、封止樹脂基板をダイ
シングするとＣＳＰ１００が完成する。
【０００５】
【発明が解決しょうとする課題】しかしながら、製造方
法（ａ）には以下の欠点がある。 基板とウエハとを一体として切断しているため、幅広
の基板用ブレードで切断しなければならず、ブレード幅
が約１５０μｍとウエハ用ブレードと比して３倍以上も
あり、切り代や切断後のカーフロス（切り口ロス）が３
倍以上大きくなってしまう。 基板用ブレードを用いて基板切断用の条件で切断する
ため、半導体チップが欠けることがある。 フラックス洗浄剤や封止樹脂が内部に浸透し難く、ボ
イド（気泡）等が抜け難く（図５参照）、後工程におい
て加熱する際に、ボイドが膨張してクラック等を生じる
おそれがある。 基板の反りが大きく影響して導通不良を起こし易い
（図６参照）。 ダイボンド工程において位置ズレを起こすとそのシー
ト（半導体ウエハと基板）の全てが不良となる。
【０００６】また、製造方法（ｂ）には、前記〜の
欠点に加えて以下の欠点がある。 ダイシング時にバンプのみでウエハを固定しているた
め、ダイシングのダメージによりバンプの発生及びダイ
シング接合部にクラックがはいり、導通不良が起こるこ
とがある。 ダイシング工程が製造方法（ａ）に比較し、１回増え
る。そこで本発明の課題は、単位ウエハ当たりの取り分
が増大し、歩留りおよび信頼性が向上し、加工工程を削
減した半導体パッケージの製造方法および構造を提供す
ることである。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に本発明は、半導体ウエハ上に当該半導体パッケージを
構成する半導体チップ毎のバンプを形成する工程と、予
め用意した基板を前記半導体チップ毎に対応する基板個
片にダイシングする工程と、前記ダイシングした基板個
片を、前記バンプを形成した半導体チップ毎に対応させ
て前記半導体ウエハにダイボンドする工程と、前記ダイ
ボンドした半導体ウエハと基板個片との間を樹脂により
封止する工程と、前記樹脂封止した半導体ウエハと基板
個片とを当該半導体パッケージ毎にダイシングする工程
とを備えたことを特徴とする。
【０００８】また、本発明は、当該半導体パッケージを
構成する半導体チップに、該半導体チップのサイズより
小さいサイズの基板を搭載して形成したことを特徴とす
る。
【０００９】このようにすれば、予め基板のみを幅広の
基板切断用ブレードで切断し、半導体ウエハは幅狭のウ
エハ切断用ブレードで切断できるので、単位ウエハ当た
りの半導体パッケージ（半導体チップ）の取り分が増大
すると共に、半導体チップの欠けがなくなり歩留りが向
上する。また、樹脂で封止する際には基板個片の隙間か
らボイドが発散されボイド残留がなくなるので、残留ボ
イドに起因するクラック発生を抑制できて信頼性が向上
する。
【００１０】
【発明の実施の形態】以下、本発明を図示の実施の形態
に基づいて説明する。なお、既に説明した部分には同一
符号を付し、重複記載を省略する。
【００１１】図１は本実施の形態の製造工程を示す図で
あり、図２は本実施の形態において使用する基板個片を
示し（ａ）は平面図（ｂ）はそのＸ−Ｘ断面図である。
図１，図２に示すように、半導体ウエハ１０１および基
板１０を用意し、半導体ウエハ１０１の表面に、バンプ
１０２を個別の半導体チップ毎に対応させて形成し、ま
た基板１０をダイシングし基板個片１０ａを作成する。
基板１０は両面基板であり、表面のランド１１から裏面
のランド面へスルーホールにより貫通され、また基板１
０の底面には図示しない粘着テープが貼付されているの
で、ダイシングしても基板個片１０ａがバラバラになる
ことはない。ダイシング後の基板個片１０ａのサイズ
は、半導体チップ１０５と同等あるいはそれ以下とす
る。基板１０の厚さは、機械的強度の許容範囲内で可能
な限り薄くする。１２はレジストである。
【００１２】また、基板１０の材質としては、例えばガ
ラスエポキシ，紙フェノール，紙エポキシ，セラミック
等が好適であり、半導体ウエハ１０１の材質としては、
例えばシリコン基板，ガリウム砒素基板が好適である。
【００１３】次いで、ダイシング後の基板１０を半導体
ウエハ１０１上に搭載し、ダイボンドする。更に樹脂１
０４により隙間を封止する（図３参照）。このとき、基
板１０が予め切断されて相互の基板個片１０ａ間に隙間
（クリアランス）１３が形成されているので、樹脂１０
４やフラックス洗浄剤が浸透し易くなり、ボイド等が抜
け易くなる。また、脱泡機を使用すれば、強制的にボイ
ドを抜くことも可能である。従って、残留ボイドが無く
なり、後の工程で加熱してもクラック等の発生を防止す
ることができる。更に、基板１０は個片化されているの
で、ダイボンドの際に反りが発生することがなく、反り
による導通不良を回避できる。更にまた、基板個片が位
置ズレを起こしても、その基板個片だけの位置ズレで済
み（例えば１個の基板個片のみ）、粘着シートに貼付さ
れた基板全体が位置ズレを起こすことがなく、歩留りの
向上に寄与する。
【００１４】次いで、半導体ウエハ１０１をダイシング
する。このとき、先の工程で予め基板を幅広の基板用ブ
レードでダイシングしているので、幅狭のウエハ用ブレ
ードで切断する。従って、半導体ウエハ１０１が欠ける
ことがない。
【００１５】以上の工程によりＣＳＰ１００が完成す
る。
【００１６】なお、図１において、バンプ形成と基板ダ
イシングとを同一タイミングで平行して行えば、加工工
程に要する時間を従来より短縮することができる。即
ち、従来は図４に示した如く、バンプ形成と基板ダイシ
ングとを同一タイミングで実行することは不可能であっ
たが、本実施の形態によれば同一タイミングで実行する
ことが可能となり、加工時間を短縮できる。
【００１７】また、図２に示した如く、周囲にランドを
形成した本実施の形態用の専用基板のみならず、内部に
回路パターンを形成したこれまでの基板の両タイプの基
板を使用することができる。更に、前記専用基板の場合
は、構造が簡単なので、機械的強度が許す限り、基板を
薄くすることができる。
【００１８】
【発明の効果】以上説明したように本発明によれば、予
め基板のみを幅広の基板切断用ブレードで切断し、半導
体ウエハは幅狭のウエハ切断用ブレードで切断するの
で、単位ウエハ当たりの半導体パッケージ（半導体チッ
プ）の取り分が増大すると共に半導体チップが欠けるこ
とがなくなり歩留りが向上する。また、樹脂で封止する
際には基板個片の隙間からボイドが放出されボイド残留
がなくなるので、残留ボイドに起因するクラック発生を
抑制できて信頼性が向上する。更に、バンプ形成と基板
ダイシングとを同一タイミングで平行して実行すること
が可能なので、半導体パッケージの加工時間を短縮でき
る。
【図面の簡単な説明】
【図１】本発明の実施の形態の製造方法を示す図であ
る。
【図２】同実施の形態における基板個片を示し（ａ）は
平面図（ｂ）はそのＸ−Ｘ断面図である。
【図３】同実施の形態における作用を説明する一部拡大
図を含む説明図である。
【図４】従来の半導体チップの製造方法を示す図であ
る。
【図５】従来の製造方法の不都合を説明する図である。
【図６】従来の製造方法の別の不都合を説明する図であ
る。
【符号の説明】
１０…基板、１１…ランド、１２…レジスト、１３…隙
間、１００…半導体パッケージ、１０１…半導体ウエ
ハ、１０２…バンプ、１０４…封止樹脂、１０５…半導
体チップ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体ウエハ上に当該半導体パッケージ
    を構成する半導体チップ毎のバンプを形成する工程と、 予め用意した基板を前記半導体チップ毎に対応する基板
    個片にダイシングする工程と、 前記ダイシングした基板個片を、前記バンプを形成した
    半導体チップ毎に対応させて前記半導体ウエハにダイボ
    ンドする工程と、 前記ダイボンドした半導体ウエハと基板個片との間を樹
    脂により封止する工程と、 前記樹脂封止した半導体ウエハと基板個片とを当該半導
    体パッケージ毎にダイシングする工程とを備えたことを
    特徴とする半導体パッケージの製造方法。
  2. 【請求項２】 前記バンプを形成する工程と、前記基板
    個片にダイシングする工程とを平行して行うことを特徴
    とする請求項１記載の半導体パッケージの製造方法。
  3. 【請求項３】 当該半導体パッケージを構成する半導体
    チップに、該半導体チップのサイズより小さいサイズの
    基板を搭載して形成したことを特徴とする半導体パッケ
    ージの構造。
JP10258369A 1998-09-11 1998-09-11 半導体パッケージの製造方法およびその構造 Pending JP2000091273A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10258369A JP2000091273A (ja) 1998-09-11 1998-09-11 半導体パッケージの製造方法およびその構造
US09/387,836 US6541308B2 (en) 1998-09-11 1999-09-01 Process for producing semiconductor package and structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10258369A JP2000091273A (ja) 1998-09-11 1998-09-11 半導体パッケージの製造方法およびその構造

Publications (1)

Publication Number Publication Date
JP2000091273A true JP2000091273A (ja) 2000-03-31

Family

ID=17319295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10258369A Pending JP2000091273A (ja) 1998-09-11 1998-09-11 半導体パッケージの製造方法およびその構造

Country Status (2)

Country Link
US (1) US6541308B2 (ja)
JP (1) JP2000091273A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208010B2 (en) * 2000-10-16 2007-04-24 Conor Medsystems, Inc. Expandable medical device for delivery of beneficial agent
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP1359617A1 (fr) * 2002-04-29 2003-11-05 Valtronic S.A. Procédé de fabrication de modules électroniques
US9236366B2 (en) 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
JP6479532B2 (ja) * 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
JP3621182B2 (ja) 1996-02-23 2005-02-16 株式会社シチズン電子 チップサイズパッケージの製造方法
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US6228688B1 (en) * 1997-02-03 2001-05-08 Kabushiki Kaisha Toshiba Flip-chip resin-encapsulated semiconductor device
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US6314639B1 (en) * 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages

Also Published As

Publication number Publication date
US20020001966A1 (en) 2002-01-03
US6541308B2 (en) 2003-04-01

Similar Documents

Publication Publication Date Title
TWI323931B (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP3526731B2 (ja) 半導体装置およびその製造方法
US6399415B1 (en) Electrical isolation in panels of leadless IC packages
US7836586B2 (en) Thin foil semiconductor package
CN106206457B (zh) 半导体封装
JP2000091273A (ja) 半導体パッケージの製造方法およびその構造
JP4627775B2 (ja) 半導体装置の製造方法。
JP2004055852A (ja) 半導体装置及びその製造方法
TW519727B (en) Semiconductor wafer, semiconductor device and manufacturing method therefor
JPH09232256A (ja) チップサイズパッケージの製造方法
WO2012120694A1 (ja) ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
US6341070B1 (en) Wafer-scale packing processes for manufacturing integrated circuit (IC) packages
KR20100039690A (ko) 웨이퍼 쏘잉 방법
JP2000124163A (ja) 半導体装置及びその製造方法
JP2001168139A (ja) 半導体装置およびそれを用いた接合構造
JPS62112348A (ja) 半導体装置の製造方法
KR20020012060A (ko) 반도체 패키지의 절단 방법
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR100475313B1 (ko) 접착테이프를 이용한 이중칩 반도체 패키지 조립방법
JP3418106B2 (ja) 半導体装置およびその製造方法
JP2003197658A (ja) フリップチップパッケージの底層充填カプセル化方法及び底層充填カプセル化用部材
JP2003092310A (ja) 封止樹脂付突起電極付ｉｃチップとその製造方法
JP2913724B2 (ja) 半導体装置の製造方法
KR100576886B1 (ko) 반도체패키지의 제조 방법
JP2001267342A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403