KR100648509B1 - 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법 - Google Patents

테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법 Download PDF

Info

Publication number
KR100648509B1
KR100648509B1 KR1020000073680A KR20000073680A KR100648509B1 KR 100648509 B1 KR100648509 B1 KR 100648509B1 KR 1020000073680 A KR1020000073680 A KR 1020000073680A KR 20000073680 A KR20000073680 A KR 20000073680A KR 100648509 B1 KR100648509 B1 KR 100648509B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
tape
pattern
chip package
Prior art date
Application number
KR1020000073680A
Other languages
English (en)
Other versions
KR20020044679A (ko
Inventor
유철준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000073680A priority Critical patent/KR100648509B1/ko
Publication of KR20020044679A publication Critical patent/KR20020044679A/ko
Application granted granted Critical
Publication of KR100648509B1 publication Critical patent/KR100648509B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 노출형 반도체 칩 패키지(exposed lead package; ELP)에 대한 것이다. 리드 노출형 반도체 칩 패키지는 장비와 공정 등의 문제로 리드 두께 감소에 한계를 갖고 있는데, 리드의 두께가 두꺼울수록 리드 노출형 반도체 칩 패키지의 박형화에는 한계가 있게 되고, 리드로 연질의 재료를 사용 시에는 절단 공정에서 더 많은 버를 발생시킨다. 또한 종래의 리드 노출형 반도체 칩 패키지의 다이 패드와 반도체 칩 실장 시 사용되는 은 에폭시는 신뢰도 저하의 원인이 될 수 있으며, 그룹 봉지 과정과 경화 과정 시에는 휨이 발생되며, 봉지 수지의 침투로 인해 생산성에 한계가 있게 된다.
이러한 불량을 감소시키기 위해 본 발명은 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형 반도체 칩 패키지 및 제조 방법을 제공한다. 얇은 두께의 패턴 리드와 접착 수단을 포함하는 테이프는 리드 노출형 반도체 칩 패키지의 박형화와 버(burr) 감소를 가능하게 하며, 은 에폭시에 의한 신뢰도 저하 방지와 그룹 봉지와 경화 과정시의 휨 감소 및 생산성 증대를 가능하게 한다.
ELP, 리드 노출형 반도체 칩 패키지, 테이프, 패턴, 박형 패턴 리드

Description

테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형 반도체 칩 패키지 및 제조 방법{Tape type lead-frame strip and structure and manufacturing method of lead exposed semiconductor chip package using it}
도 1은 종래 기술에 따른 리드 노출형 반도체 칩 패키지의 단면도,
도 2는 본 발명에 따른 리드 노출형 반도체 칩 패키지의 단면도,
도 3a는 본 발명에 따른 테이프형 리드 프레임 스트립의 평면도,
도 3b는 본 발명에 따른 테이프형 리드 프레임 스트립의 저면도,
도 4a내지 4d는 본 발명에 따른 리드 노출형 반도체 칩 패키지의 공정도이다.
* 도면의 주요 부분에 대한 설명 *
1, 101: 반도체 칩 2, 102: 본딩 패드
3, 103: 와이어 4: 리드
5, 105: 패키지 몸체 7: 다이 패드
9: 은 에폭시
11, 111: 리드 노출형 반도체 칩 패키지
121, 221a, 221b: 테이프형 리드 프레임 스트립
123a, 223a: 반도체 칩 실장 영역
123b, 223b: 패턴 리드 형성 영역
140, 240: 테이프 143, 243a, 243b: 절단 표시 기호
144, 244: 패턴 리드 141, 241: 절단 선
145, 245: 안내공 146, 246: 접착층
147, 247: 지지 수단 149: 위치 안내홈
150: 금형 150a: 상부 금형
150b: 하부 금형 151: 정렬 핀
본 발명은 반도체 칩 패키지에 대한 것으로서, 더욱 상세하게는 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형 반도체 칩 패키지 및 제조 방법에 관한 것이다.
도 1은 종래 기술에 따른 리드 노출형 반도체 칩 패키지의 단면도로서, 이를 참조하여 종래 기술에 따른 리드 노출형 반도체 칩 패키지를 설명하겠다.
도 1의 리드 노출형 반도체 칩 패키지(11)는, 은 에폭시(9)에 의해 다이 패드(7)에 실장된 복수개의 본딩 패드(2)가 구비된 반도체 칩(1)과, 본딩 패드(2)와 대응되는 리드(4)를 전기적으로 연결하는 와이어(3)를 갖는다. 또한 반도체 칩(1), 복수개의 와이어(3), 다이 패드(7) 및 리드(4)는 다이 패드의 하부와 리드의 하부를 제외하고 에폭시 성형 수지(epoxy molding compound; EMC)와 같은 열경화성 수 지 봉지재로 형성되는 패키지 몸체(5)에 의해 봉지되고, 다이 패드와 리드의 하부는 노출된다.
리드 노출형 반도체 칩 패키지(11)는 공정 원가 절감을 위하여, 복수개의 반도체 칩(1)을 실장하고, 일련의 공정을 거쳐 한꺼번에 그룹 봉지 하여 그룹 경화(curing)시킨 후, 패키지 몸체(5)를 형성하는 과정을 거친다. 그러나 그룹 봉지와 그룹 경화 공정 시, 그룹 봉지된 리드 노출형 반도체 칩 패키지에는 국부적인 수축률 차이가 발생되고 이로 인해 휨(warpage)이 발생되는데, 이와 같은 휨 발생은 단위 리드 노출형 반도체 칩 패키지로 분리시키기 위한 싱글레이션(singulation) 공정 등에서 패키지 파손이나 봉지 부의 성형 두께가 일정하지 않는 등의 불량을 발생시킨다. 특히 그룹 봉지 시, 봉지 수지가 리드(4)의 하부에 도포되는 불량을 일으킬 수 있으므로 그 생산성에 한계를 준다.
리드(4)는 반도체 칩(1) 동작 시 발생되는 열의 발산과 전기적 연결 수단의 역할을 하는데, 그 예로 우수한 전기 전도도와 열 전도율을 가지며 비용이 경제적인 구리가 대표적이다. 그러나 구리는 연질의 특성을 지니고 있어서, 그룹 봉지 후 리드 노출형 반도체 칩 패키지를 개별로 분리하는 절단(sawing) 공정에서 버(burr)를 발생시키며, 그 두께가 두꺼울수록 버는 증가된다. 더욱이 리드(4)는 리드 가공 장비와 리드 노출형 반도체 칩 패키지 조립 공정 장비 및 수작업(handling)등에 있어 두께 감소의 한계를 갖고 있기 때문에 리드 노출형 반도체 칩 패키지의 박형화를 어렵게 한다.
또한 다이 패드(7)와 반도체 칩(1)의 실장을 위해 은 에폭시(9)를 사용하는 데, 은 에폭시(9)는 리플로우(reflow) 공정과 같이 고열이 가해지는 공정을 거칠 때, 리드 노출형 반도체 칩 패키지(11)의 신뢰도를 저하시킬 수 있는데, 이는 은 에폭시(9)의 강한 흡습성에 의해 발생되는 것으로서, 고열이 가해지는 공정에서 흡습되어 있던 수분이 증발되면서 기공(void)이 형성되고, 이에 의해 균열이 발생되기 때문이다.
따라서, 본 발명의 목적은 리드의 두께를 감소시킴으로써, 리드 노출형 반도체 칩 패키지의 박형화를 도모하고, 리드로 사용되는 연질의 재료의 절단 공정 시 발생하는 버를 감소시키는데 있다.
본 발명의 다른 목적은 다이 패드와 반도체 칩 실장 시 사용되는 은 에폭시에 의한 신뢰도 저하를 방지하는데 있다.
본 발명의 또 다른 목적은 그룹 봉지 과정과 그룹 경화 과정 시 발생되는 리드 노출형 반도체 칩 패키지의 휨을 감소시키고, 리드 노출형 반도체 칩의 봉지 수지 도포에 의한 불량을 방지하는데 있다.
상기 목적을 달성하기 위하여, 본 발명은 테이프에 패턴 리드를 형성시킨 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형 반도체 칩 패키지 및 제조 방법을 제공한다. 본 발명에 따른 리드 노출형 반도체 칩 패키지는 패턴 리드의 하부와 반도체 칩의 하부가 노출되어 패키지 몸체가 형성된 형태이다.
본 발명에 따른 리드 노출형 반도체 칩 패키지는, 본딩 패드가 구비된 반도 체 칩과; 와이어에 의해 본딩 패드와 연결되는 패턴 리드와; 반도체 칩과 와이어 및 패턴 리드를 봉지하되, 반도체 칩의 하부와 패턴 리드의 하부를 외부로 노출시켜 형성된 패키지 몸체;를 갖는 것을 특징으로 한다.
여기서, 반도체 칩은 에지 본딩 패드형(edge bonding pad type)이거나 센터 본딩 패드형(center bonding pad type)의 두 가지 형태가 모두 가능하며, 용이한 와이어 본딩 공정과 봉지 공정등을 위해 에지 본딩 패드형인 것이 더욱 바람직하다.
그리고 본 발명에 따른 테이프형 리드 프레임 스트립은, 일면에 복수의 반도체 칩 실장 영역과 각 반도체 칩 실장 영역의 주변 부에 패턴 리드 형성 영역을 갖는 테이프와; 반도체 칩 실장 영역과 패턴 리드 형성 영역에 형성된 접착층; 및 반도체 칩 실장 영역의 접착층에 부착된 복수의 패턴 리드;를 포함하는 것을 특징으로 한다.
더불어, 반도체 칩 실장 영역은 격자 배열을 이루며, 반도체 칩 실장 영역 사이와 가장자리에 패턴 리드들이 형성되어 있고, 패턴 리드들 중에서 동일한 행 또는 열에 위치한 패턴 리드들을 가로지르는 절단 선이 패턴 리드와 동일한 재질로 형성되어 있다. 테이프에는 단위 리드 노출형 반도체 칩 패키지로 절단하기 위한 절단 표시 기호가 형성되어 있고, 봉지 공정시 정확한 위치 조절을 위해 테이프를 관통하는 안내공이 형성되어 있다. 또한 테이프의 패턴 리드 부착면의 배면에 테이프의 형태를 유지시키는 지지 수단이 부착되는 것이 바람직하다.
또한, 본 발명에 따른 리드 노출형 반도체 칩 패키지 제조 방법은, (a) 일면 에 복수의 반도체 칩 실장 영역과 각 반도체 칩 실장 영역의 주변부에 패턴 리드 형성 영역을 갖는 테이프를 준비하는 단계; (b) 반도체 칩 실장 영역과 패턴 리드 형성 영역에 접착 수단을 부착하여 접착층을 형성시키는 단계; (c) 본딩 패드들이 형성된 복수개의 반도체 칩들을 각각의 실장 영역에 부착시키고 패턴 리드들을 패턴 리드 형성 영역에 형성시키는 단계; (d) 본딩 패드와 그에 대응하는 패턴 리드들을 와이어를 이용한 와이어 본딩에 의해 전기적으로 연결시키는 단계; (e) 반도체 칩들과 패턴 리드들 및 와이어를 열경화성 수지 봉지재로 그룹 봉지시켜 패키지 몸체를 형성시키는 단계; (f) 단위 리드 노출형 반도체 칩 패키지 외곽선을 따라 패키지 몸체의 상부로부터 테이프의 상부까지 절단하는 단계; (g) 열경화성 수지 봉지재를 경화시키는 단계; (h) 테이프를 제거하여 단위 리드 노출형 반도체 칩 패키지로 분리시키는 단계;를 포함하는 것을 특징으로 한다.
(c)단계에서 패턴 리드는 접착층이 형성된 테이프에 금속층을 형성하여 식각시키는 단계에 의해 형성되도록 하고, (e)단계는 절단 공정시 패키지 몸체의 파손을 줄이기 위해 열경화성 봉지 수지 봉지재가 90~95% 경화되도록 하며, (e)단계는 테이프를 지지하기 위한 지지 수단을 부착시키는 단계를 더 포함하도록 하는 것이 더욱 바람직하다.
이하 첨부 도면을 참조하여 본 발명에 따른 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형 반도체 칩 패키지 및 제조 방법을 보다 상세하게 설명한다.
도 2는 본 발명에 따른 리드 노출형 반도체 칩 패키지의 단면도이다.
도 2를 참조하여, 리드 노출형 반도체 칩 패키지(111)를 설명하면, 리드 노출형 반도체 칩 패키지(111)는 반도체 칩(101)의 가장자리에 본딩 패드(102)가 형성된 반도체 칩(101)과, 본딩 패드(102)와 대응되는 패턴 리드(144)를 연결하는 와이어(103)를 갖는다. 또한 반도체 칩(101), 복수개의 와이어(103), 패턴 리드(144)는 에폭시 성형 수지와 같은 봉지 수지로 봉지되고, 반도체 칩 하부와 패턴 리드 하부가 외부로 노출된 패키지 몸체(105)가 형성되어 외부 환경으로부터 보호된다.
본 발명에 따른 리드 노출형 반도체 칩 패키지(111)를 도 1의 종래 기술의 리드 노출형 반도체 칩 패키지(11)와 달리 다이 패드(7)가 없으므로 반도체 칩(101)의 하단이 외부로 노출된다. 따라서 반도체 칩(101) 하단 부위의 노출로 인해, 반도체 칩 동작 시 발생되는 열의 발산을 용이하게 할 수 있고, 도 1의 다이 패드(7)와 반도체 칩(1)의 실장 시 사용되는 은 에폭시(9)를 사용하지 않으므로 은 에폭시에 의한 신뢰도 저하를 방지할 수 있다.
상기와 같은 리드 노출형 반도체 칩 패키지(111)는 테이프형 리드 프레임 스트립을 이용하여 제조되는데, 도 3a와 도 3b를 참조하여 테이프형 리드 프레임 스트립을 설명하면 다음과 같다.
도 3a와 도 3b는 본 발명에 따른 테이프형 리드 프레임 스트립의 평면도와 저면도이다.
도 3a와 같이 테이프(240) 일면에는 복수의 반도체 칩 실장 영역(223b)과 그 주변 부에 패턴 리드 영역(223a)이 형성되어 있다. 테이프(240)는 리드 노출형 반도체 칩 패키지 공정 시의 고열에 견딜 수 있는 내열성 재질인 폴리이미드나 에폭 시 등으로 이루어진다.
반도체 칩 실장 영역(223b)은 격자 배열을 이루고 있다. 각각의 반도체 칩 실장 영역(223b) 사이와 가장자리에 복수개의 패턴 리드 영역(223a)이 있다.
패턴 리드(244)는 패턴 리드 형성 영역(223a)에 형성되고, 반도체 칩 실장 영역 주변에 배열되어 있다. 동일한 행 또는 열에 위치한 복수개의 패턴 리드(244)에 수직으로 그 중간을 가로지르는 절단선(241)이 형성되어 있다. 절단선(241)은 각각의 패턴 리드를 정돈하는 역할과 단위 패턴 리드 프레임으로 절단할 때 절단 영역을 지시하는 선의 기능을 하며, 임의로 형성되지 않을 수 있다. 이와 같이 단위 리드 프레임은 각각 빈(dummy) 영역이 없이 그룹으로 배열되어 있으므로, 단위 면적당 생산성 증가를 가능하게 한다. 또한 종래 기술의 리드 노출형 반도체 칩 패키지에 비해 봉지 공정을 위한 금형 제작이 용이하다는 잇점이 있다.
위와 같은 반도체 칩 실장 영역(223b)과 패턴 리드 영역(223a) 및 패턴 리드 영역 주위에는 접착층(246)이 형성되어 있다. 접착층은 반도체 칩(201)과 패턴 리드(244)를 테이프(240)에 부착 및 고정하는 역할을 한다. 따라서 리드 노출형 반도체 칩 패키지의 봉지 공정시, 접착층(246)과 테이프(240)는 봉지 수지가 패턴 리드(244)의 하부로 침투하는 것을 방지하므로, 패턴 리드의 하부가 봉지 수지에 의해 도포되는 불량을 방지 할 수 있다.
테이프(240)의 외곽에는 절단 표시 기호(243a, 243b)가 형성되어 있다. 절단 표시 기호(243a, 243b)는 절단 공정 시 절단의 기준이 되는 부위를 표시하는 기능을 하고, 테이프형 리드 프레임 스트립의 일면(221a)과 배면(221b)을 관통하는 홈 을 내거나, 잉크로 표시하거나 또는 패턴 리드의 재질등으로 형성하여 나타낼 수 있다.
또한 봉지 공정시 정확한 위치 조절을 위해, 테이프형 리드 프레임 스트립의 일면(221a)과 배면(221b)을 관통하는 안내공(245)이 테이프(240)에 형성된다.
한편 봉지 공정 시 테이프의 지지와 형태를 고정하기 위해 지지 수단(247)이 부착된다.
도 4a내지 4d는 본 발명에 따른 리드 노출형 반도체 칩 패키지의 공정도로서, 이를 참조하여 리드 노출형 반도체 칩 패키지의 제조 방법을 설명하면 다음과 같다.
먼저 도 4a와 같이 일면에 복수의 반도체 칩 실장 영역(도 3a의 223a)과 각 반도체 칩 실장 영역의 주변부에 패턴 리드 형성 영역(도 3a의 223b)을 갖는 테이프(140)를 준비한다.
이 단계에 이어, 테이프에 형성된 반도체 칩 실장 영역(도 3a의 223a)과 패턴 리드 형성 영역(도 3a의 223b) 및 패턴 리드 형성 영역 주위에 접착층(146)을 형성시키는 단계를 거친다.
이 단계에 이어, 본딩 패드(102)들이 형성된 복수개의 반도체 칩(101)들을 각각의 반도체 칩 실장 영역(123a)에 부착시키고 패턴 리드(144)들을 패턴 리드 형성 영역(123b)에 형성시킨다. 이때 패턴 리드(144)는 테이프(140)의 접착층(146)에 구리 등의 금속층을 형성하여 일률적인 식각 공정을 통해 형성되거나, 개별적으로 형성된 후 부착될 수 있다. 따라서 얇은 두께와 좁은 폭의 패턴 리드(144)의 형성 이 가능하므로, 구리와 같이 연질의 재질로 이루어진 패턴 리드 형성 시 종래 기술의 리드 노출형 반도체 칩 패키지보다 버의 발생 감소와 패키지의 박형화가 달성될 수 있다.
이 단계에 이어, 본딩 패드(102)와 그에 대응하는 패턴 리드(144)들을 와이어(103)를 이용하여 전기적으로 연결시키는 와이어 본딩 단계를 거친다.
도 4b와 도 4c를 참조하여 다음 단계인 그룹 봉지 공정 단계를 설명한다.
와이어 본딩 단계를 거친 반공정 상태의 리드 노출형 반도체 칩 패키지에 지지 수단(147)을 부착하는 단계를 거친다. 이때 테이프형 리드 프레임 스트립(121)에 형성된 안내공(145)과 지지 수단(147)에 형성된 위치 안내홈(149)을 일치시켜 정확한 위치에 패키지 몸체(105)가 형성되도록 한다. 지지 수단(147)은 테이프(140)를 지지하여 테이프의 형태를 유지시키는 역할을 한다.
이 단계에 이어, 상부 금형(150a)과 하부 금형(150b)으로 이루어진 금형(150)에 위 단계를 거친 반공정 상태의 리드 노출형 반도체 칩 패키지를 위치시키는데, 위치 안내홈(149)에 하부 금형에 형성된 정렬 핀(151)을 삽입하여 정확한 위치를 고정시킨다.
이 단계에 이어, 금형(150)에 용융된 상태의 열경화성 수지 봉지재를 주입한 후 열 경화성 봉지 수지 봉지재를 90~95% 경화시키는 단계를 거친다. 이는 다음 단계인 절단 공정이 용이하게 하기 위한 단계로서 그룹 봉지 공정시의 온도 및 시간을 조절하거나 그룹 봉지 직후 충분한 냉각 시간을 둠으로써 가능하다.
이 단계에 이어, 금형(150)과 지지 수단(147)을 제거하는 단계를 거친다.
이 단계에 이어, 도 4d와 같이 절단 공정을 거쳐 단위 리드 노출형 반도체 칩 패키지로 나누는 싱글레이션 단계를 거친다. 단위 리드 노출형 반도체 칩 패키지 외곽선을 따라 패키지 몸체(105)의 상부로부터 테이프(140)의 상부까지 절단하는 단계를 거치고, 절단 시에는 절단 선(141)이나 절단 표시 기호(143)를 기준으로 절단 공정을 진행한다. 절단 공정을 경화 공정 후 실시하는 경우, 반 공정 상태의 리드 노출형 반도체 칩 패키지를 뒤집어 테이프를 통해 보이는 절단 선(141)이나, 테이프(140)의 배면에 형성된 절단 표시 기호(143)를 따라 절단한다. 이때 사용되는 테이프는 절단 표시 선이 보일 수 있는 투명하거나, 반투명한 재질로 이루어져야 한다.
절단 후에는 테이프(140)와 접착층(146)에 의해 단위 리드 노출형 반도체 칩 패키지가 고정되어 흩어지지 않으므로, 별도의 재배열 공정이 필요하지 않다. 또한 패키지 몸체(105)는 절단할 수 있는 상태(경화도 90~95%)이므로 경화 공정 이전에 패키지 몸체의 손상 없이 절단이 가능하고, 경화 공정 이후보다 휨 정도가 적은 상태에서 절단 공정이 진행되므로 불량이 감소될 수 있다. 이 단계에 이어, 단위 리드 노출형 반도체 칩 패키지로 절단된 상태의 열경화성 수지 봉지재를 그룹 경화시키는 단계를 거친다.
이 단계에 이어, 테이프(140)를 제거하여 단위 리드 노출형 반도체 칩 패키지로 분리시키는 단계를 거친다. 테이프 분리 단계는 반도체 칩 절단 공정과 같이 열을 가해 접착층을 용융시킴으로써 테이프를 제거하는 방법 등이 있다.
이와 같은 단계를 거치면 도 2와 같은 리드 노출형 반도체 칩 패키지(111)를 구현 할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명의 구조를 따르면 패턴 리드의 두께를 감소시킴으로써, 리드 노출형 반도체 칩 패키지의 박형화가 가능하며, 얇은 두께와 좁은 폭의 패턴이 가능하므로, 구리와 같이 연질의 재질로 이루어진 패턴 형성 시, 종래 기술의 리드 노출형 반도체 칩 패키지보다 버의 발생이 감소될 수 있다.
그리고 다이 패드와 반도체 칩의 실장 시 사용되는 은 에폭시를 사용하지 않음으로써 은 에폭시에 의한 신뢰도 저하를 방지할 수 있으며, 반도체 칩 하단 부위가 노출되므로 반도체 칩 동작 시 발생되는 열 발산을 용이하게 할 수 있다.
또한 테이프 상부 면에 위치하는 접착층에 의해 단위 리드 노출형 반도체 칩 패키지가 고정되어 있으므로, 그룹 봉지 시 별도의 지지 수단이 없이도 다량의 단위 리드 노출형 반도체 칩 패키지를 봉지 할 수 있으므로 생산성 증대가 가능하며, 경화 공정 이전에 절단 공정을 먼저 실시하여 리드 노출형 반도체 칩 패키지의 휨을 감소시킬 수 있다.

Claims (13)

  1. 본딩 패드가 구비된 반도체 칩과;
    와이어에 의해 상기 본딩 패드와 연결되는 패턴 리드와;
    상기 반도체 칩과 와이어 및 패턴 리드를 봉지하되, 상기 반도체 칩의 하부와 상기 패턴 리드의 하부를 외부로 노출시켜 형성된 패키지 몸체;
    를 갖는 것을 특징으로 하는 리드 노출형 반도체 칩 패키지.
  2. 제 1항에 있어서, 상기 본딩 패드는 에지 본딩 패드인 것을 특징으로 하는 리드 노출형 반도체 칩 패키지.
  3. 일면에 복수의 반도체 칩 실장 영역과 각 반도체 칩 실장 영역의 주변부에 패턴 리드 형성 영역을 갖는 테이프와;
    상기 반도체 칩 실장 영역과 패턴 리드 형성 영역에 형성된 접착층; 및
    상기 반도체 칩 실장 영역의 접착층에 부착된 복수의 패턴 리드;
    를 포함하는 것을 특징으로 하는 테이프형 리드 프레임 스트립.
  4. 제 3항에 있어서, 상기 반도체 칩 실장 영역은 격자 배열을 이루며, 반도체 칩 실장 영역 사이와 가장자리에 패턴 리드들이 형성되어 있는 것을 특징으로 하는 테이프형 리드 프레임 스트립.
  5. 제 3항 또는 제 4항에 있어서, 상기 패턴 리드들 중에서 동일한 행 또는 열에 위치한 패턴 리드들을 가로지르는 절단 선이 상기 패턴 리드와 동일한 재질로 형성되어 있는 것을 특징으로 하는 테이프형 리드 프레임 스트립.
  6. 제 3항에 있어서, 상기 테이프는 단위 리드 노출형 반도체 칩 패키지로 절단하기 위한 절단 표시 기호가 형성되어 있는 것을 특징으로 하는 테이프형 리드 프레임 스트립.
  7. 제 3항에 있어서, 상기 테이프는 그 테이프를 관통하는 안내공을 갖는 것을 특징으로 하는 테이프형 리드 프레임 스트립.
  8. 제 3항에 있어서, 상기 테이프의 패턴 리드 부착 면의 배면에 테이프의 형태를 유지시키는 지지 수단이 부착되는 것을 특징으로 하는 테이프형 리드 프레임 스트립.
  9. 제 3항 또는 제 8항에 있어서, 상기 지지 수단은 위치 안내홈이 형성된 것을 특징으로 하는 테이프형 리드 프레임 스트립.
  10. (a) 일면에 복수의 반도체 칩 실장 영역과 각 반도체 칩 실장 영역의 주변부 에 패턴 리드 형성 영역을 갖는 테이프를 준비하는 단계;
    (b) 상기 반도체 칩 실장 영역과 상기 패턴 리드 형성 영역에 접착 수단을 부착하여 접착층을 형성시키는 단계;
    (c) 본딩 패드들이 형성된 복수개의 반도체 칩들을 각각의 실장 영역에 부착시키고 패턴 리드들을 패턴 리드 형성 영역에 형성시키는 단계;
    (d) 본딩 패드와 그에 대응하는 패턴 리드들을 와이어를 이용한 와이어 본딩에 의해 전기적으로 연결시키는 단계;
    (e) 반도체 칩들과 패턴 리드들 및 와이어를 열경화성 수지 봉지재로 그룹 봉지시켜 패키지 몸체를 형성시키는 단계;
    (f) 단위 리드 노출형 반도체 칩 패키지 외곽선을 따라 패키지 몸체의 상부로부터 테이프의 상부까지 절단하는 단계;
    (g) 열경화성 수지 봉지재를 경화시키는 단계; 및
    (h) 테이프를 제거하여 단위 리드 노출형 반도체 칩 패키지로 분리시키는 단계;
    를 포함하는 것을 특징으로 하는 리드 노출형 반도체 칩 패키지 제조 방법.
  11. 제 10항에 있어서, 상기 (c)단계에서 패턴 리드는 접착층이 형성된 테이프를 도금한 후 식각하여 형성시키는 것을 특징으로 하는 리드 노출형 반도체 칩 패키지의 제조 방법.
  12. 제 10항에 있어서, 상기 (e)단계는 열경화성 봉지 수지 봉지재를 90~95% 경화시키는 단계를 포함하는 것을 특징으로 하는 리드 노출형 반도체 칩 패키지 제조 방법.
  13. 제 10항에 있어서, 상기 (e)단계는 테이프를 지지하기 위한 지지 수단을 부착시키는 단계를 포함하는 것을 특징으로 하는 리드 노출형 반도체 칩 패키지 제조 방법.
KR1020000073680A 2000-12-06 2000-12-06 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법 KR100648509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000073680A KR100648509B1 (ko) 2000-12-06 2000-12-06 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000073680A KR100648509B1 (ko) 2000-12-06 2000-12-06 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20020044679A KR20020044679A (ko) 2002-06-19
KR100648509B1 true KR100648509B1 (ko) 2006-11-24

Family

ID=27679864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000073680A KR100648509B1 (ko) 2000-12-06 2000-12-06 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법

Country Status (1)

Country Link
KR (1) KR100648509B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249552B2 (en) 2017-02-22 2019-04-02 Jmj Korea Co., Ltd. Semiconductor package having double-sided heat dissipation structure

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019122382B3 (de) * 2019-08-20 2020-09-10 Infineon Technologies Ag Leistungshalbleitergehäuse und verfahren zum herstellen eines leistungshalbleitergehäuses

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012324A (ko) * 1996-07-15 1998-04-30 김광호 칩 스케일 패키지의 제조 방법
KR200153438Y1 (ko) * 1995-12-29 1999-08-02 김영환 탭테이프를 이용한 칩스케일 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200153438Y1 (ko) * 1995-12-29 1999-08-02 김영환 탭테이프를 이용한 칩스케일 패키지
KR980012324A (ko) * 1996-07-15 1998-04-30 김광호 칩 스케일 패키지의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249552B2 (en) 2017-02-22 2019-04-02 Jmj Korea Co., Ltd. Semiconductor package having double-sided heat dissipation structure
DE112018000108T5 (de) 2017-02-22 2019-05-29 Jmj Korea Co., Ltd. Halbleiterverpackung mit einer doppelseitigen Wärmeableitungsstruktur

Also Published As

Publication number Publication date
KR20020044679A (ko) 2002-06-19

Similar Documents

Publication Publication Date Title
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US6489218B1 (en) Singulation method used in leadless packaging process
US7339259B2 (en) Semiconductor device
US6229200B1 (en) Saw-singulated leadless plastic chip carrier
JP4159431B2 (ja) 半導体装置の製造方法
KR100275660B1 (ko) 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템
US6902955B2 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
US6773961B1 (en) Singulation method used in leadless packaging process
US5834831A (en) Semiconductor device with improved heat dissipation efficiency
US7378736B2 (en) Ball grid array structures having tape-based circuitry
JP5232394B2 (ja) 半導体装置の製造方法
JP3686287B2 (ja) 半導体装置の製造方法
US20090039506A1 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JP3660854B2 (ja) 半導体装置の製造方法
KR100648509B1 (ko) 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법
US8859333B2 (en) Integrated circuit package and a method for dissipating heat in an integrated circuit package
JP2006344827A (ja) 半導体装置の製造方法
JP4994148B2 (ja) 半導体装置の製造方法
JP2005277434A (ja) 半導体装置
US20230170283A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
JP4477976B2 (ja) 半導体装置の製造方法
KR100418512B1 (ko) 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법
KR200159861Y1 (ko) 반도체 패키지
JPH11297921A (ja) 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法
KR20010004611A (ko) 칩 사이즈 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee