KR100828490B1 - 리드프레임 제조방법 - Google Patents

리드프레임 제조방법 Download PDF

Info

Publication number
KR100828490B1
KR100828490B1 KR1020070042609A KR20070042609A KR100828490B1 KR 100828490 B1 KR100828490 B1 KR 100828490B1 KR 1020070042609 A KR1020070042609 A KR 1020070042609A KR 20070042609 A KR20070042609 A KR 20070042609A KR 100828490 B1 KR100828490 B1 KR 100828490B1
Authority
KR
South Korea
Prior art keywords
plating
master
layer
pattern
lead frame
Prior art date
Application number
KR1020070042609A
Other languages
English (en)
Inventor
김정식
김일산
Original Assignee
김정식
김일산
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김정식, 김일산 filed Critical 김정식
Priority to KR1020070042609A priority Critical patent/KR100828490B1/ko
Application granted granted Critical
Publication of KR100828490B1 publication Critical patent/KR100828490B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드프레임 (LeadFrame)의 제조 방법의 관한 것으로 상세하게는 리드프레임 제조시에 소요되는 금속판 소재를 계속 반복 사용하는 기술로서 제조원가를 감소시키고, 또 식각(Etching)도 수 ㎛ 두께만 식각함으로 시간과 재료비가 절약되며 또한 오염도 최소화 시키는 리드프레임 제조방법에 관한 것이다.
제1항 리드프레임 제조방법은 금속기판에 감광제 도포, 촬영, 현상하여 패턴을 형성한 후 노출된 전도성 부위에 필요한 만큼 전주도금(Electro Forming)을 하여 두께를 가짐으로서 단차를 만드는 1단계;
단차를 가진 금속기판에 전체 표면을 Au도금을 하는 2단계;
상기 단차를 가진 Au표면으로 도금된 금속판을 마스터(Master)라 칭함.
Master위에 수 ㎛ 두께 Cu도금층을 만드는 과정에서 Master상에 밀착이 좋은 Cu도금층을 가지는 방법과 Master상에 산화피막을 생성시킨 후 Cu층 도금밀착을 억제시키는 3단계;
상기Cu층에 감광제 도포후 촬영,현상에 의해서 패턴을 형성하는 4단계;
상기 패턴상에 노출된 전도성 부위에 순서대로 Au도금, Ni도금,Cu도금,Ni도금,Au도금을 하는 5단계;
상기 순서대로 전주도금 된 부분을 핀(Pin)이라고 칭함.
핀 부분만 남기고 감광제 패턴을 제거시키는 6단계;
로 구성된 리드프레임 제조방법.
제2항은 제 1항에 있어서, 상기 핀 부분만 Metal Mask로 덮어씌우고 남은 부위는 이형제를 도포하는 리드프레임 제조방법.
제3항은 제1항에 있어서 Master를 중크롬산소다가 희석된 용액에 수 분간 침지시킴으로 표면에 산화피막이 생성되어 도금 밀착을 현저히 줄여서 수㎛ Cu층을 구현하는 리드프레임 제조방법.
제4항은 제1항에 있어서 핀 부위와 전체를 수백㎛ 두께의 수지로 성형시키는 리드프레임 제조방법.
제5항은 제1항에 있어서 Master의 표면 Cu층을 식각해서 수지층으로 분리시키는 리드 프레임 제조방법.
감광층, 도금층Cu, 수지층, 전주도금층(핀)

Description

리드프레임 제조방법 {Method Of Manufactuning Leadframe}
도면1은 본 발명의 일 실시예에 따른 리드프레임의 제조방법을 도시한 공정도.
도면2 내지 도면11은 본 발명의 리드프레임의 제조방법을 단계적으로 도시한 단면도.
도면11은 본 발명의 리드프레임의 도금층에 대한 구체적인 실시 형태를 예시한 단면도이다.
[도면의 주요 부분에 대한 부호의 간단한 설명]
10: 완제품 11: Master판(11a: Au도금층)
12: Cu층 13: 감광층(13a:감광층이 형성된 부분/ 13b:감광층이 없는 부분)
14: 수지층 15: 이형제
16: 산화피막층 20: 핀(Pin)
21: Au 22: Ni
23: Cu 24: Ni
25: Au
본 발명은 리드프레임의 제조방법에 관한 것으로 보다 상세하게는 리드프레임 제조시에 소요되는 재료를 계속 반복해서 사용함으로서 시간과 원자재를 절약할 수 있고, 또한 식각으로 처리되는 양이 기존의 백분의 일도 안 되는 수 ㎛의 두께만 식각 함으로 공해에 대한 우려 및 비용이 현저히 절감되는 리드프레임의 제조 방법에 관한 것이다.
리드프레임은 반도체 침을 탑재하여 회로를 연결하며, 열을 방출함과 지지기능을 가지는 소켓의 일종이며, 이러한 리드프레인은 (Cu)구리, 또는 구리합금 등과 같이 금속기판상에 다양한 도금층이 형성된 타입과 연성타입(Flexible Leadfrem)등으로 구분되며 최근에는 금속기판의 가격 상승으로 연성타입이 주로 이용되고 있다. 하지만 이러한 종래 연질 리드프레임은 그 공정자체가 식각으로 만들어진 제품이라 소재의 낭비와 식각양이 많이 발생하여 오염에 대한 비용이 많이 드는 단점이 있었다.
본 발명은 상기와 같은 점을 감안해서 안출한 것으로 리드프레임 제조시 식각공정에 소용되는 소재를 절감함으로써 시간과 제조원가를 절약 할 수 있고, 또한 식각되는 양이 무척 작아짐으로 식각시간과 더불어 공해도 해결되는 리드프레임 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 리드프레임 제조방법은 금속기 판에 필요한 부위만 금속을 성장시키고 단차를 가지는 제1단계;
상기 단차를 가진 금속판 전체 표면을 Au도금을 하여 식각용액으로부터 침식되지 않는 보호층을 갖는 제2단계;
상기 Au도금된 금속기판(마스터)에 식각 되어지는 수 ㎛ 두께의 Cu층을 (12)을 형성하는 제 3단계;
상기 Cu도금(12)된 상부에 감광제도포(13), 촬영,현상에 의해서 패턴을 형성하는 제 4단계:
상기 Master상에 Cu층(12)이 있고 그 위에 패턴을 형성하고 노출된 전도성 부위에 순서대로 Au도금(21), Ni도금(22),Cu도금(23),Ni도금(24),Au도금(25)을 이상과 같이 5차례로 전주도금부분(핀)을 제 5단계;
상기 핀(20)부위만 남고 패턴을 제거시키는 제 6단계:
상기 핀(20)부분을 덮어 씌우고 나머지 면적에 Metal Mask를 통해서 이형제를 도포하는 제 7단계:
상기 핀(20)부분과 이형제가 도포된 전체면적에 수지를 도포해서 성형시키는 제 8단계;
상기 수지가 성형된 부분과 Master사이에 존재하는 Cu(12)를 식각하여 분리시키는 제 9단계:
상기 핀(20)부분의 도금층은 서로 인접하는 상기 감광층 패턴보다 높게 성장 시켜서 꼭지면이 서로 가까워 지도록 한 것을 특징으로 한다.
도면1내지 도면 11은 본 발명의 일 실시예에 따른 리드프레임 제조 방법을 제시한다.
도시 된 바와 같이 본 발명의 리드프레임 제조방법은 금속기판에 단차를 만들고 Au도금을 하는 단계(S1)
Master상에 Cu층을 형성하는단계(S2)
감광층에 의한 패턴 형성단계(S3)
패턴에 의해서 노출된 부분에 전주도금을 하여 핀부분을 형성하는 단계(S4)
핀 부분만 놓고 패턴재거단계(S5)
핀 부분만 Metal Mask로 덮어 씌우고 나머지 부분을 이형제 도포하는 단계(S6)
핀 부와 이형제가 도포된 부분전체를 수지로 성형시키는 단계(S7)
수지로 성형된 수지층과 Master사이 Cu를 옛칭 분리시키는 단계(S8)
를 포함한다.
먼저, 도면2에 도시된 바와 같이 구리, 니켈, 스텐레스 등의 소재로 약 150㎛두께로 이루어진 금속기판(11)의 표면에 방법1인 밀착이 우수한 Cu층(12)을 도금하는 공정과 방법2는 중크롬산소다가 희석된 용액에 수분간 Master를 침지시켜서, 산화피막을 생성시킨 후 Cu도금(12)을 하는 상기 2가지 방법이다. 〔수지층과 (14) Master(11)가 잘 분리될 수 있는 기술이다.〕
산화피막(16)은 두께도 부피도 없는 상태인지라 단지 Cu(12)가 산화피막 위에 Cu도금이 됨으로 Master(11)와 Cu(12)는 전혀 밀착이 없는 상태가 유지된다.
이와 같이 밀착력이 없기 때문에 향후 수지성형을 했을 때 Master에서 수지층(14)으로 Cu드금층(12)이 접착되어지고 Master(11)는 다시 재사용 할 수 있다. 그리고 수지층(14)에 남은 Cu층(12)은 간단히 식각처리를 하여 상품화된다. 한편 산화피막(16)은 일반 물속에서도 생성되나 미미하며 일반적인 도금에서 밀착상태를 중대시키기 위해서 소재마다 달리 활성화 처리를 꼭 하는 이유가 산화피막(16)을 제거해야 밀착이 우수한 도금이 될 수 있다.
이상과 같이 산화피막을 만들어서 사용하는 방법을 기술했다.
도면3에 도신된 바와 같이 단차를 가지기 위해서 금속판(11)에 감광층(13)을 도포 후 촬영, 현상에 의해 패턴을 형성하고(13a) 노출부(13b)을 형성하여 산화피막을 생성시킨 후 (도면7)에 성장된 핀(20)부는 수지층(14)과 결합되여 Master(11)와 자연스럽게 분리된다.
상기(도면8)에서는 핀(20)부를 Metal Mask로 덮어씌우고 나머지 부분에는 이형제(15)를 약하게 도포하여 수지층(14)과 Au표면인 금속기판(11)이 자연스럽게 분리되면, 이때 식각용액에 침지시켜서 Cu층(12)을 녹여낸다.
이상과 같은 본 발명은 금속기판(11)을 산화피막층(16)을 통해 보다 용이하게 제거함으로서 식각공정에 소요되는 소재의 양을 감소시켜 그 소재비용을 절감할 수 있고 이에 의해 금속기판을 반복 상용함으로 제조비용을 대폭 가소 시킬 수 있는 장점이 있다.
상기와 같은 본 발명은 리드프레임 제조시의 식각공정에서 소요되는 각종 소재를 절감함으로서 그 제조원가를 감소시킬 수 있고 또한 식각이 되는 양을 훨씬 줄이고 시간과 오염을 최소화 할 수 있는 장점이 있다.

Claims (5)

  1. 리드프레임 제조방법은 금속기판 위에 감광제 도포, 촬영, 현상하여 패턴을 형성한 후 노출된 전도성 부위에 필요한 만큼 전주도금(Electro Forming)을 하여 두께를 가짐으로서 단차를 만드는 1단계;
    상기 단차를 가진 금속기판에 전체 표면을 Au 도금을 하는 2단계;
    (단차를 가진 Au표면으로 도금된 금속판을 Master라 칭함)
    Master위에 수 ㎛ 두께 Cu 도금층을 만드는 과정에서 Master상에 밀착이 좋은 Cu도금층을 가지는 방법과 Master상에 산화피막을 생성시킨 후 Cu층이 쉽게 분리되는 Cu도금층을 가지는 3단계;
    상기 Cu층에 감광제 도포후 촬영, 현상에 의해서 패턴을 형성하는 4단계;
    상기 패턴상에 노출된 전도성 부위에 순서대로 Au도금, Ni도금, Cu도금, Ni도금,Au도금을 하는 5단계;
    (상기 순서대로 전주도금 된 부분을 핀이라 칭함)
    핀(Pin) 부분만 남고 감광제 패턴을 제거시키는 6단계;
    Master 상에 성장된 핀(Pin)을 포함한 전체를 수지로 성형시키는 7단계;
    로 구성된 리드프레임 제조방법.
  2. 제 1항에 있어서,
    핀(Pin) 부분만 Metal Mask로 덮어씌우고 남은 부위는 이형제를 도포하는 리드프레임 제조방법.
  3. 제1항에 있어서,
    3단계 중에서 Master를 중크롬산소다가 희석된 용액에 수분간 침지시킴으로 표면에 산화피막이 생성되어 Cu도금 밀착을 현저히 줄여서 Master로부터 쉽게 분리되는 리드프레임 제조방법.
  4. 제1항에 있어서,
    Master상에서 상기 핀 부위와 전체를 수백㎛두께의 수지로 성형시킨 후, Master에서 분리시켜서 수지층에 접착된 수 ㎛두께의 Cu를 식각한 후, Master를 재사용하는 리드프레임 제조방법.
  5. 제1항에 있어서,
    상기 Master의 표면 Cu층과 수지층 사이를 침투 식각하여 수지층과 분리시키는 리드프레임 제조방법.
KR1020070042609A 2007-05-02 2007-05-02 리드프레임 제조방법 KR100828490B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070042609A KR100828490B1 (ko) 2007-05-02 2007-05-02 리드프레임 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070042609A KR100828490B1 (ko) 2007-05-02 2007-05-02 리드프레임 제조방법

Publications (1)

Publication Number Publication Date
KR100828490B1 true KR100828490B1 (ko) 2008-05-13

Family

ID=39650068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070042609A KR100828490B1 (ko) 2007-05-02 2007-05-02 리드프레임 제조방법

Country Status (1)

Country Link
KR (1) KR100828490B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102193223B1 (ko) * 2020-05-20 2020-12-18 (주) 태진테크 베루누이 구조를 갖는 공기정화용 필터를 포함한 마스크 제작 방법과 그 방법에 의하여 제작된 마스크

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269101B1 (ko) 1993-11-13 2000-10-16 윤종용 메탈마스크와그제조방법
KR20000062950A (ko) * 1999-03-19 2000-10-25 윌리엄 비. 켐플러 금으로 점도금된 반도체 소자용 리드프레임 및 그 제조 방법
KR20020073805A (ko) * 2001-03-16 2002-09-28 삼성테크윈 주식회사 은 또는 은 합금도금을 이용한 반도체 패키지용리드프레임 및 그 제조방법
JP2004214252A (ja) 2002-12-27 2004-07-29 Sumitomo Bakelite Co Ltd 片面回路基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269101B1 (ko) 1993-11-13 2000-10-16 윤종용 메탈마스크와그제조방법
KR20000062950A (ko) * 1999-03-19 2000-10-25 윌리엄 비. 켐플러 금으로 점도금된 반도체 소자용 리드프레임 및 그 제조 방법
KR20020073805A (ko) * 2001-03-16 2002-09-28 삼성테크윈 주식회사 은 또는 은 합금도금을 이용한 반도체 패키지용리드프레임 및 그 제조방법
JP2004214252A (ja) 2002-12-27 2004-07-29 Sumitomo Bakelite Co Ltd 片面回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102193223B1 (ko) * 2020-05-20 2020-12-18 (주) 태진테크 베루누이 구조를 갖는 공기정화용 필터를 포함한 마스크 제작 방법과 그 방법에 의하여 제작된 마스크

Similar Documents

Publication Publication Date Title
JP2002009196A (ja) 半導体装置の製造方法
JP2004214265A (ja) 半導体装置および半導体装置の製造方法
JP6493952B2 (ja) リードフレーム及びその製造方法
JP2005005721A (ja) 半導体パッケージ用配線基板、その製造方法及びそれを利用した半導体パッケージ
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JP2022120854A (ja) 半導体装置用基板および半導体装置
KR101628785B1 (ko) 리드 프레임 및 그 제조방법
JP2006093559A (ja) リードフレームおよびその製造方法
KR20150082406A (ko) 코일 소자, 코일 소자 집합체 및 코일 부품의 제조 방법
JP2011134961A (ja) 半導体装置、半導体素子搭載接続用配線基材、半導体装置搭載配線板及びそれらの製造法
KR100828490B1 (ko) 리드프레임 제조방법
JP5176111B2 (ja) 半導体装置搭載配線板の製造法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP5387374B2 (ja) リードフレームの製造方法
WO2008001487A1 (fr) corps microstructureL et son procédé de fabrication
JP2006339412A (ja) 半導体装置基板形成用基材、及びそれを用いた半導体装置基板の製造方法、及び半導体装置基板
JP5034913B2 (ja) 半導体装置製造用基板とその製造方法
TWI684250B (zh) 封裝基板及其製造方法以及半導體裝置
JP3934558B2 (ja) スタンパの製造方法
JP3993218B2 (ja) 半導体装置の製造方法
WO2013072964A1 (ja) 転写金型の製造方法及びその転写金型
JP5098452B2 (ja) 半導体装置の製造方法
TWI573505B (zh) Circuit board manufacturing method and structure thereof with extremely fine metal wiring
KR20120105989A (ko) 반도체 패키지 제조방법
JP2003174121A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110502

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee