KR20020073805A - 은 또는 은 합금도금을 이용한 반도체 패키지용리드프레임 및 그 제조방법 - Google Patents

은 또는 은 합금도금을 이용한 반도체 패키지용리드프레임 및 그 제조방법 Download PDF

Info

Publication number
KR20020073805A
KR20020073805A KR1020010013667A KR20010013667A KR20020073805A KR 20020073805 A KR20020073805 A KR 20020073805A KR 1020010013667 A KR1020010013667 A KR 1020010013667A KR 20010013667 A KR20010013667 A KR 20010013667A KR 20020073805 A KR20020073805 A KR 20020073805A
Authority
KR
South Korea
Prior art keywords
nickel
gold
silver
plating layer
alloy
Prior art date
Application number
KR1020010013667A
Other languages
English (en)
Other versions
KR100378489B1 (ko
Inventor
박세철
이상훈
신동일
장배순
강성일
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR20010013667A priority Critical patent/KR100378489B1/ko
Publication of KR20020073805A publication Critical patent/KR20020073805A/ko
Application granted granted Critical
Publication of KR100378489B1 publication Critical patent/KR100378489B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 금속 기판; 상기 금속기판의 적어도 일측면에 형성되며, 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층; 상기 니켈 도금층 상부에 형성되며, 금(Au) 또는 금(Au) 합금으로 된 금(Au) 도금층; 및 상기 금(Au) 도금층 상부에 형성되며, 은(Ag) 또는 은(Ag) 합금으로 된 은(Ag) 도금층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드프레임을 제공한다. 본 발명에 따르면, 고온의 열적 조건하에서도 내산화성 및 내부식성이 우수할 뿐만 아니라, 납땜성이 우수하여 보드 실장 신뢰성이 향상된다. 그리고 와이어 본딩성 및 몰드 접착력이 양호하여 반도체 패키지 신뢰성이 향상될 뿐 만아니라도금두께의 박막화를 통해 은 마이그레이션을 방지하고, 전체 도금층의 두께를 줄임으로써 제조비용 절감을 도모하면서도, 반도체 패키징의 경박 단소화, 다핀화에 대응가능하다.

Description

은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법{Ag or Ag-alloy plated Lead frame for semiconductor package and the method of manufacturing the same}
본 발명은 반도체 패키지용 리드프레임에 관한 것으로서, 보다 상세하기로는 리드프레임의 전면에 중간도금층으로 금(Au) 또는 금 합금을 도금하고 최외곽에 은(Ag) 도금을 함으로서 리드프레임의 몰드접착력, 와이어본딩성, 내부식성 및 납땜성을 좋게하고, 제품 성형시의 크랙 발생을 방지하고, 외곽도금층의 두께를 대폭 축소함으로 인해 종래기술의 문제점인 은 마이그레이션(migration)을 방지할 수 있을 뿐만 아니라,제품제조비용을 절감한 반도체 패키지용 리드프레임에 관한 것이다.
반도체용 리드프레임은 기본적으로 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 금속기판에 반도체 기억소자인 칩을 탑재하여 정적인 상태로 유지하여 주는 패드부와 와이어 본딩에 의해 반도체 칩과 연결되는 인너 리드부 및 외부 회로와의 연결을 위한 외부 리드부가 형성된 구조를 가지고 있다. 이와 같은 구조를 갖는 반도체 리드프레임은 통상 스탬핑 공정 또는 에칭 공정에 의하여 제조된다.
한편 상기 리드프레임을 사용한 반도체 조립공정은 상기의 구조로 형성된 리드프레임의 패드부에 반도체 칩을 고착(다이본딩)시키고, 고착된 칩과 리드프레임의 이너리드를 금(Au)선 와이어로 연결하는 와이어 본딩공정을 거친 후, 와이어 본딩된 칩과 리드프레임의 인너리드부를 에폭시등의 몰딩 컴파운드로 밀봉한 후, 몰딩부의 밖으로 드러난 리드프레임의 아우터리드부에 납등을 도금하는 납땜공정으로 이루어 진다.
이러한 반도체 조립공정에 따라, 리드프레임의 각 기능부의 기능성을 좋게하기 위해 리드프레임 금속기판에 도금을 행하게 되는데, 반도체 칩이 잘 부착되고, 와이어 본딩성이 좋도록 패드부와 인너리드부 단부에는 은(Ag) 등의 금속을 도금하며, 기판 실장시 리드의 피씨비(PCB) 보드와의 납땜성 향상을 위하여 리드프레임의 아웃터 리드부에는 솔더(solder)도금 즉, 주석-납(Sn-Pb) 도금을 실시하게 된다. 그런데 아웃터 리드부에 도금되는 솔더도금은 용융온도가 낮기 때문에 300도 이상의 고온공정이 요구되는 반도체 조립공정중에 솔더 도금이 용융될 수 가 있기 때문에, 보통은 몰딩 컴파운드 몰딩후 솔더공정이 이루어 지며, 이 솔더도금은 반도체 칩의 보호를 위해 습식을 행하는 것이 통상적이다. 한편 이와같은 번거로운 과정을 생략하기 위해 반도체 조립공정 전에 리드프레임의 표면에 상기의 은(Ag)이나 솔더(solder)도금을 대체할 수 있는 물성을 가진 금속을 리드프레임 전면에 미리 도금하는 선도금방법에 의한 리드프레임(Pre-Plated Frame)이 제안되었다. 이러한 선도금 금속으로는 통상적으로 팔라듐(Pd),은(Ag), 금(Au)도금등의 귀금속이 사용되어 왔다. 이중, 금과 은은 전도성과 연성이 우수하여 종래에 선호되던 금속인데, 금을 사용하는 경우에는 0.5 ∼ 2㎛, 은을 사용하는 경우에는 1 ∼ 5㎛ 정도의 두께로 도금하는 것이 바람직하다. 그러나, 최근들어 패키지가 소형화, 고집적화 (하이핀화) 되면서 마이그레이션 현상을 일으키는 금이나 은보다는 조직이 치밀하고 마이그레이션 현상이 없는 팔라듐이 최외각 도금층의 소재로서 주목받고 있다. 그런데, 이들 귀금속을 도금하는 경우에는 도금층의 평활성을 유지하고 귀금속의 사용량을 감소시키기 위하여 하지금속 및 외곽에 도금될 귀금속과의 도금 결착성이 이 좋은 금속으로 하지 도금층을 형성한 다음, 이 하지 도금층 상에 귀금속 도금을 하는 것이 일반적이다. 이때, 하지 도금층의 소재로는 통상 니켈(Ni)이 널리 사용된다.
도 1a 내지 1c에는 종래기술에 따른 선도금 리드프레임의 적층구조가 도시되어 있다.
도 1a를 참조하면, 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 금속 기판(11) 상부에 니켈 도금층 (12)이 3㎛ 이상의 두께로 형성되어 있고, 상기 니켈 도금층 (12) 상부에는 은(Ag) 도금층 (13)이 1㎛ 이상의 두께로 형성되어 있다. 이와 같은 적층구조를 갖는 리드프레임은 납땜성, 에폭시 수지 몰딩과의 접착력 및 와이어 본딩성은 우수하지만, 은(Ag)은 하지금속층 또는 니켈도금층위에는 도금되기 어렵기 때문에, 니켈도금층위의 은(Ag)도금층이 두꺼워지고, 은도금층이 두꺼워지면 은(Ag) 마이그레이션(migration)이 문제가 되는데, 마이그레이션(migration)이란 고온다습 분위기에서 장기간에 걸쳐 특정 금속이 접촉물질을 통해 확산되어 나가는 것을 말하는 것으로, 반도체 도선과 같은 미세한 회로에서 도선부인 리드프레임의 표면에 도금된 물질이 마이그레이션되어 절연물(에폭시)로 확산이 되면, 회로쇼트가 발생할 수 있으며, 이로인해 칩의 장기적 신뢰성이 떨어지게 된다. 그래서 일반적으로 은(Ag)도금은 마이그레이션(migration)이 발생하기 쉬운 금속으로 인식되어 있고, 반도체 업체에서는 특히 회로부에는 사용하는 것을 기피하는 경향이 있다.
이에 상술한 문제점을 해결하기 위하여 본 출원인은 내부식성과 납땜성 및와이어 본딩성이 개선된 리드프레임을 개시하고 있다(대한민국 특허출원공개 제99-80573호). 도 1b에는 이러한 리드프레임의 단면이 도시되어 있다.
도 1b를 참조하면, 리드프레임은 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 금속 기판 (21)의 상면에 니켈 또는 니켈 합금으로 이루어진 니켈 도금층 (22)이 형성되어 있고, 이 니켈 도금층 (22) 상부에 팔라듐(Pd), 금(Au), 은(Ag) 및 이들의 합금중의 적어도 하나를 사용하여 변조된 전류를 인가함으로써 도금된 0.00025 내지 0.0375㎛ ( 0.01 - 1.5마이크로인치)두께의 보호층 (23)이 형성된 적층구조를 갖고 있다.
그러나 상기한 바와 같은 적층구조를 갖는 리드프레임에 있어서는 보호층 (23)으로 팔라듐(Pd)층을 형성하는 경우, 반도체 조립공정인 고온환경 조건하에서 표면에 노출된 팔라듐이 산화됨으로 인해 와이어 본딩성 및 납땜성이 저하되는 문제가 있다. 또한 보호층 (23)으로 은(Ag)을 도금하는 경우 하지도금인 니켈 도금층 (22) 위에는 은도금이 잘 안되어, 도금면이 거칠어 표면 보호층으로서의 역할을 하려면 도금두께가 두꺼워져야 한다는 문제가 있다. 또한 보호층 (23)으로 금(Au)을 사용하는 경우, 상기 은(Ag)을 도금하는 경우의 문제점과 함께, 금(Au)은 몰드와의 접착력이 은(Ag)이나 구리(Cu)에 비하여 다소 떨어지기 때문에 고신뢰성을 요하는 패키징에 적용시 반복된 열적하중에 의하여 몰드와 리드프레임간에 미세유동이 발생하여 와이어 본딩부에 크랙(힐크랙)이 발생될 수 있다는 문제점이 있다. 한편 팔라듐(Pd), 금(Au), 은(Ag)의 합금을 도금하는 경우, 상기의 문제점들을 다소 완화할 수는 있을 뿐으로, 문제점은 여전히 존재할 뿐 아니라, 양산공정에서는 보통습식도금법을 사용하고 있는데, 습식도금에서 일관된 품질을 유지하기 위해서 도금층의 합금비를 균일하게 유지하는 위한 생산공정관리가 까다롭고 장치가 복잡하게 된다는 어려움이 있다.
도 1c에 제시된 또다른 선행기술로는 미국특허 4529667호에 제시된 바와 같이 리드프레임 금속기판 (31)상에 니켈을 기초도금하여 니켈 도금층 (32)를 형성하고, 니켈 도금층 상부에 팔라듐과 은을 순차적으로 도금하여 형성된 팔라듐 도금층 (33)과 은 도금층 (34)를 구비하고 있는 리드프레임 구조가 알려져 있다.
그러나 이와 같이 리드프레임 보호층으로서 팔라듐과 은을 순차적으로 도금한 리드프레임은 중간 도금층인 팔라듐이 가격이 매우 비싼 금속일 뿐아니라, 고융점 금속이므로, 솔더링(soldering)시 용해속도가 상대적으로 느려, 납땜속도를 떨어 뜨리는 원인이 되며, 도금시 타금속 및 유기 불순물에 의한 전류효율 저하도가 크고, 도금시 발생된 수소로 인해 수소 취성을 가지기 쉬운 금속이라는 특징으로 인해, 도금액 관리 및 도금 공정관리가 까다롭고, 도금시 암모니아 휘발에 따른 악취가 수반되므로 고효율 배기 시스템 및 장비를 보완해야 한다는 문제점과, 동특허 명세서중에 기재된 바와 같이 두꺼운 은(Ag)도금을 할 경우, 은 마이그레이션이 발생하여 반도체 칩의 장기 신뢰성이 저하된다는 문제점이 있었다.
또한 도 1b 및 1c의 종래의 선도금방식 리드프레임의 구조와 같이 팔라듐을 보호층으로 사용하는 경우, 리드프레임 기저금속이 철-니켈 합금과 같은 철(Fe)계통의 금속기판을 사용하는 경우, 팔라듐과 철(Fe) 사이에서 전위차가 발생하여 부식전류에 의해 금속이 부식되는 갈바닉 부식이 발생하기 쉬워 리드프레임이 부식에취약하다는 문제점이 있기 때문에, 통상 팔라듐을 보호층으로 사용하는 리드프레임의 금속기판은 Cu계열에 한정된다는 문제점이 있다.
이에 본 발명이 이루고자 하는 기술적 과제는 종래의 선도금방식 리드프레임의 문제점을 해결하고, 특히 고가의 금속인 팔라듐 도금층을 사용하지 않거나, 극소량만을 사용하여, 제품 제조비용을 절감하고, 제품 성형시의 크랙 발생을 방지하고 경박단소화, 은 마이그레이션(migration)을 방지할 수 있을 뿐만 아니라 몰드 접착력, 와이어 본딩성, 내부식성 및 납땜성이 우수하고 도금층 두께가 얇아지더라도 고온의 열적 환경하에서도 신뢰성이 저하되지 않는 반도체 패키지용 리드프레임 및 그 제조방법을 제공하는 것이다.
도 1a 내지 1c는 종래기술에 따른 반도체 리드프레임의 단면을 나타낸 도면들이고,
도 1d 및 1e는 본 발명에 따른 반도체 리드프레임의 단면을 나타낸 도면이고,
도 2 내지 6은 본 발명에 따른 리드프레임 제조시 도금과정에서 인가하는 변조된 전류의 파형을 나타낸 그래프이고,
도 7은 본 발명에 따른 리드프레임의 평면도이다.
<도면의 주요 부호에 대한 간단한 설명>
11, 21, 31, 51... 금속 기판12, 22, 32, 42, 52.. 니켈 도금층
33... 팔라듐 도금층 13, 34, 44, 55... 은 도금층
34, 53... 금 도금층71... 인너 리드
72... 아웃터 리드73... 리드프레임 본체
74... 패드
상기 기술적 과제를 이루기 위하여 본 발명에서는 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 금속 기판;
상기 금속기판의 적어도 일측면에 형성되며, 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층;
상기 니켈 도금층 상부에 형성되며, 금(Au) 또는 금(Au) 합금으로 된 금(Au) 도금층;및
상기 금(Au) 도금층 상부에 형성되며, 은(Ag) 또는 은(Ag) 합금으로 된 은(Ag) 도금층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드프레임을 제공한다.
또한, 본 발명의 기술적 과제는, 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 금속 기판;
상기 금속 기판의 적어도 일측면에 형성되며, 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층;
상기 니켈 도금층위에 형성된 팔라듐 또는 팔라듐 합금으로 이루어진 팔라듐 도금층;
상기 팔라듐 도금층의 상부에 형성되며, 금(Au) 또는 금(Au) 합금으로 된 금(Au) 도금층; 및
상기 금(Au) 도금층의 상부에 형성되며, 은(Ag) 또는 은(Ag) 합금으로 된 은(Ag) 도금층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드프레임에 의하여 이루어진다.
본 발명의 리드프레임에서 상기 니켈 도금층 상부에 형성된 금(Au) 또는 금(Au)합금 도금층의 두께는 0.0025 내지 0.25㎛ (0.1-10 마이크로인치)이고, 상기 금(Au) 또는 금(Au)합금 도금층의 상부에 형성된 은(Ag) 또는 은(Ag) 합금 도금층의 두께는 0.001 내지 0.5㎛ (0.4-20 마이크로인치)인 것이 바람직하다. 그리고 도금층의 총두께가 0.2535 내지 3.25㎛임에도 와이어본딩성, 납땜성, 에폭시 접착력 등의 도금층 물성이 우수하다.
본 발명의 리드프레임에서, 니켈 도금층은 니켈 또는 니켈 합금으로 이루어지며, 니켈 합금은 80 내지 99.999 중량%의 니켈(Ni)과, 인(P) 0.001 내지 20 중량%로 구성되고, 상기 금 도금층은 금 또는 금 합금으로 이루어지며, 금 합금은80 내지 99.999 중량%의 금(Au)과, 팔라듐(Pd), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속을 0.001 내지 20 중량%로 포함하여 구성되고, 상기 은(Ag) 도금층은 은 또는 은 합금으로 이루어지며, 은 합금은 20 내지 99.999 중량%의 은(Ag)과, 금(Au), 팔라듐(Pd), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 80 중량%로 구성되고, 팔라듐 합금은 80 내지 99.999 중량%의 팔라듐(Pd)과, 금(Au), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속을 0.001 내지 20 중량% 포함하여 구성된다.
본 발명의 리드프레임에서 은 도금층은 특히 51 중량%의 금과 49 중량%의 은으로 구성된 은 합금으로 이루어지는 것이 바람직하다.
또한, 본 발명의 다른 기술적 과제는, 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 리드프레임 금속기판을 전처리하는 단계;
전처리한 리드프레임 금속기판에 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층을 형성하는 단계;
상기 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층의 상부에 변조된 전류를 인가하여 금(Au) 또는 금(Au) 합금으로 된 금 도금층을 형성하는 단계; 및
상기 금(Au) 또는 금(Au) 합금으로 된 금(Au) 도금층의 상부에 변조된 전류를 인가하거나 DC 전류를 인가하여 은(Ag) 또는 은(Ag) 합금으로 된 은(Ag) 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 리드프레임의 제조방법에 의하여 이루어진다.
본 발명의 다른 기술적 과제는 또한, 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 리드프레임 금속 기판을 전처리하는 단계;
전처리한 리드프레임 금속기판에 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층을 형성하는 단계;
니켈 도금층위에 변조된 전류를 인가하여 팔라듐 또는 팔라듐 합금으로 이루어진 팔라듐 도금층을 형성하는 단계;
상기 팔라듐 또는 팔라듐 합금으로 이루어진 팔라듐 도금층의 상부에 변조된 전류를 인가하여 금(Au) 또는 금(Au) 합금으로 된 금 도금층을 형성하는 단계; 및
상기 금(Au) 도금층의 상부에 변조된 전류를 인가하거나 DC 전류를 인가하여 은(Ag) 또는 은(Ag) 합금으로 된 은(Ag) 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 리드프레임의 제조방법에 의하여 이루어진다.
상술한 리드프레임 제조방법에서 상기 변조된 전류의 파형은 그 극성이 주기적으로 반전되는 구형파이거나 소정의 직류성분을 갖는 것이 바람직하다. 그리고 상기 니켈 도금층 제조시, 니켈 도금액에 인가되는 전류는 DC전류 혹은 변조된 전류를 사용하며, 변조된 전류의 주파수 대역은 100Hz 내지 2000Hz이고 듀티 싸이클은 50 내지 80%이고 평균 전류밀도가 15 내지 30A/dm2이고, 상기 팔라듐 도금층 제조시, 팔라듐 도금액에 인가되는 변조된 전류의 주파수 대역은 100Hz 내지 10000Hz이고 듀티 싸이클은 5 내지 45%이고 평균 전류밀도가 0.1 내지 3A/dm2이고 상기 금 도금층 제조시, 금 도금액에 인가되는 변조된 전류의 주파수 대역은 100Hz 내지10000Hz이고 듀티 싸이클은 5 내지 45%이고 평균 전류밀도가 0.1 내지 3A/dm2이고, 상기 은 도금층 제조시의 전류는 DC 전류 혹은 변조된 전류를 사용한다. 여기서 DC전류의 평균 전류밀도는 1 내지 5A/dm2인 것이 바람직하고, 변조된 전류를 인가할 경우에는 주파수 대역이 100∼ 20000㎐이고 듀티 싸이클이 5 ∼ 45%이며 평균 전류밀도가 0.1 ∼ 3A/dm2인 것이 바람직하다.
이하 도 1d 및 1e를 참조하여, 본 발명에 따른 리드프레임에 대하여 보다 상세하게 살펴보기로 한다.
도 1d을 참조하면, 리드프레임은 금속 기판 (41) 상부에 니켈 또는 니켈 합금으로 이루어진 니켈 도금층 (42)가 형성되어 있고, 이 니켈 도금층 (42) 상부에 금 또는 금 합금으로 이루어진 금 도금층 (43)과 상기 금 도금층 (43)위에 은 또는 은 합금으로 이루어진 은 도금층 (44)이 순차적으로 적층된 구조를 갖는다.
상기 니켈 도금층 (42)은 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 기저 금속기판 (41)을 구성하는 기저금속이 외부 도금층으로 확산되는 것을 방지하며, 납땜시 용해되어 땜납과 혼합되고, 응고하여 납땜 지지부로서의 역할을 하며,상부 도금층과 리드프레임 기저금속과의 접착성을 높이면서 상부 도금층의 평활성을 유지토록 하는 역할과, 금속기판 (41)의 산화 방지 및 기저 금속층의 금속 성분이 도금 표면으로 확산되어 산화물을 형성하는 것을 방지한다. 이 때 니켈 도금층 (42)의 두께는 0.25 내지 2.5㎛가 바람직한데, 만약 니켈 도금층 (42)의 두께가 0.25㎛ 미만이면 기저금속의 상부층으로의 확산과 산화를 방지하고. 도금층의평할성을 유지하기가 어렵게 되어 하지도금으로의 역할을 수행하기 어렵고, 2.5㎛를 초과하면 조립공정 포밍시 니켈도금부에 크랙이 발생하기 쉽다.
니켈도금층 (42)위에 도금되는 금 도금층 (43)은 고온의 열적 환경에서 니켈 도금층 (42)의 확산 및 산화를 방지하여 최외곽 도금층인 은(Ag) 도금층 (44)이 고유의 품질 특성을 유지하도록 도와주는 역할을 수행한다. 이러한 기능을 만족시키기 위한 두께의 적절한 범위는 0.0025 내지 0.25㎛(0.1-10마이크로인치)이다. 이 때 금 도금층 (53)의 두께가 0.0025㎛미만이면, 하지층을 균일하게 도포하지 못하게 되고, 0.25㎛를 초과하면 두께 증가에 따른 품질 개선 효과가 미미하고 가격이 상승되므로 바람직하지 못하다. 한편 순수한 금도금은 연성과 전성이 좋고, 내식성이 좋아서, 하지 금속으로서의 역할을 충분히 수행하나, 필요에 따라 금(Au)에다 0.0001 내지 20 중량%의 범위에서 팔라듐(Pd), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)등을 첨가하면 특정조건에 맞도록 금 도금층의 물성을 개선할 수 있다. 특히 금-파라듐 합금 도금층은 순수 금보다 치밀한 도금막을 만들 수 있어, 도금막의 두께가 얇아질 수 있다는 장점이 있다.
은(Ag) 도금층(44)은 은(Ag) 또는 은 합금으로 이루어지며, 그 하부에 적층된 도금층들을 보호함으로써 이들 도금층들의 품질을 유지하며, 은(Ag) 고유의 특성에 의해 고온의 반도체 조립 환경하에서도 0.001 내지 0.5㎛두께 정도의 박막상태로도 리드프레임으로서 적절한 내부식성, 와이어 본딩성, 몰드 접착성 및 납땜성을 모두 양호하게 유지할 뿐만아니라, 타귀금속보다 몰드 접착력이 우수하다는 장점이 있다. 은(Ag) 또는 은 합금으로 된 은(Ag) 도금층(54)의 두께는 0.001㎛내지가 0.5㎛( 0.4-20마이크로 인치 )의 두께가 가장 좋은데, 이는 은 두께가 0.001㎛미만인 경우에는 몰드와의 접착력이 약해지고, 하부층의 산화 차단 효과가 약하여 이를 보완,방지하기 위해서는 중간 도금층이 두꺼워져야 한다는 문제점이 있으며, 은도금층(44)의 두께가 0.5㎛를 초과하는 경우에는 에폭시 접착력, 납땜성, 와이어 본딩성이 좋아진다는 장점이 있기는 하나, 은 마이그레이션 발생 가능성이 높아 반도체 소자의 장기적 신뢰성에 문제가 생기고, 두께 상승으로 인한 가격 상승에 비해 품질 향상 효과가 미미하므로 바람직하지 못하다. 한편 순수한 은 도금은 납땜성,와이어본딩성, 내식성, 에폭시 몰드 접착력이 좋아서, 최외곽 도금금속으로서 매우 우수하나, 필요에 따라 은(Ag)에다 0.0001 내지 80 중량%의 범위내에서 금(Au), 팔라듐(Pd), 루테늄(Ru), 니켈(Ni) 및 인(P)등을 첨가하면 금 도금층의 물성을 개선할 수 있다. 특히 금-은( 금 51% 은 49% ) 합금 도금층은 도금 방법에 따라서는 순수 은보다도 반도체 리드프레임에서 요구되는 물성이 우수할 경우도 있다.
이와 같이 중간도금층으로서 금 또는 금-합금으로 된 금 도금층을 형성하고 외곽층으로 은 또는 은합금을 사용한 반도체 리드프레임은 다음과 같은 잇점을 갖는다.
첫째, 철(Fe)계통의 금속기판을 사용하는 리드프레임인 경우, 하지도금층으로 니켈 도금층을 사용하고 그위에 중간도금층으로 팔라듐도금층을 도금하는 경우에는 팔라듐과 철사이의 전위차로 인해 갈바닉 부식이 발생하여 부식에 취약하게 되므로, 파라듐을 보호층으로 사용하는 선도금방식의 리드프레임은 Cu계열에 한정된다는 한계가 있었으나, 철계합금위에 금 및 은만을 도금을 할 경우, 리드프레임 금속기판의 종류에 무관하게 부식에 강하다는 장점이 있다.
둘째, 금(Au) 및 은도금은 내식성이 좋고, 전연성이 좋아 보드 실장 신뢰성이 우수하다.
셋째, 은은 에폭시와의 결합력이 귀금속중에는 가장 좋아 최상층의 Ag는 에폭시 결합력 향상에 유리하다.
넷째, 금 및 은도금은 솔더내 용해속도가 빠르므로 웨팅(wetting)시 보다 유리하다.
다섯째, Au도금층위에서의 도금성이 타금속보다 매우 좋아, 도금작업성이 좋고, 특히 고온의 반도체 제조공정중에 Au-Ag 합금화가 진행됨에 따라 도금층의 내부식성이 한층 더 증가된다.
여섯째, 금작업시 도금욕 구성이 단순하며 도금욕 관리하기도 용이하여, 타금속에 비해 상대적으로 넓은 작업영역을 갖고 오염 성분에 대한 허용범위가 상대적으로 넓은 편이다. 그리고 도금시 시안화 배쓰(bath)를 사용하지 않으며 환경 오염 문제를 미연에 예방할 수 있다.
일곱째, 염수분무실험에 대하여 도금 결함에 따른 발청도가 감소된다. 특히 반도체 패키지 완성후 염수분무실험을 하는 경우에는 패키지 조립공정진행중 열처리효과에 따라 Au-Ag 합금화가 진행됨에 따라 도금층의 내부식성이 한층 더 증가된다. 이는 Au-Ag 도금에서 Ag 함량에 따른 내부식성 변화에 대한 하기 표 1의 결과로부터 쉽게 확인가능하다.
Au-Ag 합금에서의Ag 함량(%) 경도(Hv0.025) 내부식성
50 220(Hv0.015) 매우 우수함
42 220(Hv0.015) 우수함
25 115 보통
15 140 보통
5 120 보통
여덟째, 은은 금(Au)와의 합금성이 좋고, 금(Au) 및 은도금은 Au 와이어에 대한 본딩시 와이어와 동일물질이라서 접합 반응속도가 빠르고, 본딩부의 품질도 우수하다.
아홉째, 통상 약 360℃의 온도에서 진행되는 태핑 공정에서 팔라듐은 LOC(Lead-On-Chip) 태핑(tapping) 공정중에는 디개싱(degassing) 물질이 도금층 표면에 흡착되거나, 공기와 접촉하는 도금층 표면에서 산화가 급속하게 일어나며 이로 인하여 와이어본딩성, 납땜성 등과 같은 표면반응성이 방해됨으로써 제품 품질이 저하되는 문제점이 있다. 반면, 금 도금층을 이용하면 상술한 바와 같은 산화현상이 감소되며, 이러한 열적 공정 때문에 Au-Ag간 상호확산이 Pd-Ag에 비하여 훨씬 빠르게 발생되므로(상호확산계수 차이) Au-Ag 합금화에 의한 품질 추가 향상이 자연 발생될 수 있다.
도 1d에 나타난 본 발명에서 금도금층 및 은도금층의 두께는 상호 연관관계가 있으며, 어느 한층이 얇으면 다른층은 두껍게 형성하는 것이 좋다.
한편, 도 1e의 리드프레임은 도 1d의 도금구조에서 니켈 도금층과 금 도금층의 사이에 박막의 팔라듐 도금층을 더 형성한 구조로서, 전체적으로 금속 기판 (51), 상기 금속기판 (51)위에 니켈도금층 (52), 상기 니켈 도금층 (52) 위에0.00125 내지 0.25㎛(0.05 -10 마이크로인치)의 팔라듐 도금층 (53), 상기 팔라듐 도금층 (53) 위에 0.0025 내지 0.25㎛(0.1 -10 마이크로인치)의 금 또는 금 합금으로 된 금 도금층 (54), 상기 금 도금층 (54) 위에 0.001 내지 0.5㎛(0.4 -20 마이크로인치)의 은(Ag) 또는 은(Ag) 합금으로 된 은 도금층 (55)이 적층된 구조를 구비하고 있다.
도 1e의 리드프레임은 팔라듐 도금층 (53)을 제외한 각 도금층의 역할은 도 1d의 리드프레임에서의 각층의 기능과 동일하다. 그러나 도 1e의 리드프레임은 도 1d의 리드프레임 적층구조에서 중간도금층으로 조직이 치밀한 팔라듐 도금층을 삽입함으로서, 금과 은 도금층만을 형성하는 경우에 비해, 하지금속 및 니켈 도금층의 산화를 보다 완벽하게 보호할 수 있다. 특히 금과 은 도금층을 박막으로 형성하는 경우 중간층으로 팔라듐층을 게재하면 하지도금인 니켈의 산화 및 확산방지 효과가 탁월하다. 다만 공정의 증가로 인해 제품의 단가가 다소 상승할 수 있고, 리드 프레임 금속기판이 철(Fe)-니켈(Ni)계 합금인 경우, 갈바닉 부식이 발생할 수 있기 때문에 이를 방지하기 위해서 팔라듐 도금층의 두께가 매우 얇은 것이 바람직하다.
상기 팔라듐 도금층 (53)의 두께는 0.00125 내지 0.25㎛(0.05 -10 마이크로인치)가 적절한데 팔라듐 도금층 (53)의 두께가 0.00125㎛ 미만이면 니켈 도금층을 충분히 덮지 못해 중간 도금층의 역할을 충분히 수행하기 어렵다. 반면에, 0.25㎛을 초과하면 두께가 두꺼워지는 만큼의 품질개선 효과가 미미할 뿐만 아니라, 전체적으로 도금층이 두꺼워지고 특히 고융점 소재인 팔라듐(Pd)이 두꺼워지면 최외각도금층인 은 도금과의 용융점차이로 인해, 리드의 납 젖음성이 떨어진다는 문제점이 있다. 팔라듐층의 최적 두께는 상부도금층인 금도금층과 은도금층의 두께를 고려하여 결정하며, 상부의 금 및 은도금층이 얇아지면 팔라듐 도금층의 두께가 두꺼워지는 것이 바람직하다.
상기 도 1d 및 1e의 리드프레임에 있어서, 니켈 도금층 (42) 및 (52)은 니켈 또는 니켈 합금으로 이루어지며, 니켈 합금은 80 내지 99.999 중량%의 니켈(Ni)과, 인(P) 0.001 내지 20 중량%로 구성된다. 그리고 금 도금층 (43) 및 (54)은 금 또는 금 합금으로 이루어지며, 금 합금은 80 내지 99.999 중량%의 금(Au)과, 팔라듐(Pd), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속을 0.001 내지 20 중량% 포함하는 구조로 구성되며, 은 도금층 (44) 및 (55)은 은 또는 은 합금으로 이루어지며, 은 합금은 80 내지 99.999 중량%의 은(Ag)과, 팔라듐(Pd), 금(Au), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 20 중량%로 구성된다. 특히 은 도금층은 51 중량%의 금과 49중량%의 은으로 이루어진 은 합금으로 이루어지는 것이 바람직한데, 그 이유는 리드프레임에서 요구되는 물성이 우수하기 때문이다.
또한 팔라듐 도금층 (54)은 팔라듐 또는 팔라듐 합금으로 이루어지며, 팔라듐 합금은 80 내지 99.999 중량%의 팔라듐(Pd)과, 금(Au), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 20 중량%로 구성된다.
이하, 도 1d 및 1e의 적층구조를 갖는 리드프레임의 제조방법에 대하여 구체적으로 살펴보기로 한다.
먼저, 도 1d의 적층구조를 갖는 리드프레임의 제조방법에 대하여 살펴보기로 한다.
구리(Cu), 구리 합금 또는 철(Fe)-니켈(Ni)계 합금중 하나의 금속으로 이루어진 리드프레임용 금속기판을 릴투릴 방식으로 연속공급하거나 배치 타잎으로 1매씩 공급하고, 공급된 리드프레임용 하지 금속에 대하여 탈지, 산세정, 수세등의 전처리 공정을 실시한다. 이어서, 전처리가 끝난 하지 금속을 니켈 도금액에 침적시켜 니켈 도금층을 형성한다. 여기서 니켈 도금층 형성시, 일반적인 DC 전류를 사용하여 도금할 수도 있으나, DC 전류방식을 이용하여 니켈 도금층을 형성할 경우 다음과 같은 문제점이 발생될 수 있다.
즉, 니켈의 연성이 저하되어 제품성형시 크랙이 발생될 가능성이 높아지고, 도금층의 국부적인 두께 편차가 생길 수 있다. 따라서 외곽층인 금(Au) 도금층, 은(Ag) 도금층등의 도금두께를 약 0.25㎛ 이하로 줄이게 되면 도금피복상태가 부실해지고 조직에 결함이 발생하여, 리드프레임의 밴딩이나 반도체 조립공정에서 중간도금층과 하부 금속기판이 부식되거나, 하지금속이 표면으로 확산되어 표면에서 산화됨으로서 납땜성 저하를 초래하는 문제점이 발생할 수 있다. 그러므로 니켈도금층을 기저 금속과의 도금 밀착성이 우수하고 연성이 좋은 박막으로 형성하고자 하는 경우에는 변조된 전류를 이용하여 도금하는 것이 바람직하다. 이와 같이 변조된 전류를 이용하면 전류를 단속적으로 공급하여 전류 효율을 증대시킴으로써 도금층의 균일화를 도포할 수 있다는 점에서 바람직하다. 즉 변조된 전류를 이용하여니켈 또는 니켈 합금을 전기 도금하는 경우에는 주파수 대역이 100 ∼ 20000㎐이고 듀티 싸이클이 5 ∼ 80%이며 평균 전류밀도가 15 ∼ 35A/dm2인 전류 펄스를 사용하는 것이 바람직하며, 니켈 도금액으로는 니켈 도금용액 또는 니켈 합금 도금용액이 사용된다. 그리고 대표적인 니켈 도금액으로는 NiSO4를 들 수 있다.
그 후, 니켈 도금층이 형성된 금속 기판을 금 도금액에 넣고, 변조된 전류를 인가하여 니켈 도금층 상부에 금 도금층을 형성한다. 금 도금층 형성시, 금 도금액에 가해지는 변조된 전류의 주파수 대역은 100 내지 10000Hz이고, 듀티 싸이클은 5 내지 45%이며, 평균 전류밀도는 0.1 내지 3A/dm2인 것이 바람직하다.
이어서, 금 도금층이 형성된 금속 기판을 은 도금액에 넣고, 은 도금액에 변조된 전류를 인가하거나 DC 전류를 인가하여 금 도금층 상부에 은 도금층을 형성함으로써 도 1d의 적층구조를 갖는 리드프레임이 완성된다. 은 도금층 형성시 DC전류의 평균 전류밀도는 1 내지 5A/dm2인 것이 바람직하고, 변조된 전류를 인가할 경우에는 주파수 대역이 100∼ 20000㎐이고 듀티 싸이클이 5 ∼ 45%이며 평균 전류밀도가 0.1 ∼ 3A/dm2인 것이 바람직하다. 은 또는 은 합금 도금액으로는 시안화 은 도금 용액 (KAg(CN)) 또는 비시안계 도금욕 (Non Cyan Bath)이 사용가능하다.
상기 니켈 도금액, 금 도금액 및 은 도금액에 가해지는 변조된 전류의 주파수 대역, 듀티 싸이클 및 평균 전류밀도 값의 범위가 상기 범위를 벗어나는 경우에는 각각의 도금 효율 및 결과적으로 얻어진 도금층의 품질면에서 바람직하지 못하다.
한편, 도 1e의 리드프레임은 니켈 도금층 상부에 금 도금층을 형성하기 이전에 팔라듐 도금층을 형성해야 한다. 즉, 니켈 도금층이 형성된 금속 기판을 팔라듐 도금액에 넣고 변조를 인가하여 니켈 도금층 상부에 팔라듐 도금층을 형성한다. 팔라듐 도금층 형성시, 팔라듐 또는 팔라듐 합금을 함유하는 도금욕에 인가하는 변조전류는 주파수 대역이 100∼ 20000㎐이고 듀티 싸이클이 5 ∼ 45%이며 평균 전류밀도가 0.1 ∼ 3A/dm2인 것이 바람직하다. 주파수 대역을 100 ∼ 20000㎐이고 듀티 싸이클이 5 ∼ 45%로 하는 이유는 전류의 단속주기를 고속으로 조절함으로써 수소 발생을 적게 하고 도금층의 성장방향을 조절하며 균일한 도금층의 형성을 가능하게 하고 조직 결함의 생성을 억제시키기 때문이다. 이렇게 형성된 중간 도금층은 박막으로도 우수한 품질을 구현할 수 있게 한다. 주파수 100Hz 이하 및 듀티 싸이클 45%를 초과하면 상술한 효과를 얻기가 힘들고, 주파수 20000Hz 초과하고 듀티 싸이클 5% 미만이면 현재의 정류기로는 장비의 안정성을 보장할 수 없기 때문에 현재로서는 적용하기가 어렵다. 그리고 평균 전류밀도는 도금 속도에 영향을 미치는 요소인데, 팔라듐 도금시 평균전류밀도가 0.1A/dm2보다 작으면 도금작업 속도가 너무 느리고 3A/dm2를 초과하면 도금 입자의 성장 속도가 빨라져 불균일 핵성장이 일어날 확률이 높아지므로 중간 도금층으로서의 역할을 할 수 있을 정도의 고품질 무결함 팔라듐 도금층을 만들기가 어려워진다.
상기 팔라듐 도금액으로는 팔라듐 도금용액 또는 팔라듐 합금 도금용액이사용되며, 구체적인 예로는 디클로로테트라아민 팔라듐(Pd(NH3)4Cl2) 또는 비암모니아계 도금욕(Non ammonia bath)을 들 수 있다.
한편, 상기 니켈 도금액, 팔라듐 도금액, 금 도금액 또는 은 도금액에 가해지는 변조된 전류 파형의 예로는 도 2에 도시된 바와 같이 그 극성이 주기적으로 반전되는 구형파이면서 소정의 직류성분을 가지는 파형파 전류와, 도 3에 도시된 바와 같이 주기적으로 극성이 반전되는 반전 펄스 구형파 전류, 도 4에 도시된 바와 같이 소정의 시차를 두고 주기적으로 반전되는 구형파이다. 도 5에 도시된 바와 같이 변조된 전류의 파형은 제1 및 제2 주기들을 포함하는 단위 주기를 가지며 상기 제1 및 제2 주기에는 각각 복수의 구형파들을 구비하고, 상기 제1주기의 구형파들이 극성과 제2주기의 구형파들의 극성은 서로 반대일 수 있다.
그리고 상기 변조된 전류 파형의 또 다른 실시예로는 도 6에 도시된 바와 같이 주기적으로 펄스가 인가되는 구형파 전류를 사용할 수 있다.
도 7에는 본 발명에 따른 반도체 패키지용 리드프레임의 일실시예를 나타낸 것이다. 이를 참조하면, 반도체 칩과 와이어 본딩되며 소정의 패널으로 형성된 다수의 인너리드 (71)들과 상기 각 인너리드 (71)들로부터 연장되며 회로기판의 시그널 단자와 연결되는 아웃터 리드 (72)들을 포함하는 리드프레임 본체 (73)를 구비한다. 그리고 소정의 패턴으로 형성된 인너리드 (71)들에 의하여 둘러싸인 중앙부에는 패드 (74)가 더 구비될 수 있다. 그리고 상기 인너리드(71)들, 아웃터리드 (72)들 및 패드 (74)의 적어도 일측면에는 니켈 도금층이 형성되고, 상기 니켈 도금층의 상부에는 중간 도금층인 금도금층이나 팔라듐 도금층/금 도금층과, 은 도금층이 각각 형성된다.
이하, 본 발명과 비교하기 위해 종래의 기술에 대한 실험치를 비교예로 표시하였고, 본 발명의 우수성을 증명할 실험 결과를 실시예로 표시하였다. 본 발명이 하기 실시예로 한정되는 것은 아니다.
<비교예 1>
DC 전류를 인가하는 방법에 의하여 0.254mm 두께의 구리(Cu) 기판위에 0.625㎛ (25마이크로인치)두께의 니켈(Ni) 도금층을 형성한 다음, 이 니켈 도금층 상부에 0.125㎛ (5마이크로인치) 두께의 은(Ag) 도금층을 순차적으로 형성함으로써 리드프레임을 제작하였다.
<비교예 2>
DC 전류를 인가하는 방법에 의하여 니켈(Ni) 도금층의 두께가 3㎛ (25마이크로인치)이고, 은 도금층의 두께가 1㎛ (40마이크로인치)인 것을 제외하고는, 비교예 1과 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.
<비교예 3>
DC 전류를 인가하는 방법에 의하여 0.254mm 두께의 구리(Cu) 기판위에 0.625㎛(25마이크로인치)두께의 니켈(Ni) 도금층을 형성한 다음, 이 니켈(Ni) 도금층 상부에 0.0375㎛ (1.5마이크로인치)의 팔라듐(Pd) 도금층을 순차적으로 형성함으로써 리드프레임을 제작하였다.
<비교예 4>
팔라듐 도금층의 두께가 0.1㎛(4마이크로인치)인 것을 제외하고는, 비교예 3과 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.
<비교예 5 >
DC 전류를 인가하는 방법에 의하여 0.254mm 두께의 구리(Cu) 기판위에 0.625㎛ (25마이크로인치)의 니켈(Ni) 도금층을 형성한 다음, 이 니켈(Ni)도금층 상부에 0.01㎛ (0.4 마이크로인치)의 팔라듐 (Pd) 도금층과 1㎛(40 마이크로인치)의 은(Ag) 도금층을 순차적으로 형성하여 리드프레임을 제작하고 그 물성을 측정하였다.
<실시예 1>
변조된 전류를 인가하는 방법에 의하여 0.254mm 두께의 구리(Cu) 기판위에 0.625㎛(25마이크로인치) 두께의 니켈(Ni) 도금층을 형성한 다음, 이 니켈(Ni) 도금층 상부에 금-팔라듐(Au-Pd)(90:10% 중량비)의 도금층을 0.005㎛(0.2마이크로인치) 두께로 형성하고, 그 위에 0.075㎛ (3마이크로인치) 두께의 은(Ag) 도금층을 순차적으로 형성함으로써 리드프레임을 제작하였다.
여기서 니켈, 금-팔라듐 및 은 도금시 전류 조건은 다음과 같다.
니켈 도금 전류 조건: 주파수(100Hz), 듀티싸이클(60%), 평균전류밀도(20A/dm2)
금-팔라듐 합금 도금 화학 조건: Pd 도금액의 농도(0.5g/ℓ), Au 도금액의 농도(4g/ℓ), pH: 9.5
금-팔라듐 합금 도금 전류 조건: 주파수(666 Hz), 듀티싸이클(20%)
은 도금 전류 조건: DC 전류, 평균전류밀도(1.5A/dm2)
은 도금 화학 조건: 은 도금액-KAg(CN), pH:(10-11)
<실시예 2>
금-팔라듐 도금층의 두께가 0.025㎛(1마이크로인치)인 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.
<실시예 3>
은 도금층의 두께가 0.2㎛(8마이크로인치)인 것을 제외하고는, 실시예 2와 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.
<실시예 4>
중간층인 금도금층의 두께가 0.005㎛(0.2마이크로인치)이고 은 도금층의 두께가 0.125㎛(5마이크로인치)인 것을 제외하고는, 실시예 1내지 3과 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.
<실시예 5>
금 및 은도금층의 두께를 다르게 형성한 것을 제외하고는 실시예 4과 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.
<실시예 6>
금 도금층의 두께가 0.02㎛(0.8마이크로인치)이고 그 위에 0.015㎛ (0.6 마이크로인치)의 은-금(금51%, 은 49%) 합금도금층을 도금한 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.
<실시예 7>
변조된 전류를 인가하는 방법에 의하여 0.254mm 두께의 구리(Cu) 기판위에 0.625㎛(25마이크로인치) 두께의 니켈(Ni) 도금층을 형성한 다음, 이 니켈(Ni) 도금층 상부에 팔라듐(Pd) 도금층을 0.005㎛ (0.2마이크로인치)두께로 형성하고, 그 위에 0.025㎛(1마이크로인치)두께의 금도금층을 형성하고, 그 위에 0.015㎛ (0.6 마이크로인치) 두께의 은-금(금51%, 은 49%) 합금도금층을 순차적으로 형성함으로써 리드프레임을 완성하였고, 여기서 니켈, 팔라듐, 금, 은-금합금 도금시 전류 조건은 다음과 같다.
니켈 도금 전류 조건: 주파수(100Hz), 듀티싸이클(60%), 평균전류밀도(20A/dm2)
팔라듐 도금 화학 조건: Pd 도금액의 농도(0.5g/ℓ),
팔라듐 도금 전류 조건: 주파수(20000 Hz), 듀티싸이클(20 %), 평균전류밀도(0.6 A/dm2)
금도금 화학 조건: Pd 도금액의 농도(0.5g/ℓ), Au 도금액의 농도(4g/ℓ), pH: 9.5
금도금 전류 조건: 주파수( 666 Hz), 듀티싸이클( 20 %), 평균전류밀도(2.0 A/dm2)
은-금 합금도금 전류 조건: DC 전류, 평균전류밀도(1.5A/dm2)
은-금 합금도금 화학 조건: 은-금 합금도금액(50:50 W/T%), pH:(10-11)
상기 표 2 및 3의 와이어 본딩성, 납땜성, 내크랙킹성, 몰드접착력 및 내부식성등의 물성평가 조건은 다음과 같다.
물성평가방법
기본적으로 실험에 사용된 소자는 DRAM, 패키지 타입은 STSOP2, Au와이어는 1.2 mil A-타입, 에폭시는 LME 타입, 리드프레임은 구리계 합금, LOC 테입은 열가소성재를 사용하였다.
(1) 와이어 본딩성
본딩와이어와 리드의 접착력을 검사하는 방법이다. 측정장치로는 삼성 테크윈(주)의 SWB-100G를 사용하며, 와이어 본딩시 POWER (진동하는 힘) 70/140mW, FORCE (누르는 힘) 70/70mN으로 , 시간 (20/15), 온도 (230℃), 캐필러리 (bottle neck, 80㎛), Au 와이어 (1.0mil)를 사용하여 와이어 본딩 후, 본딩이 떨어지기까지의 최소 및 평균 힘 (단위: gf)을 표시하였으며, 통상 평균힘이 5이상이면 양호하다. "open"은 다 수개의 샘플을 표준 인장력으로 실험했을 때 리드 본딩부가 완전히 떨어져 나간 샘플의 갯수를 나타낸 것이다.
(2) 납땜성
도금된 리드를 245℃의 납욕에 5초간 침적시킨후, 땜납의 묻어남 정도를 측정한 것이다. 리드의 벤딩 전과 벤딩 후를 각각 측정하였는데, 대부분의 리드프레임이 패키징 후 아우터리드부가 벤딩 후 도금 크랙이 발생하는 경우가 많으므로 벤딩전 측정치보다는 벤딩후 측정치에 더 큰 의미가 있다 하겠다.
에이징: 250도에서 5분동안 HOT PLATE에서 열을 가한 후, 오븐에서 175℃에서 2시간 동안 열을 가한후, 95℃에서 8시간 동안 스팀 에이징 처리함.
테스트 조건: RMA 플럭스(납땜 보조물질)
(3) 몰드 접착력
몰드와 리드간의 접착력을 실험하는 장비로 리드프레임이 몰딩된 상태에서 리드를 당겨 하중을 측정한다.
사용기기: UTM (Universal Test Machine)
열적 로딩 조건: 저장 175℃/6시간, 85℃/85% RH, 6시간, IR 3cyc (예열 온도: 220℃, 리플로우 솔더 온도: 240℃).
(4) 내크랙킹성
열충격후의 크랙 발생 여부를 관찰한다.
PCT (ptressure cooker test): 121℃/2atm/100% RH에서 TC(Thermal Cycle): -65℃ ∼ 150℃로 1000회 이상.
(5) 내부식성
평가방법: KS M 8012 중성 염수 분무 시험법에 따라 테스트함.
염화나트륨 농도 - 40g/ℓ; 압축 공기 압력 - 1.2㎏f/㎠;
분무량 - 1.51㎖/80㎠/h; 공기 포화기 온도 - 47℃;
염수 탱크 온도: - 35℃; 및 시험조 온도 - 35℃.
중성 염수 분무 시험법에 의하여 염수 환경에서의 부식(발층)의 발생 정도를 "발층", "미소발층" 및 "심한 발층"으로 표시하였다.
상기 표 2 및 3을 참조해볼 때, 상기 실시예 1 내지 3에 따라 제조된 리드프레임은 와이어 본딩성 및 납땜성이 매우 우수하였다.
반면, 니켈 도금층 상부에 은 도금층만을 형성한 경우(비교예 1-2) 및 니켈 도금층 상부에 팔라듐 도금층만을 형성한 경우(비교예 3-4)는 니켈층이 산화되고, 니켈이 상부 도금층으로 확산됨으로 인하여 와이어 본딩성과 납땜성이 불량하였다. 그리고 니켈 도금층 상부에 팔라듐 도금층과 은 도금층을 순차적으로 형성한 경우(비교예 5)에 있어서의 와이어 본딩성과 납땜성은 각각 양호하였다.
그리고 상기 실시예 1 내지 3에 따라 제조된 리드프레임은 부식 발생이 전혀 관찰되지 않은 것으로 볼 때 내부식성이 매우 우수하다는 것을 알 수 있었다. 이에 반하여, 비교예 1 내지 4에 따라 제조된 리드프레임의 내부식성은 불량하였다. 또한, 상기 표 3으로부터 실시예 1 내지 3에 따라 제조된 리드프레임은 도금층이 형성되지 않은 구리 기판의 경우와 거의 유사한 수준 정도의 몰드 접착력을 갖고 있고, 내크랙킹성도 우수하다는 것을 확인할 수 있었다.
반면, 비교예 1 내지 4에 따른 리드프레임은 몰드 접착력이 약한데, 예를 들어 주기적인 열적 스트레스에 의하여 수축과 팽창으로 몰드와 리드프레임간의 계면에 크랙이 발생하거나 와이어 본딩부가 떨어지는 휠 크랙(wheel crack) 현상이 발생하였다. 그리고 내크랙성 테스트 결과, 비교예 1 내지 4의 경우는 600회 이하에서 크랙이 발생하는 것으로 볼 때 실시예 1 내지 3의 경우와 비교하여 내크랙성이 불량하였다. 비교예 5의 리드프레임은 1000회 이상에서 크랙이 발생하는 것으로 보아 몰드 접착력이 우수한 것으로 되어있다. 그러나 이와 같이 리드프레임 보호층으로서 팔라듐과 은을 순차적으로 도금한 리드프레임은 상기한 바와 같이 중간 도금층인 팔라듐이 가격이 매우 비싼 금속일 뿐아니라, 고융점 금속이므로, 솔더링(soldering)시 용해속도가 상대적으로 느려, 납땜속도를 떨어지고, 팔라듐은 도금시 타금속 및 유기 불순물에 의한 전류효율 저하도가 크고, 도금시 발생된 수소로 인해 수소 취성을 가지기 쉬운 금속이라는 특징으로 인해, 도금액 관리 및 도금 공정관리가 까다롭고, 도금시 암모니아 휘발에 따른 악취가 수반되므로 고효율 배기 시스템 및 장비를 보완해야 한다는 문제점과, 팔라듐과 철(Fe) 사이에서 전위차가 발생하여 부식전류에 의해 금속이 부식되는 갈바닉 부식이 발생하기 쉬워 리드프레임이 부식에 취약하여 통상 팔라듐을 보호층으로 사용하는 리드프레임의 금속기판은 Cu계열에 한정된다는 문제점이 있다. 또한 동특허 명세서중에 기재된 바와 같이 은(Ag)도금을 두껍게 할 경우, 은 마이그레이션이 발생하여 반도체 칩의 장기 신뢰성이 저하된다는 문제점이 있다.
본 발명에 따르면, 리드프레임 금속기판의 적어도 일측면에 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층을 형성하고, 상기 니켈도금층 상부에 금(Au) 또는 금(Au) 합금으로 된 금(Au) 도금층 형성하며, 상기 금(Au) 도금층 상부에 은(Ag) 또는 은(Ag) 합금으로 된 은 (Ag) 도금층을 형성함으로서, 고온의 열적 조건하에서도 내산화성 및 내부식성이 우수할 뿐만 아니라, 납땜성이 우수하여 보드 실장 신뢰성이 향상된다. 그리고 와이어 본딩성 및 몰드 접착력이 양호하여 반도체 패키지 신뢰성이 향상될 뿐 만아니라도금두께의 박막화를 통해 은 마이그레이션을 방지하고, 전체 도금층의 두께를 줄임으로써 제조비용 절감을 도모하면서도, 반도체 패키징의 경박 단소화, 다핀화에 대응가능하다.
본 발명을 상기 실시예를 통하여 설명하였으나, 이는 예시적인 것에 불과하며, 본 발명에 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명으로부터 다양한 변형의 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (15)

  1. 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 금속 기판;
    상기 금속기판의 적어도 일측면에 형성되며, 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층;
    상기 니켈 도금층 상부에 형성되며, 금(Au) 또는 금(Au) 합금으로 된 금(Au) 도금층;및
    상기 금(Au) 도금층 상부에 형성되며, 은(Ag) 또는 은(Ag) 합금으로 된 은(Ag) 도금층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  2. 제1항에 있어서 상기 금(Au) 도금층의 두께가 0.0025 내지 0.25㎛ (0.1-10 마이크로인치)이고, 상기 은 도금층의 두께가 0.001 내지 0.5㎛ (0.4-20 마이크로인치)인 반도체 패키지용 리드프레임.
  3. 제1항에 있어서 상기 니켈 합금이 80 내지 99.999 중량%의 니켈(Ni)과, 인(P)이 0.001 내지 20 중량%로 구성되고, 상기 금 합금이 80 내지 99.999 중량%의 금(Au)과, 팔라듐(Pd), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 20 중량% 로 구성로 구성된 반도체 패키지용 리드프레임.
  4. 제1항에 있어서 상기 은 합금은 20 내지 99.999 중량%의 은(Ag)과, 금(Au), 팔라듐(Pd), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 80 중량%로 구성된 반도체 패키지용 리드프레임.
  5. 제4항에 있어서 상기 은 도금층이 51 중량%의 금과 49 중량%의 은으로 구성된 은 합금으로 이루어진 것을 특징으로 하는 반도체 패키지용 리드프레임.
  6. 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 금속 기판;
    상기 금속 기판의 적어도 일측면에 형성되며, 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층;
    상기 니켈 도금층위에 형성된 팔라듐 또는 팔라듐 합금으로 이루어진 팔라듐 도금층;
    상기 팔라듐 도금층의 상부에 형성되며, 금(Au) 또는 금(Au) 합금으로 된금(Au) 도금층; 및
    상기 금(Au) 도금층의 상부에 형성되며, 은(Ag) 또는 은(Ag) 합금으로 된 은(Ag) 도금층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  7. 제6항에 있어서, 상기 팔라듐 도금층의 두께가 0.00125- 0.25㎛ (0.05-10 μ인치)이고, 상기 금 도금층의 두께가 0.0025 내지 0.25㎛(0.1 -10 마이크로인치)이고, 상기 은 도금층의 두께가 0.001 내지 0.5㎛(0.4 -20 마이크로인치)인 것을 특징으로 하는 반도체 패키지용 리드프레임
  8. 제6항에 있어서 상기 니켈 합금이 80 내지 99.999 중량%의 니켈(Ni)과, 인(P) 0.001 내지 20 중량%로 구성되고, 팔라듐 합금이 80 내지 99.999 중량%의 팔라듐(Pd)과, 금(Au), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 20 중량%로 구성되고, 상기 금 합금이 80 내지 99.999 중량%의 금(Au)과, 팔라듐(Pd), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 20 중량%로 구성되는 반도체 패키지용 리드프레임
  9. 제6항에 있어서 상기 은 합금이 20 내지 99.999 중량%의 은(Ag)과, 금(Au), 팔라듐(Pd), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 80 중량%으로 구성되는 반도체 패키지용 리드프레임
  10. 제9항에 있어서 상기 은 도금층이 51 중량%의 금과 49 중량%의 은으로 구성된 은 합금으로 이루어지는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  11. 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 리드프레임 금속기판을 전처리하는 단계;
    전처리한 리드프레임 금속기판에 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층을 형성하는 단계;
    상기 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층의 상부에 변조된 전류를 인가하여 금(Au) 또는 금(Au) 합금으로 된 금 도금층을 형성하는 단계; 및
    상기 금(Au) 또는 금(Au) 합금으로 된 금(Au) 도금층의 상부에 변조된 전류를 인가하거나 DC 전류를 인가하여 은(Ag) 또는 은(Ag) 합금으로 된 은(Ag) 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 리드프레임의 제조방법.
  12. 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 리드프레임 금속 기판을 전처리하는 단계;
    전처리한 리드프레임 금속기판에 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층을 형성하는 단계;
    니켈 도금층위에 변조된 전류를 인가하여 팔라듐 또는 팔라듐 합금으로 이루어진 팔라듐 도금층을 형성하는 단계;
    상기 팔라듐 또는 팔라듐 합금으로 이루어진 팔라듐 도금층의 상부에 변조된 전류를 인가하여 금(Au) 또는 금(Au) 합금으로 된 금 도금층을 형성하는 단계; 및
    상기 금(Au) 도금층의 상부에 변조된 전류를 인가하거나 DC 전류를 인가하여 은(Ag) 또는 은(Ag) 합금으로 된 은(Ag) 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 리드프레임의 제조방법.
  13. 제11 또는 12항에 있어서, 상기 변조된 전류의 파형은 그 극성이 주기적으로 반전되는 구형파인 것을 특징으로 하는 반도체 패키지용 리드프레임 제조방법
  14. 제11 또는 12항에 있어서, 상기 변조된 전류의 파형은 소정의 직류성분을 가진 것을 특징으로 하는 반도체 패키지용 리드프레임 제조방법.
  15. 제11 또는 12항에 있어서, 상기 팔라듐 및 금 도금층 형성시, 도금액에 인가되는 변조된 전류의 주파수 대역은 100Hz 내지 10000Hz이고 듀티 싸이클은 5 내지 45%이고 평균 전류밀도가 0.1 내지 3A/dm2이며,
    상기 은 도금층 형성시, 도금액에 인가되는 DC 전류의 평균 전류밀도는 1 내지 5A/dm2이고, 변조된 전류를 인가할 경우에는 주파수 대역이 100∼20000㎐이고 듀티 싸이클이 5 ∼ 45%이며 평균 전류밀도가 0.1 ∼ 3A/dm2인 것을 특징으로 하는 반도체 패키지용 리드프레임 제조방법.
KR20010013667A 2001-03-16 2001-03-16 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법 KR100378489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20010013667A KR100378489B1 (ko) 2001-03-16 2001-03-16 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20010013667A KR100378489B1 (ko) 2001-03-16 2001-03-16 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020073805A true KR20020073805A (ko) 2002-09-28
KR100378489B1 KR100378489B1 (ko) 2003-03-29

Family

ID=27697629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20010013667A KR100378489B1 (ko) 2001-03-16 2001-03-16 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100378489B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047250A (ko) * 2002-11-29 2004-06-05 성우전자 주식회사 리드프레임의 제조방법
KR100819800B1 (ko) * 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
KR100828490B1 (ko) * 2007-05-02 2008-05-13 김정식 리드프레임 제조방법
CN117646259A (zh) * 2024-01-29 2024-03-05 深圳市联合蓝海应用材料科技股份有限公司 一种制备金银合金镀层的方法及相应镀层和产品

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020260B1 (ko) * 2008-09-01 2011-03-07 주식회사 티에스피 반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법
KR101144915B1 (ko) * 2008-12-08 2012-05-16 광주과학기술원 자기조립단분자막을 이용한 패턴 형성방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047250A (ko) * 2002-11-29 2004-06-05 성우전자 주식회사 리드프레임의 제조방법
KR100819800B1 (ko) * 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
KR100828490B1 (ko) * 2007-05-02 2008-05-13 김정식 리드프레임 제조방법
CN117646259A (zh) * 2024-01-29 2024-03-05 深圳市联合蓝海应用材料科技股份有限公司 一种制备金银合金镀层的方法及相应镀层和产品
CN117646259B (zh) * 2024-01-29 2024-03-29 深圳市联合蓝海应用材料科技股份有限公司 一种制备金银合金镀层的方法及相应镀层和产品

Also Published As

Publication number Publication date
KR100378489B1 (ko) 2003-03-29

Similar Documents

Publication Publication Date Title
KR100371567B1 (ko) Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
US7245006B2 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US5486721A (en) Lead frame for integrated circuits
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US6713852B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
US7148085B2 (en) Gold spot plated leadframes for semiconductor devices and method of fabrication
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
US6545344B2 (en) Semiconductor leadframes plated with lead-free solder and minimum palladium
JP2000269398A (ja) 半導体デバイスのアルミニウム製リードフレームおよび製造方法
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
CN100508173C (zh) 用于半导体封装的引线框及其生产方法
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
US5530283A (en) Lead frame and lead frame material
KR100203333B1 (ko) 다층 도금 리드프레임
TW517315B (en) Ag-pre-plated lead frame for semiconductor package
KR100209264B1 (ko) 반도체 리드 프레임
KR100254271B1 (ko) 다층 도금 리이드 프레임
KR100503038B1 (ko) 반도체 팩키지용 리드 프레임
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
KR100450090B1 (ko) 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법
JPH10284640A (ja) 半導体装置用ステム
JPH11186483A (ja) 半導体装置用リードフレーム
JPH10247716A (ja) 半導体装置用リードフレームの製造方法
JPS63150949A (ja) 半導体用リ−ドフレ−ム及びその製法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 18