KR101144915B1 - 자기조립단분자막을 이용한 패턴 형성방법 - Google Patents

자기조립단분자막을 이용한 패턴 형성방법 Download PDF

Info

Publication number
KR101144915B1
KR101144915B1 KR1020080124280A KR20080124280A KR101144915B1 KR 101144915 B1 KR101144915 B1 KR 101144915B1 KR 1020080124280 A KR1020080124280 A KR 1020080124280A KR 20080124280 A KR20080124280 A KR 20080124280A KR 101144915 B1 KR101144915 B1 KR 101144915B1
Authority
KR
South Korea
Prior art keywords
substrate
self
pattern
assembled
assembled monolayer
Prior art date
Application number
KR1020080124280A
Other languages
English (en)
Other versions
KR20100065769A (ko
Inventor
정건영
이광호
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020080124280A priority Critical patent/KR101144915B1/ko
Publication of KR20100065769A publication Critical patent/KR20100065769A/ko
Application granted granted Critical
Publication of KR101144915B1 publication Critical patent/KR101144915B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

간단한 방법을 이용하여 선명한 패턴의 형성이 가능한 자기조립단분자막을 이용한 패턴 형성방법이 개시되어 있다. 상기 패턴 형성방법은 기판 상에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴들 사이에 노출된 기판 상에 자기조립단분자막을 형성하는 단계, 상기 기판 상의 상기 포토레지스트 패턴을 제거하여 자기조립단분자 패턴을 형성하는 단계 및 상기 자기조립단분자 패턴이 구비된 기판 상에 전극 잉크를 도포하여 전극패턴을 형성하는 단계를 포함한다.
전도성 고분자, 자기조립단분자막, 패턴, 유기전자소자

Description

자기조립단분자막을 이용한 패턴 형성방법{Method for forming of pattern using self-assembled monolayer}
본 발명은 패턴 형성방법에 관한 것으로, 더욱 상세하게는 자기조립단분자막을 이용한 패턴 형성방법에 관한 것이다.
유기전자소자는 응용범위가 다양하며, 저가이고, 대면적이 가능한 등의 이점이 있어, 전자 소자의 응용에 있어서 실리콘의 대체 물질로 각광을 받아오고 있다. 이러한 유기전자소자는 이차전지, 발광다이오드, 또는 태양전지등의 응용이 가능하다.
이러한 유기전자 소자를 다양한 소자에 적용하기 위해서는 패터닝 공정이 필수적이다. 그러나, 지금까지 이용되고 있는 패터닝 방법은 형성방법이 복잡할 뿐만 아니라, 고가의 장비가 이용되며, 선명한 패턴의 형성이 어려운 등의 문제점이 있다. 또한, 전도성 고분자와 같은 물질은 낮은 가공성을 가지므로, 전도성 고분자를 이용하여 선명한 패턴을 형성하기에는 어려움이 따른다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 간단한 방법을 이용하여 선명한 패턴의 형성이 가능한 자기조립단분자막을 이용한 패턴 형성방법을 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명은 기판 상에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴들 사이에 노출된 기판 상에 자기조립단분자막을 형성하는 단계, 상기 기판 상의 상기 포토레지스트 패턴을 제거하여 자기조립단분자 패턴을 형성하는 단계 및 상기 자기조립단분자 패턴이 구비된 기판 상에 전극 잉크를 도포하여 전극패턴을 형성하는 단계를 포함하는 패턴 형성방법을 제공한다.
상기 포토레지스트 패턴을 형성하기 전에 상기 기판을 친수성 처리하는 단계를 더 포함할 수 있다. 상기 친수성 처리는 산성 처리 또는 염기성 처리일 수 있다. 상기 기판은 산화계 기판 또는 금속 기판일 수 있다. 상기 산화계 기판은 SiO2 기판, Al2O3 기판 또는 ITO 기판일 수 있다. 상기 금속 기판은 Ag 기판, Au 기판, Cu 기판, Pd 기판 또는 Ti 기판일 수 있다. 상기 자기조립단분자막은 반응기로서 실란기 또는 티올기를 구비할 수 있다. 상기 실란기는 클로로 실란기 또는 알콕시 실란기일 수 있다. 상기 자기조립단분자막은 작용기로서 CH3기 또는 CF3기를 구비할 수 있다. 상기 자기조립단분자는 OTS 또는 HDT일 수 있다. 상기 자기조립단분자막은 디핑법 또는 증기법을 이용하여 형성할 수 있다.
상기 전극 잉크는 무기물 또는 전도성 고분자를 함유할 수 있다. 상기 무기물은 Ag, Mg, Au, Al. Pr, Pd 또는 Ni일 수 있다. 상기 전도성 고분자는 PEDOT-PSS 또는 POMeOPT일 수 있다. 상기 전극 패턴은 드랍법, 스핀코팅 또는 도말법등을 이용하여 형성할 수 있다.
상술한 바와 같이 소수성 작용기를 구비하는 자기조립단분자 패턴과 상기 자기조립단분자 패턴들 사이에 친수성 영역이 노출된 기판을 형성하여 상기 기판 상의 친수성 영역에 전극 패턴을 형성하였다.
그 결과, 선명한 전극 패턴이 형성될 수 있으며, 간단한 공정을 이용하여 전도성 고분자와 같은 가공성이 어려운 물질을 패터닝할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하, 도면상의 동일한 구성요소에 대해서는 동일한 참조부호 를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 패터닝 방법을 나타내는 개략도이고, 도 2는 자기조립단분자의 형상을 나타내는 개념도이며, 도 3은 자기조립단분자막의 형성에 의해 기판 표면이 소수성으로 변화되는 과정을 나타내는 개략도이다.
도 1a를 참조하면, 기판(10)이 제공된다. 상기 기판(10)은 친수성 기판일 수 있다. 상기 기판(10)은 산화계 기판 또는 금속 기판등일 수 있다. 상기 산화계 기판, 및 상기 금속 기판은 베이스 기판 상에 산화막, 및 금속 막이 각각 형성된 기판일 수 있다. 구체적으로 상기 산화계 기판은 SiO2 기판, Al2O3 기판 또는 ITO 기판등일 수 있으며, 상기 금속 기판은 Ag 기판, Au 기판, Cu 기판, Pd 기판 또는 Ti 기판등일 수 있다.
상기 기판(10)을 친수성 처리하여 상기 기판(10)의 적어도 상부면 상에 친수성을 부여할 수 있다. 상기 친수성 처리는 산성 처리 또는 염기성 처리등일 수 있다. 만약, 상기 기판(10)이 산화계 기판인 경우에 상기 기판(10)을 산성 처리하여 상기 기판(10)에 OH기를 부여할 수 있으며, 상기 기판(10)이 금속 기판인 경우에 상기 기판(10)을 염기성 처리하여, 상기 기판(10)에 OH기를 부여할 수 있다. 상기 산성 처리 또는 염기성 처리는 산성 용액 또는 염기성 용액이 함유된 용액 내에 상기 기판(10)을 침지하여 수행될 수 있다.
도 1b를 참조하면, 상기 기판(10) 상에 포토레지스트층(11)을 형성할 수 있 다. 상기 포토레지스트층(11)은 스핀코팅을 이용하여 형성할 수 있다. 상기 포토레지스트층(11)을 리소그라피법을 사용하여 패터닝할 수 있다. 상기 리소그라피법은 전자빔 리소그라피법 또는 자외선 리소그라피법등일 수 있다. 구체적으로, 상기 포토레지스트층(11) 상에 패터닝된 전자빔 또는 자외선을 조사할 수 있다.
도 1c를 참조하면, 상기 패터닝된 전자빔 또는 자외선이 조사된 포토레지스트층(11)을 현상(develop)하여 상기 기판(10) 상에 포토레지스트 패턴(12)을 형성할 수 있다. 이 때, 상기 현상을 수행하여 형성된 포토레지스트 패턴들(12) 사이에는 상기 기판(10)의 일부가 노출될 수 있다. 따라서, 상기 기판(10)의 상부는 일부 친수성을 가질 수 있다.
도 1d, 도 2 및 도 3을 참조하면, 상기 포토레지스트 패턴들(12) 사이에 노출된 기판(10) 즉, 포토레지스트 패턴(12)이 형성되지 않은 기판(10) 상에 자기조립단분자막(16)을 형성할 수 있다. 상기 자기조립단분자막(16)은 디핑법(dipping method) 또는 증기법(vaper method) 등을 이용하여 형성할 수 있다.
상기 디핑법은 자기조립단분자와 용매를 혼합한 자기조립단분자용액을 제조하고, 상기 자기조립단분자 용액 내에 상기 포토레지스트 패턴(12)을 구비하는 기판(10)을 디핑시켜 수행할 수 있다.
상기 용매는 톨루엔, 에틸렌글라이콜 또는 클로로벤젠등일 수 있으며, 상기 디핑은 5분 내지 10분동안 수행할 수 있다.
또한, 상기 증기법은 상기 포토레지스트 패턴(12)을 구비하는 기판(10) 상에 자기조립단분자 증기를 제공하여 수행할 수 있다.
상기 자기조립단분자는 반응기(head group, 22), 탄화수소 사슬(hydrocarbon chain, 24) 및 작용기(terminal group, 26)를 구비할 수 있다. 상기 반응기(22)는 실란기(silane group) 또는 티올기(thiol group)를 구비하며, 상기 기판(10)과 결합될 수 있다. 상기 실란기는 클로로 실란기 또는 알콕시 실란기등일 수 있다. 구체적으로, 상기 자기조립단분자는 반응기로서 클로로 실란기를 구비하는 OTS(octadecyltrichlorosilane), 또는 반응기로서 티올기를 구비하는 HDT(hexadecanethiol)일 수 있다. 상기 탄화수소 사슬(24)은 상기 기판(10)과 자기조립단분자 사이 또는 자기조립단분자들 사이에 반데르발스(van der Waals) 인력을 발생시켜 상기 자기조립단분자들이 막을 형성하도록 할 수 있다. 또한, 상기 작용기(26)는 CH3 또는 CF3를 구비하여 소수성을 나타낼 수 있다.
상기 자기조립단분자의 반응기(22)는 특정한 종류의 물질막 상에 선택적으로 반응하여 흡착될 수 있다. 따라서, 상기 기판(10)의 종류에 따라 상기 자기조립단분자의 반응기(22)는 달라질 수 있다. 상기 기판(10)이 산화계 기판인 경우에 상기 자기조립단분자의 반응기(22)는 실란기일 수 있고, 상기 기판(10)이 금속 기판인 경우에 상기 자기조립단분자의 반응기(22)는 티올기일 수 있다.
일 실시예에서, 상기 기판(10)이 산화계 기판인 경우에, 상기 반응기로서 실란기를 갖는 자기조립단분자가 상기 포토레지스트 패턴들(12) 사이에 노출된 기판(10) 상에 선택적으로 흡착하여 자기조립단분자막(16)을 형성한다. 다른 실시예에서, 상기 기판(10)이 금속 기판인 경우에, 상기 반응기로서 티올기를 갖는 자기 조립단분자가 상기 포토레지스트 패턴들(12) 사이에 노출된 기판(10) 상에 선택적으로 흡착하여 자기조립단분자막(16)을 형성한다.
상기 자기조립단분자막(16)은 상기 기판(10)의 측면 및 하부면에도 형성되어 상기 기판(10)을 감쌀 수 있다.
예컨대, 상기 자기조립단분자가 OTS(CH3(CH2)17SiCl3)인 경우, 상기 OTS의 반응기 및 작용기는 각각 SiCl3는 및 CH3로 이루어질 수 있다. 상기 OTS를 디핑법을 이용하여 자기조립단분자막을 형성하는 경우에, 상기 OTS의 반응기는 가수분해에 의해 Si-Cl 결합이 끊어지고, Si-OH 결합이 형성될 수 있다. 상기 Si-OH 결합은 SiO2 기판의 OH기와의 반응에 의해 Si-O-Si 결합이 형성될 수 있다. 그 결과, 상기 SiO2 기판과 상기 OTS는 서로 결합되어, 상기 기판(10) 상에 자기조립단분자막(16)이 형성될 수 있다.
상기 자기조립단분자막(16)이 형성된 기판(10)을 열처리할 수 있다. 상기 열처리는 상기 자기조립단분자막(16)에 포함된 용매를 제거하기 위해 수행될 수 있다. 상기 열처리는 110℃ 내지 130℃의 온도에서 5분 내지 10분간 수행될 수 있다.
도 1e를 참조하면, 포토레지스트 패턴(12)을 제거할 수 있다. 상기 포토레지스트 패턴(12)은 아세톤을 이용하여 제거할 수 있다. 그 결과, 상기 기판(10) 상에 자기조립단분자 패턴(17)이 형성될 수 있다. 따라서, 이와 같이 형성된 자기조립단분자 패턴(17)은 소수성 작용기(26)로 인해 그의 표면이 소수성을 갖고, 상기 노출된 기판(10)은 친수성을 가질 수 있다.
도 1f를 참조하면, 상기 자기조립단분자 패턴(17)이 구비된 기판(10) 상에 전극 잉크를 도포하여 전극패턴(18)을 형성할 수 있다. 상기 전극 잉크의 도포는 드랍법, 도말법 또는 스핀코팅등을 이용하여 수행될 수 있다.
상기 전극 잉크는 무기물 또는 전도성 고분자를 포함할 수 있다. 상기 무기물은 Ag, Mg, Au, Al. Pr, Pd 또는 Ni일 수 있으며, 상기 전도성 고분자는 PEDOT-PSS(poly(3,4-ethlyenedioxythiophene/poly(4-styrenesulfonate)), POMeOPT(poly(3-(2'-methoxy-5'-octyphenyl)thiophene)) 또는 폴리아릴린(polyaniline)일 수 있다.
상기 전극 잉크는 상기 무기물 또는 전도성 고분자에 용매를 혼합하여 제조할 수 있다. 상기 용매는 친수성 용매일 수 있다. 구체적으로 친수성 용매는 물 또는 알코올일 수 있다. 이에 따라 상기 친수성 용매를 함유하는 전극 잉크는 친수성을 가질 수 있다. 따라서, 상기 전극 잉크는 상기 기판(10)과의 친화력이 높은 친수성 영역에만 도포될 수 있다.
전극 패턴(18)이 형성된 기판(10)을 큐어링(curing)할 수 있다. 상기 큐어링은 상기 기판(10)과 전극 패턴(18)의 접착력을 향상시키고, 상기 전극 패턴(18)의 강도를 향상시킬 수 있다.
상기와 같이 간단한 공정을 이용하여 선명한 전극 패턴을 형성할 수 있으며, 전도성 고분자와 같은 가공성이 어려운 물질의 패턴을 가능하게 한다. 이와 같은 패터닝 방법은 연료전지, 태양전지 또는 유기박막 트랜지스터와 같은 유기전자소자의 패터닝 방법으로 이용될 수 있다.
이하에서는 유기박막 트랜지스터의 게이트 전극, 소그전극 및 드레인 전극을 본 발명의 패터닝 방법을 이용하여 형성하였다.
실험예 1
기판으로서 SiO2 기판을 사용하였으며, 스핀코팅을 이용하여 상기 기판 상에 포토레지스트층을 형성하였다. 상기 포토레지스트층을 전자빔 리소그라피법을 이용하여 패터닝을 수행하였다. 상기 패터닝된 포토레지스트층을 현상하여 상기 기판 상에 포토레지스트 패턴을 형성하였다. 이에 따라 형성된 상기 포토레지스트 패턴 사이에는 상기 SiO2 기판이 일부 노출되었다.
상기 포토레지스 패턴들 사이에 노출된 기판 상에 OTS막을 형성하였다. 이때, 상기 OTS막은 상기 기판의 측면 및 하부면에도 형성되었다.
상기 OTS막은 디핑법을 이용하여 형성하였다. 구체적으로 상기 디핑법은 1wt% OTS(시그마 알드리치사)와 99wt% 톨루엔을 혼합한 OTS 용액이 구비된 용기내에 상기 포토레지스트 패턴이 구비된 기판을 침지시켜 수행하였다. 상기 침지는 5분동안 수행하였다.
상기 OTS막이 형성된 기판을 열처리하였다. 상기 열처리는 상기 OTS막에 함유된 용매를 제거하기 위해 수행하였으며, 상기 열처리는 120℃의 온도에서 5분동안 수행하였다. 그런 후, 아세톤을 이용하여 상기 포토레지스트 패턴을 제거하여 자기조립단분자 패턴을 형성하였다.
상기 자기조립단분자 패턴이 구비된 기판 상에 전극 잉크를 도포하여 전극패턴을 형성하였다. 상기 전극 잉크는 PEDOT-PSS의 전도성 고분자와 물을 혼합하여 제조하였으며, 상기 전극 잉크는 드랍법을 이용하여 상기 SiO2 기판 상에 도포하였다.
도 4a는 물과 기판 표면의 접촉각을 나타내는 모식도이다.
도 4a를 참조하면, 기판을 물에 접촉시켰을 때, 상기 물과 상기 기판과의 접촉각은 22.9°로서 상기 기판은 물에 대해 젖음 정도가 높았으며, 물에 대한 친화력이 높은 것을 알 수 있다.
도 4b는 물과 자기조립단분자막이 형성된 기판의 접촉각을 나타내는 모식도이다.
도 4b를 참조하면, 자기조립단분자막이 형성된 기판을 물에 접촉시켰을 때, 상기 물과 상기 기판과의 접촉각은 95.62°로서 상기 기판은 물에 대해 젖음 정도가 낮았다. 이에 따라 자기조립단분자막은 소수성 작용기를 구비하여 그의 표면이 소수성을 가지는 것을 알 수 있으며, 물에 대한 친화력이 낮은 것을 알 수 있다.
도 5는 실험예 1에 따라 형성된 소스-드레인 전극의 형상을 나타내는 SEM 이미지이다.
도 5를 참조하면, 소스-드레인(SD) 전극 패턴은 전체적으로 균일하며 선명한 것을 알 수 있다. 이때, 상기 소스-드레인(SD) 전극의 두께(미도시)는 450nm로 매 우 얇은 층을 형성하였다. 이와 같이 형성된 소스-드레인들(SD) 사이의 폭, W1, W2, W3은 각각, 102㎛(도 5의 a), 49.3㎛(도 5의 b) 및 25㎛(도 5의 c)로 다양하게 형성시킬 수 있다. 또한, 상기 도 5의 a를 확대한 형상을 참조하면(도 5의 d), W1의 폭이 102㎛이며, 상기 폭을 이루는 소스-드레인들의 패턴이 선명한 것을 알 수 있다. 상기 소스-드레인을 유기박막트랜지스터에 응용하는 경우, 상기 폭들(W1, W2, W3)은 반도체층의 채널 폭을 나타낼 수 있다.
도 6은 소스전극 및 드레인 전극의 형상을 나타내는 AFM 이미지이다.
도 6을 참조하면, 실험예 1에 의해 제조된 소스-드레인(SD) 전극 패턴은 표면이 매우 균일한 상태인 것을 알 수 있으며, 상기 소스-드레인 전극 사이의 폭(W)이 약 20㎛인 것을 알 수 있다. .
따라서, 본 발명의 일 실시예에 따른 방법을 이용하여 패터닝을 수행하는 경우, 간단한 방법을 이용하여 선명한 패턴들을 형성시킬 수 있다.
실험예 2
상기 실험예 1과 동일하게 수행하되, 상기 전극 잉크로서 PEDOT-PSS 대신에 은나노입자를 첨가하여 전극 패턴을 형성하였다.
도 7은 본 발명의 실험예 2에 따라 형성된 게이트 전극을 나타내는 SEM 이미지이다.
도 7를 참조하면, 은나노입자를 포함하는 전극 잉크를 이용하여 전체적으로 균일한 게이트 전극(GE, 도 7의 a) 및 얼라인키(AK, 도 7의 b)를 패터닝할 수 있으며, 선명한 패턴을 얻을 수 있었다. 이와 같이 형성된 게이트 전극의 두께는 약 1300nm를 나타내었다(도 7의 d 및 e).
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 패터닝 방법을 나타내는 개략도이다.
도 2는 자기조립단분자의 형상을 나타내는 개념도이다.
도 3은 자기조립단분자막의 형성에 의해 기판 표면이 소수성으로 변화되는 과정을 나타내는 개략도이다.
도 4a는 물과 기판 표면의 접촉각을 나타내는 모식도이다.
도 4b는 물과 자기조립단분자막이 형성된 기판의 접촉각을 나타내는 모식도이다.
도 5는 실험예 1에 따라 형성된 소스-드레인 전극의 형상을 나타내는 SEM 이미지이다.
도 6은 소스전극 및 드레인 전극의 형상을 나타내는 AFM 이미지이다.
도 7은 본 발명의 실험예 2에 따라 형성된 게이트 전극을 나타내는 SEM 이미지이다.
<도면의 주요부분에 대한 부호의 설명>
10: 기판 11: 포토레지스트층
12: 포토레지스트 패턴 16: 자기조립단분자막
17: 자기조립단분자 패턴 18: 전극 패턴

Claims (15)

  1. 삭제
  2. 기판 표면을 친수성으로 처리하는 단계;
    상기 기판 상에 포토레지스트 패턴들을 형성하는 단계;
    상기 포토레지스트 패턴들을 제외한 기판의 친수성 표면 상에 소수성 자기조립단분자막을 형성하는 단계;
    상기 포토레지스트 패턴들을 제거하여 소수성 자기조립단분자 패턴들을 형성하고, 상기 포토레지스트 패턴들 하부의 친수성 표면을 노출시키는 단계; 및
    상기 소수성 자기조립단분자 패턴들이 구비된 기판 상에 친수성 전극 잉크를 도포하여, 상기 소수성 자기조립단분자 패턴들 사이의 친수성 표면 상에만 접하는 나노 전극패턴을 형성하는 단계를 포함하는 패턴 형성방법.
  3. 제 2 항에 있어서,
    상기 친수성 처리는 산성 처리 또는 염기성 처리인 패턴 형성방법.
  4. 제 2 항에 있어서,
    상기 기판은 산화계 기판 또는 금속 기판인 패턴 형성방법.
  5. 제 4 항에 있어서,
    상기 산화계 기판은 SiO2 기판, Al2O3 기판 또는 ITO 기판인 패턴 형성방법.
  6. 제 4 항에 있어서,
    상기 금속 기판은 Ag 기판, Au 기판, Cu 기판, Pd 기판 또는 Ti 기판인 패턴 형성방법.
  7. 제 2 항에 있어서,
    상기 자기조립단분자막은 반응기로서 실란기 또는 티올기를 구비하는 패턴 형성방법.
  8. 제 7 항에 있어서,
    상기 실란기는 클로로 실란기 또는 알콕시 실란기인 패턴 형성방법.
  9. 제 2 항에 있어서,
    상기 자기조립단분자막은 작용기로서 CH3기 또는 CF3기를 구비하는 패턴 형성방법.
  10. 제 2 항에 있어서,
    상기 자기조립단분자는 OTS 또는 HDT인 패턴 형성방법.
  11. 제 2 항에 있어서,
    상기 자기조립단분자막은 디핑법 또는 증기법을 이용하여 형성하는 패턴 형성방법.
  12. 제 2 항에 있어서,
    상기 전극 잉크는 무기물 또는 전도성 고분자를 함유하는 패턴 형성방법.
  13. 제 12 항에 있어서,
    상기 무기물은 Ag, Mg, Au, Al. Pr, Pd 또는 Ni인 패턴 형성방법.
  14. 제 12 항에 있어서,
    상기 전도성 고분자는 PEDOT-PSS, POMeOPT 또는 폴리아릴린인 패턴 형성방법.
  15. 제 2 항에 있어서,
    상기 전극 패턴은 드랍법, 스핀코팅 또는 도말법을 이용하여 형성하는 패턴 형성방법.
KR1020080124280A 2008-12-08 2008-12-08 자기조립단분자막을 이용한 패턴 형성방법 KR101144915B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080124280A KR101144915B1 (ko) 2008-12-08 2008-12-08 자기조립단분자막을 이용한 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080124280A KR101144915B1 (ko) 2008-12-08 2008-12-08 자기조립단분자막을 이용한 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20100065769A KR20100065769A (ko) 2010-06-17
KR101144915B1 true KR101144915B1 (ko) 2012-05-16

Family

ID=42364960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080124280A KR101144915B1 (ko) 2008-12-08 2008-12-08 자기조립단분자막을 이용한 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR101144915B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374072B1 (ko) * 2012-10-23 2014-03-13 한국생산기술연구원 잉크방울의 낙하 위치제어를 통한 인쇄패턴 형성방법
US9557603B2 (en) 2014-05-20 2017-01-31 Samsung Display Co., Ltd. Method of manufacturing liquid crystal display panel
WO2020091198A1 (ko) * 2018-11-01 2020-05-07 주식회사 라훔나노테크 무에칭-인쇄형 마이크로 전극의 패턴을 형성하는 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120090594A (ko) 2011-02-08 2012-08-17 삼성전자주식회사 고분자 전극의 제조방법 및 고분자 전극을 채용한 고분자 구동기
JP6151275B2 (ja) * 2012-01-11 2017-06-21 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ パターニングされた有機半導体層
KR102340755B1 (ko) * 2013-12-17 2021-12-17 도쿄엘렉트론가부시키가이샤 기판 상의 자가조립 단층 또는 주기적 유기실리케이트의 스핀온 코팅을 위한 시스템 및 방법
KR101566263B1 (ko) 2014-02-28 2015-11-05 연세대학교 산학협력단 초해상막 및 이를 이용한 리소그래피 방법
KR102144873B1 (ko) * 2014-11-28 2020-08-18 한국전자통신연구원 그래핀의 전사 방법, 그를 이용한 유기 발광 소자의 제조방법, 및 표시장치의 제조방법
KR102482456B1 (ko) 2017-03-13 2022-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102048417B1 (ko) * 2017-11-09 2019-11-26 동국대학교 산학협력단 후면전극 기판 및 이의 제조방법
CN112289980A (zh) * 2020-11-05 2021-01-29 珠海冠宇电池股份有限公司 一种极片及其清洗方法
CN112768559A (zh) * 2021-01-06 2021-05-07 中国科学院上海高等研究院 太阳电池结构及基于丝网印刷制备太阳电池栅线的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378489B1 (ko) * 2001-03-16 2003-03-29 삼성테크윈 주식회사 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
KR20040102853A (ko) * 2003-05-29 2004-12-08 알파디스플레이 (주) 유기이엘용 아이티오(ito) 기판 및 그 제조방법
KR20050022363A (ko) * 2003-08-26 2005-03-07 소니 인터내셔널(유로파) 게엠베하 유기 물질 또는 유기 및 무기 물질의 조합의 패터닝 방법
KR100557641B1 (ko) * 2002-12-30 2006-03-10 주식회사 하이닉스반도체 포토레지스트 패턴 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378489B1 (ko) * 2001-03-16 2003-03-29 삼성테크윈 주식회사 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
KR100557641B1 (ko) * 2002-12-30 2006-03-10 주식회사 하이닉스반도체 포토레지스트 패턴 형성방법
KR20040102853A (ko) * 2003-05-29 2004-12-08 알파디스플레이 (주) 유기이엘용 아이티오(ito) 기판 및 그 제조방법
KR20050022363A (ko) * 2003-08-26 2005-03-07 소니 인터내셔널(유로파) 게엠베하 유기 물질 또는 유기 및 무기 물질의 조합의 패터닝 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374072B1 (ko) * 2012-10-23 2014-03-13 한국생산기술연구원 잉크방울의 낙하 위치제어를 통한 인쇄패턴 형성방법
US9557603B2 (en) 2014-05-20 2017-01-31 Samsung Display Co., Ltd. Method of manufacturing liquid crystal display panel
WO2020091198A1 (ko) * 2018-11-01 2020-05-07 주식회사 라훔나노테크 무에칭-인쇄형 마이크로 전극의 패턴을 형성하는 방법
KR20200050499A (ko) * 2018-11-01 2020-05-12 주식회사 라훔나노테크 무에칭­인쇄형 마이크로 전극의 패턴을 형성하는 방법
KR102120040B1 (ko) * 2018-11-01 2020-06-10 주식회사 라훔나노테크 무에칭­인쇄형 마이크로 전극의 패턴을 형성하는 방법

Also Published As

Publication number Publication date
KR20100065769A (ko) 2010-06-17

Similar Documents

Publication Publication Date Title
KR101144915B1 (ko) 자기조립단분자막을 이용한 패턴 형성방법
JP4923904B2 (ja) 親水性および／または親油性の異なる領域を同一表面上に備える基板を生産する方法
US6860956B2 (en) Methods of creating patterns on substrates and articles of manufacture resulting therefrom
US8440518B2 (en) Method for manufacturing a pattern formed body, method for manufacturing a functional element, and method for manufacturing a semiconductor element
KR101355167B1 (ko) 적어도 세 개의 고분자 블록을 구비하는 블록 공중합체를이용한 미세 패턴 형성 방법
US10538859B2 (en) Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
US20080257187A1 (en) Methods of forming a stamp, methods of patterning a substrate, and a stamp and a patterning system for same
Jiang et al. Nanoscaled surface patterning of conducting polymers
JP5121264B2 (ja) 積層構造体及びその製造方法
KR20090083091A (ko) 블록 공중합체를 이용한 미세 패턴 형성 방법
JP2007116132A (ja) 基板の製造方法
KR101242031B1 (ko) 말단 작용기의 자기배열을 이용한 패턴 형성 방법
JP2005532682A (ja) パターン形成方法
KR20070120390A (ko) 초소수성 물질을 이용한 용액 타입의 패턴 형성 방법
KR20080048195A (ko) 전도성 폴리머 패턴 형성 방법
JP2011259001A (ja) パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
KR100963204B1 (ko) 플렉시블 투명전극 제조 방법
KR100878028B1 (ko) 자기조립단분자막을 이용한 패턴 형성 방법
KR101652339B1 (ko) 자기조립 단분자막에 의하여 처리된 몰드를 이용한 패턴 형성 방법
KR20140099409A (ko) 자기조립 단분자막의 표면 개질을 이용한 패턴의 전사 방법
KR20080100195A (ko) 반도체 디바이스 제조 방법
KR100968809B1 (ko) 산화 아연 나노 패턴 형성방법
Yang et al. A simple method to fabricate a conductive polymer micropattern on an organic polymer substrate
JP6048303B2 (ja) 有機半導体装置の製造方法
US20120231578A1 (en) Fabricating method of organic thin film transistor having a hydrophobic layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160610

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee