KR101020260B1 - 반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법 - Google Patents

반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법 Download PDF

Info

Publication number
KR101020260B1
KR101020260B1 KR1020080085968A KR20080085968A KR101020260B1 KR 101020260 B1 KR101020260 B1 KR 101020260B1 KR 1020080085968 A KR1020080085968 A KR 1020080085968A KR 20080085968 A KR20080085968 A KR 20080085968A KR 101020260 B1 KR101020260 B1 KR 101020260B1
Authority
KR
South Korea
Prior art keywords
copper
plating
metal substrate
semiconductor device
plating solution
Prior art date
Application number
KR1020080085968A
Other languages
English (en)
Other versions
KR20100026818A (ko
Inventor
정치규
홍용호
우협성
Original Assignee
주식회사 티에스피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티에스피 filed Critical 주식회사 티에스피
Priority to KR1020080085968A priority Critical patent/KR101020260B1/ko
Publication of KR20100026818A publication Critical patent/KR20100026818A/ko
Application granted granted Critical
Publication of KR101020260B1 publication Critical patent/KR101020260B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법에 관한 것으로서, 더욱 상세하게는 금속 기재와 도금층 사이의 밀착력이 우수할 뿐만 아니라, 환경 친화적인 반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법에 관한 것이다.
이를 위해 본 발명은 구리, 구리 합금, 철, 철 합금, 니켈, 니켈 합금 중 선택된 어느 하나로 형성된 금속 기재와; 상기 금속 기재의 표면에 구리로 형성된 하지 도금층과; 상기 하지 도금층 위에 구리, 니켈, 은 중 선택된 어느 하나로 형성된 메인 도금층을 포함하여 구성된 반도체 장치용 금속기판이 개시된다.
또한, 황산구리(CuSO4·5H2O) 또는 피로인산구리(Cu2P2O7·3H2O) 중 선택된 어느 하나가 구리 이온의 공급원으로 이용되며, 구리의 농도는 1 ~ 100g/L인 반도체 장치용 금속기판을 위한 도금액이 개시된다.
더불어, 상기 도금액을 이용하여 금속 기재를 도금하되, 상기 도금액의 온도는 40℃ 이하가 되도록 하는 도금방법이 개시된다.
반도체, 금속기판, 리드프레임, 도금, 구리 하지 도금액

Description

반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법{Metal substrate for semiconductor device and plating solution and plating method for the same}
본 발명은 반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법에 관한 것으로서, 더욱 상세하게는 금속 기재와 도금층 사이의 밀착력이 우수할 뿐만 아니라, 환경 친화적인 반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법에 관한 것이다.
일반적으로 반도체 장치용 리드프레임은 반도체 칩과 함께 반도체 장치를 이루는 핵심 재료로서, 반도체 장치의 내부와 외부를 연결시켜 주는 도선의 역할과 반도체 칩을 지지해 주는 지지체의 역할을 수행하게 된다.
상기와 같은 기능을 갖는 리드프레임은 통상 기계적인 방법과 화학적인 방법을 이용하여 제조하고 있다.
상기한 기계적인 제조방법은 순차적으로 이송되는 프레스 금형장치를 이용하 여 얇은 금속 기재를 원하는 형상으로 성형하는 것으로서, 이러한 제조방법은 주로 리드프레임을 대량 생산하는 경우에 적용하는 방법이며, 반면에 화학적인 제조방법은 화학 약품을 이용하여 금속 기재의 국소 부위를 부식시킴으로써, 원하는 제품을 성형하는 화학적 식각 방법으로, 이러한 제조방법은 다품종, 소량 생산 위주로 적용되는 방법이다.
상기 두 가지 제조방법 중 어떤 방법으로 제조되든지 간에 제조된 리드프레임은 그 리드프레임에 실장 되는 형태 등에 따라 다양한 구조를 가질 수 있는데, 예를 들면 도 3에 도시된 바와 같이, 일반적인 디스크리트류 리드프레임의 구조를 가질 수 있다.
첨부도면을 참고하여, 상기 리드프레임(100)은 반도체 제조공정 중, 각종 구조물을 지지하는 프레임(200)과, 상기 프레임(200)에 연결된 채 기억소자인 반도체 칩을 장착하는 다이 패드(300)와, 와이어 본딩에 의해 반도체 칩과 연결되는 다수의 리드(400)로 이루어져 있다.
또한, 도 4에 도시된 바와 같이 종래 리드프레임(100)의 도금 구조는 일반적으로 금속 기재(101)(프레임, 다이패드, 리드 등)와, 상기 금속 기재(101)의 표면에 형성된 일정 두께의 구리 도금층(102)으로 이루어져 있다.
한편, 종래 일반적으로 많이 사용되어지고 있는 구리 하지 도금 구조는 구리 이온의 주공급원인 시안화구리칼륨(KCN)과, 양극의 용해를 돕고 전해액의 전도도를 높이기 위해 사용되는 시안화칼륨(CN) 등으로 구성되어 있으며, 이들을 용해하는데 사용되는 물은 기본적으로 불순물이 없으며, 구리의 전착 특성을 가질 수 있도록 광택제나 습윤제 같은 첨가제를 미량 포함시켜 도금액을 구성하고 있다.
그런데, 이러한 종래 도금 구조는 시안이라는 독극물을 사용하여 환경에 유해하다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로서, 금속 기재와 도금층 사이의 밀착력이 우수할 뿐만 아니라, 환경 친화적인 비시안계 구리 하지 도금층을 포함하는 반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법을 제공하고자 한다.
상기와 같은 목적을 달성하기 위하여 본 발명은 구리, 구리 합금, 철, 철 합금, 니켈, 니켈 합금 중 선택된 어느 하나로 형성된 금속 기재(11)와; 상기 금속 기재(11)의 표면에 구리로 형성된 하지 도금층(12)과; 상기 하지 도금층(12) 위에 구리, 니켈, 은 중 선택된 어느 하나로 형성된 메인 도금층(13)을 포함하여 구성되는 반도체 장치용 금속기판에 있어서, 상기 하지 도금층(12)을 형성하는 구리 이온의 공급원은 황산구리(CuSO4·5H2O) 또는 피로인산구리(Cu2P2O7·3H2O) 중 선택된 어느 하나를 포함하고, 구리 이온의 농도는 1 ~ 100g/L인 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명은 구리로 형성된 하지 도금층(12)을 포함하는 반도체 장치용 금속기판을 위한 도금액에 있어서, 상기 도금액은, 상기 하지 도금층(12)을 형성하는 구리 이온의 공급원으로서, 황산구리(CuSO4·5H2O) 또는 피로인산구리(Cu2P2O7·3H2O) 중 선택된 어느 하나를 포함하고, 구리 이온의 농도는 1 ~ 100g/L인 것을 특징으로 한다.
삭제
본 발명은 상술한 도금액을 이용하여 반도체 장치용 금속기판의 금속 기재(11)를 도금하는 도금 방법에 있어서, 상기 도금액의 온도는 5℃ 내지 40℃ 범위가 되도록 한 것을 특징으로 한다.
바람직한 실시예로서, 상기 금속 기재(11)는 구리, 구리 합금, 철, 철 합금, 니켈, 니켈 합금 중 선택된 어느 하나이며, 상기 도금액은 그 양극으로 불용성 양극 또는 전기동 양극 중 선택된 어느 하나를 사용하는 것을 특징으로 한다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법에 의하면, 금속 기재 위에 밀착력이 우수한 구리 하지 도금층을 형성하여 제품 품질이 우수하며, 특히 구리 하지 도금액이 시안과 같이 취급하기 어려운 유해물질이 아니므로 환경 친화적이다.
또한, 환경 친화적인 구리 하지 도금액이 도포되므로 폐수 처리 비용을 절감할 수 있는 효과가 있다.
이하, 첨부도면을 참조하여 본 발명의 구성에 대해 상세하게 설명하면 다음과 같다.
본 발명은 금속 기재 위에 밀착력이 우수한 구리 하지 도금층을 형성하여 제품 품질이 우수한 새로운 반도체 장치용 리드프레임을 위한 비시안계 구리 하지 도금액이 도포된 반도체 장치용 금속기판과 도금 방법을 제공하게 된다.
또한, 본 발명에 의한 구리 하지 도금액은 시안과 같이 취급하기 어려운 유해물질을 사용하지 않으므로, 환경친화적이며, 폐수 처리 비용을 절감할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일실시예에 따른 반도체 장치용 리드프레임을 나타내는 단면도이다.
첨부도면에 도시된 바와 같이, 본 발명에 의한 반도체 장치용 리드프레임(10)은 대략 판상의 금속 기재(11)와, 상기 금속 기재(11)의 표면에 구리로 형성된 하지 도금층(12), 외곽의 메인 도금층(13)을 포함한다.
먼저 상기 금속 기재(11)는 구리, 구리 합금, 철, 철 합금, 니켈, 니켈 합금 또는 그 등가물 중 선택된 어느 하나가 가능하지만, 여기서 그 재질을 한정하는 것은 아니다.
또한, 상기 하지 도금층(12)은 상기 금속 기재(11)의 일측 표면에만 형성되거나 또는 양측 표면에 모두 형성될 수 있다.
또한, 상기 외곽의 메인 도금층(13)은 일측 표면에만 형성되거나 또는 양측 표면에 모두 형성될 수 있으며, 본 발명에 따른 바람직한 실시예에서 상기 메인 도금층(33)의 재질을 한정하는 것은 아니다.
즉, 상기 메인 도금층(13)은 구리 외에 니켈, 은 또는 그 등가물을 사용할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 반도체 장치용 리드프레임을 나타내는 단면도이다.
첨부도면에 도시된 바와 같이, 본 발명은 금속 기재(11)와 금속 기재(11) 위에 중간 도금층(14)이 형성되고, 다시 그 위에 구리 하지 도금층(12), 외곽의 메인 도금층(13)으로 형성된다.
본 발명에 따른 바람직한 실시예에서 상기 중간 도금층(14)과 외곽의 메인 도금층(13)의 재질을 한정하는 것은 아니다.
즉, 상기 중간 도금층(14)은 니켈 또는 그 등가물을 사용할 수 있으며, 외곽의 메인 도금층(13)은 구리 외에 니켈, 은 또는 그 등가물을 사용하는 것이 바람직하다.
계속해서, 본 발명에 따른 반도체 장치용 리드프레임을 위한 도금액의 조성을 설명하면 다음과 같다.
본 발명에 따른 도금액은 구리로 이루어져 있다.
상기 구리 이온의 공급원은 시안 화합물을 제외한 황산구리(CuSO4·5H2O)와 피로인산구리(Cu2P2O7·3H2O) 또는 그 등가물 중에 어느 하나일 수 있다.
여기서, 구리 이온의 농도는 1 ~ 100g/L인 바, 그 농도가 100g/L 초과하여서는 구리의 치환 도금 형성에 의하여 도금층의 밀착성이 떨어지기 쉬우므로 상기한 범위 내에서 농도를 조절하는 것이 바람직하다.
계속해서, 본 발명에 의한 반도체 장치용 리드프레임을 위한 도금방법을 설 명하기로 한다.
본 발명은 상술한 바와 같은 농도를 갖는 도금액을 이용하여 금속 기재(11)를 도금하되, 도금액의 온도는 40℃ 이하가 되도록 한다.
여기서, 도금액의 온도가 상기와 같이, 40℃를 초과하게 되면 구리의 치환 도금 형성에 의하여 도금층의 밀착성이 떨어지기 쉬운 문제점이 있으므로 상기한 범위 내에서 온도를 조절하는 것이 바람직하다.
더불어, 구리 하지 도금액은 이물질에 의하여 오염될 경우, 구리 도금의 밀착력이 떨어지므로 그 양극으로 불용성 양극이나 전기동 양극 또는 그 등가물 중에 어느 하나를 선택하여 사용하게 된다.
상기 불용성 양극으로는 도금액과 맞닿은 부분이 백금, 티타늄, 이리듐 또는 그 등가물 중의 어느 하나의 재질로 이루어진 것으로서, 도금액 중에서 용해되지 않고 전류가 잘 통하며 수소 과전압이 적은 장점이 있다.
또한, 상기 전기동 양극은 고순도 구리인 전기동을 재질로 하는 것으로서, 도금액 중에 용해되나 불순물이 거의 없어 도금액이 오염되지 않게 된다.
또한, 본 발명은 상기 금속 기재(11)로서 상술한 바와 같이 구리, 구리 합금, 철, 철 합금, 니켈, 니켈 합금 또는 그 등가물 중 선택된 어느 하나일 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다.
또한, 상기 금속 기재(11)에는 니켈 또는 그 등가물이 미리 도금될 수 있으나, 이것도 본 발명에서 한정하는 것은 아니다.
이하, 본 발명을 다음의 실시예에 의거하여 더욱 상세히 설명하겠는 바, 본 발명이 실시예에 한정되는 것은 아니다.
실시예 비교예
이하, 본 발명에 따른 실시예 및 비교예을 표 1, 표 2를 참조하여 설명하기로 한다.
(1) 시료 제작
먼저 구리, 구리 합금, 철, 철 합금, 니켈 또는 니켈 합금 등의 금속 기재에 상술한 바와 같은 조성을 갖는 구리 하지 도금액으로 하지 도금층을 형성한 후 구리 도금액으로 외곽의 메인 도금층을 형성하였다.
(2) 구리 함량에 따른 도금층의 물리적 특성
여기서, 도금층의 밀착성은 +자 모양으로 칼질을 한 후 칼날에 의해서 도금층이 뜯겨져 나가지 않고, 테이프로 접착 후 떼어냈을 때 테이프에 도금층이 묻어나지 않으면 양호, 그렇지 않으면 불량으로 처리하였다.
실시예 1 내지 4에서와 같이 구리 이온 농도가 1 ~ 100g/L일 경우 밀착성이 양호하게 나타났다.
그러나, 비교예 5 및 6에서와 같이 구리 이온 농도가 100g/L을 초과할 경우 밀착성이 불량하게 나타났다.
분류 구리 함량 (g/L) 도금 밀착성
실시예 1 1 양호
실시예 2 10 양호
실시예 3 50 양호
실시예 4 100 양호
비교예 5 150 불량
비교예 6 200 불량
(3) 도금 조건에 따른 도금층의 물리적 특성
실시예 1 내지 4에서와 같이 도금액의 온도가 40℃ 이하일 경우, 도금 밀착성이 양호하게 나타났다.
비교예 5 및 6에서와 같이 도금액의 온도가 40℃를 초과하게 되면 치환 도금에 의하여 도금의 밀착성이 불량하게 나타났다.
분류 도금액 온도 (℃) 도금 밀착성
실시예 1 5 양호
실시예 2 10 양호
실시예 3 25 양호
실시예 4 40 양호
비교예 5 45 불량
비교예 6 50 불량
따라서, 본 발명에 따른 실시예에서, 반도체 장치용 리드프레임용 구리 하지 도금액의 구리 이온 농도가 1 ~ 100g/L이며, 이러한 농도를 갖는 도금액의 온도가 40℃ 이하에서, 밀착력이 가장 양호하게 나타남을 확인할 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않으며, 특허청구범위에서 청구된 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 기재된 청구범위 내에 있게 된다.
도 1은 본 발명의 일실시예에 따른 반도체 장치용 금속기판을 나타내는 단면도,
도 2는 본 발명의 다른 실시예에 따른 반도체 장치용 금속기판을 나타내는 단면도,
도 3은 일반적인 종래의 반도체 장치용 금속기판의 일례를 나타내는 평면도,
도 4는 일반적인 종래의 반도체 장치용 금속기판의 도금상태를 나타내는 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 리드프레임 11 : 금속 기재
12 : 하지 도금층 13 : 메인 도금층
14 : 중간 도금층

Claims (7)

  1. 구리, 구리 합금, 철, 철 합금, 니켈, 니켈 합금 중 선택된 어느 하나로 형성된 금속 기재(11)와;
    상기 금속 기재(11)의 표면에 구리로 형성된 하지 도금층(12)과;
    상기 하지 도금층(12) 위에 구리, 니켈, 은 중 선택된 어느 하나로 형성된 메인 도금층(13)을 포함하여 구성되는 반도체 장치용 금속기판에 있어서,
    상기 하지 도금층(12)을 형성하는 구리 이온의 공급원은 황산구리(CuSO4·5H2O) 또는 피로인산구리(Cu2P2O7·3H2O) 중 선택된 어느 하나를 포함하고, 구리 이온의 농도는 1 ~ 100g/L인 것을 특징으로 하는 반도체 장치용 금속기판.
  2. 삭제
  3. 구리로 형성된 하지 도금층(12)을 포함하는 반도체 장치용 금속기판을 위한 도금액에 있어서,
    상기 도금액은, 상기 하지 도금층(12)을 형성하는 구리 이온의 공급원으로서, 황산구리(CuSO4·5H2O) 또는 피로인산구리(Cu2P2O7·3H2O) 중 선택된 어느 하나를 포함하고, 구리 이온의 농도는 1 ~ 100g/L인 것을 특징으로 하는 반도체 장치용 금속기판을 위한 도금액.
  4. 제3항의 도금액을 이용하여 반도체 장치용 금속기판의 금속 기재(11)를 도금하는 도금 방법에 있어서,
    상기 도금액의 온도는 5℃ 내지 40℃ 범위가 되도록 한 것을 특징으로 하는 반도체 장치용 금속기판을 위한 도금방법.
  5. 삭제
  6. 제4항에 있어서,
    상기 도금액은 그 양극으로 불용성 양극 또는 전기동 양극 중 선택된 어느 하나를 사용하는 것을 특징으로 하는 반도체 장치용 금속기판을 위한 도금방법.
  7. 삭제
KR1020080085968A 2008-09-01 2008-09-01 반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법 KR101020260B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080085968A KR101020260B1 (ko) 2008-09-01 2008-09-01 반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080085968A KR101020260B1 (ko) 2008-09-01 2008-09-01 반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법

Publications (2)

Publication Number Publication Date
KR20100026818A KR20100026818A (ko) 2010-03-10
KR101020260B1 true KR101020260B1 (ko) 2011-03-07

Family

ID=42178100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080085968A KR101020260B1 (ko) 2008-09-01 2008-09-01 반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법

Country Status (1)

Country Link
KR (1) KR101020260B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378489B1 (ko) * 2001-03-16 2003-03-29 삼성테크윈 주식회사 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
KR100494532B1 (ko) * 2002-12-30 2005-06-13 주식회사 티에스피 다층 도금한 리드프레임 및 이의 제조방법
KR100691337B1 (ko) * 2005-06-24 2007-03-12 주식회사 아큐텍반도체기술 국부 도금을 이용한 반도체 장치 제조용 리드 프레임

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378489B1 (ko) * 2001-03-16 2003-03-29 삼성테크윈 주식회사 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
KR100494532B1 (ko) * 2002-12-30 2005-06-13 주식회사 티에스피 다층 도금한 리드프레임 및 이의 제조방법
KR100691337B1 (ko) * 2005-06-24 2007-03-12 주식회사 아큐텍반도체기술 국부 도금을 이용한 반도체 장치 제조용 리드 프레임

Also Published As

Publication number Publication date
KR20100026818A (ko) 2010-03-10

Similar Documents

Publication Publication Date Title
JP2007254860A (ja) めっき膜及びその形成方法
US20060016694A1 (en) Tin-plated film and method for producing the same
JP2006009039A (ja) ウィスカー成長が抑制されたスズ系めっき皮膜及びその形成方法
KR101341159B1 (ko) 고반사율을 갖는 led 리드프레임 도금 방법
US9870930B2 (en) Method for producing substrate for mounting semiconductor element
CN116783331A (zh) 金属填充微细结构体及金属填充微细结构体的制造方法
KR101020260B1 (ko) 반도체 장치용 금속기판 및 이를 위한 도금액과 도금방법
JP5766318B2 (ja) リードフレーム
KR101342359B1 (ko) 너트의 내측 표면처리 방법
US10914018B2 (en) Porous Cu on Cu surface for semiconductor packages
US10648096B2 (en) Electrolyte, method of forming a copper layer and method of forming a chip
JP2014123760A5 (ko)
US20040231978A1 (en) Electrode attachment to anode assembly
JP2005163096A5 (ko)
JP2005336554A (ja) 錫めっき皮膜及びめっき皮膜の製造方法
JP5302140B2 (ja) 置換めっき層の剥離方法
JP4552468B2 (ja) 錫めっき皮膜のウイスカ検査方法
KR100637870B1 (ko) 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법
KR102148316B1 (ko) 전기적 접촉 단자
JP2000012762A (ja) 耐食性に優れる電気電子機器用部品材料、及びその製造方法
JPH0421000B2 (ko)
KR100727270B1 (ko) 인쇄 회로 기판 제작을 위한 도금 전극 구조 및 이를 구비한 전해 도금 장치
KR102148295B1 (ko) 전기적 접촉 단자
CN114000127A (zh) 由第一金属制成的包括由第二金属制成的包覆层的线的制造方法
JP2005324143A (ja) 金属部品の洗浄方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee