JPS63150949A - 半導体用リ−ドフレ−ム及びその製法 - Google Patents

半導体用リ−ドフレ−ム及びその製法

Info

Publication number
JPS63150949A
JPS63150949A JP61297289A JP29728986A JPS63150949A JP S63150949 A JPS63150949 A JP S63150949A JP 61297289 A JP61297289 A JP 61297289A JP 29728986 A JP29728986 A JP 29728986A JP S63150949 A JPS63150949 A JP S63150949A
Authority
JP
Japan
Prior art keywords
tin
lead frame
semiconductor
nickel
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61297289A
Other languages
English (en)
Inventor
Shinji Dewaki
伸二 出分
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemical Denshi Co Ltd
Original Assignee
Nippon Chemical Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemical Denshi Co Ltd filed Critical Nippon Chemical Denshi Co Ltd
Priority to JP61297289A priority Critical patent/JPS63150949A/ja
Publication of JPS63150949A publication Critical patent/JPS63150949A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本願発明は次に述べる問題点の解決を目的とする。
（産業上の利用分野）　この発明はトランジスター、Ｉ
Ｃ（集積回路）、ＬＳＩ（超集積回路）、ヘラター等の
半導体用リードフレームに関するものである。
（従来の技術）　　リードフレーム基体の全面に対して
スズとコバルトの合金の鍍金を施した半導体用リードフ
レーム（例えば特公昭５７−１１４０号公報参照）は、
そのリードフレームに対して半導体のチップを乗せ、そ
の外側を樹脂で封することにより半導体が完成するが、
上記のように全面に鍍金を施す為、価格がその鍍金材料
分だけ高くなる問題がある。このような全面鍍金による
価格の上昇の問題を解決する為には、上記リードフレー
ム基体の一部のみに貴金属を鍍金したほうが良い場合も
ある。しかしそのようなものは、完成した半導体を使用
する時における半田付性を良好ならしめる為に、上記の
ような樹脂封入の後に多数のリード線に対して半田鍍金
を施す必要を生ずる問題がある。
（発明が解決しようとする問題点）　この発明は上記従
来の問題点を除き、安価でしかも緒特性の良好な半導体
用リードフレームを提供しようとするものである。
本願発明の構成は次の通りである。
（問題点を解決する為の手段）　本願発明は前記請求の
範囲記載の通りの手段を講じたものであってその作用は
次の通りである。
（作用）　導電性の半導体用リードフレーム基体に、ス
ズ４５〜８５％に対しニッケル５５〜１５％の合金鍍金
が施されて半導体用リードフレームが出来上がる。この
半導体用リードフレームは耐蝕性、基体に対する鍍金層
の密着性等の特性が良好である。
（実施例）以下本願の実施例を示す図面について説明す
る。銅、ニッケル合金、鉄等の導電性の良い薄板状の任
意の素材をプレスして、第１図に示すような周知のｒｃ
（集積回路）用のり−ドフレーム１やトランジスター、
ＬＳＩ（超集積回路）、ヘフター等の半導体用リードフ
レーム基体を成型する。次に、これに任意公知の前処理
を施し、その後にスズ４５〜８５％及びニッケル５５〜
１５％の比率でなる合金を用いて、第３図の如き状態で
用いられる全部分或いはダイパー２を含む全面に鍍金処
理を施すことにより、リードフレーム１が完成する。こ
の場合、実験では製品の特性上置も好ましい比率は、ス
ズ５５〜８０％、ニッケル４５〜２０％テアった。なお
、半導体用フレーム基体の厚みは例えばトランジスター
用は通常０．３〜０．４ｆｌ、ｒｃ用は０．２５ｍ位の
ものを用い、鍍金手段は電気鍍金手段を用いる。尚リー
ドフレームｌにおいて、３は複数のリードフレーム要素
、４はリード線、５はダム、６は装着部を夫々示す。
上記のようにして完成したリードフレーム１は半導体製
品の組立部門において、装着部６を４００　’Ｃにて３
分間加熱した後に、そこに第２図に示すようにＩＣシリ
コンチップ７が溶着される。この場合、リードフレーム
１は耐熱性が優秀であるため、４００℃の３分間加熱を
受けても装着部６に変質や変色は見られない。次にこの
シリコンチップ７と両側のリード線４．４とを夫々結ぶ
金線又はアルミ線、銅線等の接！！８．８が図示の如く
ボンディングされる。この場合、前工程における４００
℃の加熱に耐えた後であっても、ボンディング性は良好
である。次に装着部６及び装着部６とダム５との間が第
３図に示すように樹脂モールド９で覆着されて半導体の
チップ７や接ｙＥ線８が保護される。そして周知の如く
、不要なタイバー２や、ダム５において隣接リード線４
相互間を橋渡しする部分が除去され、かつリード線４が
折り曲げられて第３図に示すＩＣｌ０が完成される。な
おトランジスターの場合にも、周知の方法で組立が行な
われる。
上記のような合金を鍍金して形成されたリードフレーム
は、ＩＣｌ０をプリント基板回路等に接続する為にリー
ド線４を上記の如＜９０度折曲げるような場合にでも、
鍍金層の剥がれや鍍金層にクランクの生しる事がなく極
めて密着性が優れている。
また上記のように組立てられたｒｃｌｏやトランジスタ
ー、ＬＳＩ等は、周知の如く電子製品の組立部門におい
て、端子としてのリード線の先端部に半田が盛られて他
の部品と接続されるが、この際の半田付性も良好である
。
次に、従来使用されていた鍍金材料として金、銀、二、
ケル、スズ、半田を比較のためにあげ、本願による鍍金
材料と共に夫々を、半導体用リードフレームに要求され
る特性について試験し、その結果を第１表に示す。又ス
ズ、ニッケルの合金比率と特性との関係について試験を
行ない、その結果（発明の効果）　以上のように本発明
にあっては成型された導電性の半導体リードフレーム基
体に対して、スズ４５〜８５％に対しニッケル５５〜１
５％の合金鍍金を施すものであり、前述の説明より明白
なように、上記のような合金鍍金を用いるということは
、製造時の鍍金の材料費が極めて安価となる利点がある
０例えば、上記合金鍍金は、金の場合に比べて数段に安
価であり、また銀に比べても極めて安価であり、またス
ズ・コバルト合金に比べても極めて低コストになる等、
極めて優れた経済的特長がある。
しかもそのように安価なものであっても、上記合金の鍍
金は、密着性、耐熱性及びボンディング性においてはニ
ッケル、スズ、半田よりも優秀でかつ金等の貴金属ある
いはスズ・コバルト合金等と同等の優秀な特質を備えて
おり、トランジスター、ＩＣ５ＬＳＩ、ヘラター等の半
導体用に最適なリードフレームとして提供し得るもので
ある。
従って本発明にあっては、スズ・ニッケル合金が金より
優れかつスズ・コバルト合金と同等の良、　好な半田性
を有し、また銀より優れかつスズ・コバルト合金と同等
の良好な耐蝕性を有する性質であるその上に、前述の如
（極めて安価であるが故に、半導体用リードフレーム基
体の全面にこれを施しても半導体用リードフレームのコ
ストを低い伏態に維持することのできる特長がある。こ
のような事情からして、半導体用リードフレーム基体の
全面に上記合金鍍金を施して、従来のリード線への半田
鍍金の必要性を除くことのできる極めて有益な効果があ
る。
さらに上記の如き優れた特質を発揮するリードフレーム
をスズとニッケル合金を用いることにより、通常の電気
鍍金法を用いて簡易に製造できるという大きな効果もあ
る。
【図面の簡単な説明】
図面は本願の実施例を示すもので、第１図はリードフレ
ームの一部省略正面図、第２図はｔＣの製造過程を示す
ための正面図、第３図はＩＣの斜視図。 １・・・、リードフレーム、２・・・タイバー、４・　
・　・　リード線、５　・　・　・ダム、６　・　・　
・装着部。 第１図 一つスら− 第２図 第３図

Claims (4)

    【特許請求の範囲】
  1. （１）成型された導電性の半導体用リードフレーム基体
    に、スズ４５〜８５％に対しニッケル５５〜１５％の合
    金鍍金を施していることを特徴とする半導体用リードフ
    レーム。
  2. （２）スズとニッケルの比率をスズ５５〜８０％に対し
    ニッケル４５〜２０％にした事を特徴とする特許請求の
    範囲第１項記載の半導体用リードフレーム。
  3. （３）導電性の素材を成型して半導体用リードフレーム
    基体を形成し、これに任意の前処理を施した後に、スズ
    とニッケルの合金を用いて上記半導体用リードフレーム
    基体に鍍金処理を施すことを特徴とする半導体用リード
    フレームの製法。
  4. （４）スズとニッケルの合金の比率をスズ４５〜８５％
    に対しニッケル５５〜１５％にし、この合金を用いて電
    気鍍金手段により鍍金することを特徴とする特許請求の
    範囲第３項記載の半導体用リードフレームの製法。
JP61297289A 1986-12-12 1986-12-12 半導体用リ−ドフレ−ム及びその製法 Pending JPS63150949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61297289A JPS63150949A (ja) 1986-12-12 1986-12-12 半導体用リ−ドフレ−ム及びその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61297289A JPS63150949A (ja) 1986-12-12 1986-12-12 半導体用リ−ドフレ−ム及びその製法

Publications (1)

Publication Number Publication Date
JPS63150949A true JPS63150949A (ja) 1988-06-23

Family

ID=17844587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61297289A Pending JPS63150949A (ja) 1986-12-12 1986-12-12 半導体用リ−ドフレ−ム及びその製法

Country Status (1)

Country Link
JP (1) JPS63150949A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926735A2 (en) * 1997-12-25 1999-06-30 Japan Solderless Terminal Mfg. Co., Ltd. Tin-nickel alloy and component surface-treated with alloy

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54129976A (en) * 1978-03-31 1979-10-08 Nippon Gakki Seizo Kk Ic lead frame
JPS60100695A (ja) * 1983-11-07 1985-06-04 Oki Electric Ind Co Ltd 樹脂封止半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54129976A (en) * 1978-03-31 1979-10-08 Nippon Gakki Seizo Kk Ic lead frame
JPS60100695A (ja) * 1983-11-07 1985-06-04 Oki Electric Ind Co Ltd 樹脂封止半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926735A2 (en) * 1997-12-25 1999-06-30 Japan Solderless Terminal Mfg. Co., Ltd. Tin-nickel alloy and component surface-treated with alloy
EP0926735A3 (en) * 1997-12-25 2002-04-17 Japan Solderless Terminal Mfg. Co., Ltd. Tin-nickel alloy and component surface-treated with alloy

Similar Documents

Publication Publication Date Title
TWI295846B (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
US5486721A (en) Lead frame for integrated circuits
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US5889317A (en) Leadframe for integrated circuit package
JPH04115558A (ja) 半導体装置用リードフレーム
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
US6545344B2 (en) Semiconductor leadframes plated with lead-free solder and minimum palladium
US5833920A (en) Copper alloy for electronic parts, lead-frame, semiconductor device and connector
JP2000269398A (ja) 半導体デバイスのアルミニウム製リードフレームおよび製造方法
JPS63150949A (ja) 半導体用リ−ドフレ−ム及びその製法
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
JP2002064173A (ja) 半導体の外形の小さなノーリード・リードフレームの予備めっき
US20070205493A1 (en) Semiconductor package structure and method for manufacturing the same
JP2596542B2 (ja) リードフレームおよびそれを用いた半導体装置
KR100205331B1 (ko) 리드 프레임 및 그 도금 방법
JP2716355B2 (ja) 半導体装置の製造方法
JP2000252402A (ja) 半導体装置、半導体装置の実装方法及び電子装置
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
JPH11195740A (ja) リードフレームおよびそのメッキ方法
JP2743567B2 (ja) 樹脂封止型集積回路
JPS6142941A (ja) 半導体用リ−ドフレ−ム
JPH05211261A (ja) 半導体装置
JPH0362560A (ja) はんだ付け適性仕上げを形成する方法
JPS60117761A (ja) 半導体装置用リ−ドフレ−ム