JP2009147094A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009147094A
JP2009147094A JP2007322660A JP2007322660A JP2009147094A JP 2009147094 A JP2009147094 A JP 2009147094A JP 2007322660 A JP2007322660 A JP 2007322660A JP 2007322660 A JP2007322660 A JP 2007322660A JP 2009147094 A JP2009147094 A JP 2009147094A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
groove
semiconductor
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007322660A
Other languages
English (en)
Inventor
Tetsuo Muramatsu
哲雄 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007322660A priority Critical patent/JP2009147094A/ja
Publication of JP2009147094A publication Critical patent/JP2009147094A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】薄い半導体チップを用いても、ダイボンド時に接着剤がチップ表面に付着することがなく、変形が生じ難く、放熱性も確保できる半導体装置を提供する。
【解決手段】半導体チップ１と、その半導体チップ１が搭載されておりチップ搭載領域の中心から外周に向かって延びた複数本の第１の溝８ａが形成されているダイパッド２などの支持基板と、半導体チップ１をダイパッド２上に固着している接着剤３とを有した構造とする。半導体チップ１を固着する際に押し広げられる接着剤３は、第１の溝８ａ内に一部が流れ込み、半導体チップ１の周辺に溢れてチップ表面にまで這い上がることは抑止される。第１の溝８ａどうしの間のダイパッド２の表面は平坦面であり、この平坦面に半導体チップ１の裏面の全域が固着されるので、半導体チップ１の変形は生じ難く、かつ、放熱性も確保できる。
【選択図】図１

Description

本発明は、小型・薄型の半導体装置に関するものである。
電子機器の軽薄短小化や高密度化に伴い、搭載される半導体装置に小型・薄型化が要求されている。一方で、プリント基板に対する半導体装置の実装の容易性も要求されている。これらの要求にこたえる半導体装置として、ＴＱＦＰ（Thin Quad Flat PKG）等、小型・薄型の半導体パッケージの開発が進展している。
例えば特許文献１に示されたＱＦＰは、薄い半導体チップを用いてもダイボンド時に広がる接着剤がチップ表面に付着することのないパッケージ構造とされている。図３（ａ）（ｂ）に示すように、リードフレームのダイパッド３５に窪み３３と貫通孔３２とが形成されていて、半導体チップ３６のダイボンド時に広がる接着剤３９の一部は窪み３３側へ流れ込み、半導体チップ３６の周囲への溢れ出しが防止されるようになっている。
特開平６−２３２３２６号公報
しかし特許文献１に示されたＱＦＰは、半導体チップ３６がダイパッド３５に固着されているのはチップ周縁部のみであるため、つまりチップ周縁部以外の背面は窪み３３の上にあってダイパッド３５に直接に固着されていないため、熱放散が悪く、許容電力損失が小さいだけでなく、半導体チップ３６が薄い場合はモールド時に樹脂の注入圧力で変形が生じ、電気特性の低下が発生するという問題がある。
本発明は、上記問題に鑑み、薄い半導体チップを用いても、ダイボンド時に広がる接着剤がチップ表面に付着することがなく、変形が生じ難く、放熱性も確保できるパッケージ構造の半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、半導体素子搭載領域の中心から外周に向かって延びる複数本の第１の溝が形成された支持基板上に半導体素子が接着剤によって固着されていることを特徴とする。
上記構成によれば、半導体素子を固着する際に半導体素子搭載領域上に押し広げられる接着剤は、第１の溝内に一部が流れ込み、半導体素子の周辺に溢れて半導体素子の表面にまで這い上がることは抑止されるので、半導体素子の電極に付着する等の不良は発生しにくい。第１の溝どうしの間の半導体素子搭載領域の表面は平坦面であり、この平坦面に半導体素子の裏面の全域が固着されるので半導体素子の変形は生じ難く、放熱性も確保できる。
第１の溝は、放射状に形成されていることが好ましい。また第１の溝は、半導体素子搭載領域の中心側の端部よりも外周側の端部が深いことが好ましい。いずれの構成でも、半導体素子を固着する際に押し広げられる接着剤は、第１の溝に沿って容易に半導体素子の裏面の全域に濡れ広げられることになり、半導体素子が確実に支持基板上に固着されるだけでなく、接着剤が広がる際の気泡の巻き込みが起こり難く、耐湿性などの信頼性向上や、放熱性の向上も図ることができる。
支持基板の半導体素子搭載領域の外側に半導体素子の外形に沿う第２の溝が形成され、この第２の溝に第１の溝が連続していることが好ましい。これによれば、半導体素子を固着する際に押し広げられる接着剤は、第１の溝を通じてあるいは直接に第２の溝に流入するため、半導体素子が非常に薄くてもその表面にまで這い上がることはない。
支持基板は金属板で形成されていることが好ましい。放熱性が高いことに加えて、第１の溝や第２の溝はプレスやエッチング等の方法で容易に加工できるからである。
第１及び第２の溝の内面の表面粗さが溝外の支持基板の表面粗さよりも大きいことが好ましい。接着剤の接着強度が大きくなるため、半導体素子を支持基板上に強固に固着することができ、ダイスボンドの信頼性が向上するからである。
本発明の半導体装置は、支持基板にその半導体素子搭載領域の中心から外周に向かって延びた第１の溝、さらには半導体素子搭載領域の外側に半導体素子の外形に沿う第２の溝を形成したことにより、半導体素子を支持基板に固着する際に広がる接着剤を溝内に収容し、半導体素子表面にまで這い上がって電極に付着する等の不良の発生を防止できるもので、ワイヤーボンディング工程における歩留まりは高い。半導体素子の裏面の全域が支持基板に固着される構造であるため、半導体素子の変形は生じ難く、かつ放熱性も確保できる。したがって、超薄型の半導体素子を用いて超薄型の半導体装置として構成することもでき、電子機器の小型・軽量化に寄与する。
以下、本発明の実施の形態について、図面を参照しながら説明する。各図は理解を容易にするために模式的に示したものであり、各部材の形状等については必ずしも正確に表していない。
図１は本発明の一実施形態の半導体装置の断面図である。この半導体装置は半導体パッケージ（ＱＦＰ）として構成されており、半導体チップ１がダイパッド２の一主面に接着剤３により固着され、半導体チップ１の複数の電極４が対応するリード５の内端部に対してワイヤ６により電気的に接続され、半導体チップ１、ダイパッド２、ワイヤ６、リード５の内端部が封止樹脂７で覆われている。この半導体装置の大きな特徴は、ダイパッド２に溝８が形成されている点である。なおダイパッド２は請求項１に言う支持基板である。
図２はダイパッド２とその周辺部を示す。図２（ａ）は上面図、図２（ｂ）は図２（ａ）におけるＡ−Ａ'断面図である。
ダイパッド２の周囲に複数のリード５が各々の先端がダイパッド２の端辺に対向するように配列されている。ダイパッド２の溝８には、チップ搭載領域の中心から外周に向かって放射状に形成された複数本の第１の溝８ａ（以下単に溝８ａという）と、チップ搭載領域の外側に半導体チップ１（図１参照）の外形に沿うように形成された第２の溝８ｂ（以下単に溝８ｂという）とがある。複数本の溝８ａは、溝８ｂに連続するとともに、各々の基端部で互いに連続している。９は吊りリードである。
上記の半導体装置を製造するためにはまずリードフレームを準備する。リードフレームは、上述のダイパッド２とリード５と吊りリード９とフレーム（図示せず）とを１単位のパターンとして、複数のパターンをフレーム部分で連続させて短冊状等に形成したものである。各パターンにおいて、複数のリード５はフレームの内周に櫛歯状に形成されており、ダイパッド２は吊りリード９によってフレームの内周に連結されている。
かかるリードフレームは、金属板を金型により打ち抜くことで、あるいはエッチングすることでパターニングすることができる。金属板の材質はＣｕ、Ｎｉ／Ｆｅ、Ａｌ等であり、厚みは５０〜３００μm程度である。エッチングする場合は、金属板の両面にフォトレジスト膜を選択的に形成し、金属板を両面から同時にエッチングする。金型により打ち抜く場合は、金属板を片面側から打ち抜く。ダイパッド２の溝８（８ａ，８ｂ）は、レーザー加工、エッチング、切削プレス等の方法で形成することができる。これらの方法は容易であり、低コストにて加工できる。
溝８をレーザー加工で形成する場合は、リードフレームをパターニングした後に、各パターンのダイパッド２に炭酸ガスレーザー等を照射して所望の溝形状とする。必要な溝深さはレーザー発信機の出力を変えることで容易に実現できる。溝８をエッチングにて形成する場合は、リードフレームをパターニングする前の金属板の状態で、各パターンのダイパッド２となる部分にフォトマスクを用いて選択的にレジストを形成し、エッチング液に浸漬してエッチングする。溝８の深さを場所に応じて相違させるためには、レジスト形成とエッチングを複数回行う。このようにして形成した溝８の内面（底面及び側面）は、ダイパッド２の上面に比べて表面粗さが大きくなる。
溝８ａの寸法は、チップ搭載部の中心付近で幅１．００〜１．５０mm程度、深さ０〜０．１０mm程度、チップ搭載部の外周部付近で幅０．１５〜２．００mm程度、深さ０．１０〜０．２０mm程度である。溝８ａの深さは、チップ搭載部の中心付近よりも外周部付近の方が深い。図中では連続的に深くなるように示しているが、階段状に深さが変化しても構わない。溝８ｂの寸法は、幅０．１５〜３．００mm程度、深さ０．２０〜０．２５mm程度である。なおダイパッド２の幅、長さは、搭載する各種の半導体チップ１のサイズによって異なるが、最小サイズが１．００mm〜最大サイズ３５．００mm程度である。
次に、準備したリードフレームのダイパッド２上、チップ搭載部の中央部に接着剤３を塗布する。接着剤３は、導電性樹脂、絶縁性樹脂のどちらでもよく、エポキシ系、ポリイミド系等を主成分としたものを用いる。塗布の方法は、ディスペンサにより点状に塗布する方法やライン状に塗布する方法等を用いる。スタンプを用いて転写する方法も用いても構わない。ディスペンサによる場合は、たとえば、一点１．１３mm2程度の塗布で、ボンド時の厚みは０．０４〜０．２９mm程度となる。
次に、半導体チップ１を接着剤３に押しつけ、接着剤３を硬化させることで、半導体チップ１を接着剤３でダイパッド２上に固着する。その後に、半導体チップ１の電極４とリード５とをワイヤーボンディング工程にてワイヤ６で接続し、半導体チップ１、ダイパッド２、電極４、ワイヤ６、リード５の内端部をトランスファモールド法などで封止樹脂７にて封止する。最後に、リードフレームの不要部を切断し、リード５を所望形状に成形して、半導体装置（半導体パッケージ）の完成品を得る。
以上のようにして製造される半導体装置は、ダイパッド２に溝８が形成されていることにより次のような効果が得られる。
半導体チップ１をダイパッド２上に固着する際に半導体チップ１によって押し広げられる接着剤３は、チップ搭載領域上を外周部側へと広がり、その一部は複数本の溝８ａに流れ込むので、接着剤３が半導体チップ１の周辺に溢れることはなく、半導体チップ１の表面にまで這い上がることは抑止される。よって、半導体チップ１の電極４への接着剤３の付着等の不良は発生せず、ワイヤーボンド工程における歩留まりは高い。溝８ａ間のチップ搭載領域の表面は平坦面であり、この平坦面に半導体チップ１の裏面の全域が固着されるので、樹脂モールド時などにも半導体チップ１の変形は生じ難く、放熱性も確保可能である。
しかも溝８ａは、放射状に形成されており、またチップ搭載領域の中心側の端部よりも外周側の端部が深くなるように形成されているため、接着剤３は溝８ａに沿って容易に半導体チップ１の裏面の全域に濡れ広げられることになり、半導体チップ１が確実にダイパッド２上に固着されるだけでなく、接着剤３が広がる際の気泡の巻き込みが起こり難く、耐湿性などの信頼性向上や、放熱性の向上も図ることができる。放熱性の観点からはダイパッド２が金属板で形成されていることも有利である。
さらに、ダイパッド２のチップ搭載領域の外側に半導体チップ１の外形に沿う溝８ｂが形成されており、この溝８ｂに溝８ａが連続しているため、接着剤３は、溝８ａを通じて、あるいはチップ搭載領域上を通って直接に溝８ｂに流れ込むことができる。接着剤３がチップ搭載領域の外周部まで濡れ広げられたときには、半導体チップ１の側面に這い上がる前に溝８ｂに流れ込むことになり、半導体チップ１の表面にまで這い上がることは、より効果的に防止される。
また、溝８ａ，８ｂの内面の表面粗さが溝外のダイパッド２の表面粗さよりも大きいため、溝８ａ，８ｂがない場合に比べて接着面積が増大することもあって、接着剤３の接着強度が強くなる。このことによっても、半導体チップ１をダイパッド２上に強固に固着することが可能であり、ダイスボンドの信頼性が向上する。
なお、半導体装置（半導体パッケージ）の薄型化のためには、厚み１０〜５０μm程度の薄型の半導体チップ１の使用が必要となっている。上述の溝８ａ，８ｂをダイパッド２に備えると、このように非常に薄い半導体チップ１を用いる場合も接着剤３のチップ表面への這い上がりを防止することができ、超薄型半導体パッケージにも有効な構造である。
本発明の半導体装置は、小型化、薄型化、軽量化を実現し、高い信頼性を確保することができ、製造も生産性の高い方法を使用できるので、デジタルカメラや携帯電話等の分野に特に有用である。
本発明の一実施形態の半導体装置の断面図 図１の半導体装置を構成しているダイパッドとその周辺部の上面図及び断面図 従来の半導体装置の断面図およびダイパッド部の拡大図
符号の説明
１ 半導体チップ
２ ダイパッド
３ 接着剤
８ａ 第１の溝
８ｂ 第２の溝

Claims (6)

  1. 半導体素子搭載領域の中心から外周に向かって延びる複数本の第１の溝が形成された支持基板上に半導体素子が接着剤によって固着されていることを特徴とする半導体装置。
  2. 第１の溝は、放射状に形成されていることを特徴とする請求項１記載の半導体装置。
  3. 第１の溝は、半導体素子搭載領域の中心側の端部よりも外周側の端部が深いことを特徴とする請求項1〜２のいずれかに記載の半導体装置。
  4. 支持基板の半導体素子搭載領域の外側に半導体素子の外形に沿う第２の溝が形成され、この第２の溝に第１の溝が連続していることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
  5. 支持基板が金属板で形成されていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
  6. 第１及び第２の溝の内面の表面粗さが溝外の支持基板の表面粗さよりも大きいことを特徴とする請求項１〜５のいずれかに記載の半導体装置。
JP2007322660A 2007-12-14 2007-12-14 半導体装置 Pending JP2009147094A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007322660A JP2009147094A (ja) 2007-12-14 2007-12-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007322660A JP2009147094A (ja) 2007-12-14 2007-12-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2009147094A true JP2009147094A (ja) 2009-07-02

Family

ID=40917373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007322660A Pending JP2009147094A (ja) 2007-12-14 2007-12-14 半導体装置

Country Status (1)

Country Link
JP (1) JP2009147094A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012190958A (ja) * 2011-03-10 2012-10-04 Denso Corp 樹脂封止型半導体装置とその製造方法
JP2015060916A (ja) * 2013-09-18 2015-03-30 セイコーインスツル株式会社 半導体装置
JP2017195290A (ja) * 2016-04-21 2017-10-26 スタンレー電気株式会社 基板構造
CN113345846A (zh) * 2021-06-03 2021-09-03 长鑫存储技术有限公司 封装结构及用于制造封装结构的方法
CN114203567A (zh) * 2021-11-24 2022-03-18 广东气派科技有限公司 一种控制半导体封装过程中粘接剂稳定性的工艺方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012190958A (ja) * 2011-03-10 2012-10-04 Denso Corp 樹脂封止型半導体装置とその製造方法
JP2015060916A (ja) * 2013-09-18 2015-03-30 セイコーインスツル株式会社 半導体装置
TWI617000B (zh) * 2013-09-18 2018-03-01 精工半導體有限公司 半導體裝置
JP2017195290A (ja) * 2016-04-21 2017-10-26 スタンレー電気株式会社 基板構造
CN113345846A (zh) * 2021-06-03 2021-09-03 长鑫存储技术有限公司 封装结构及用于制造封装结构的方法
CN113345846B (zh) * 2021-06-03 2022-03-22 长鑫存储技术有限公司 封装结构及用于制造封装结构的方法
CN114203567A (zh) * 2021-11-24 2022-03-18 广东气派科技有限公司 一种控制半导体封装过程中粘接剂稳定性的工艺方法

Similar Documents

Publication Publication Date Title
US7939933B2 (en) Semiconductor device
JP2005259758A (ja) 半導体装置及びその製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2009147094A (ja) 半導体装置
KR100662686B1 (ko) 회로 장치 및 그 제조 방법
JP2004207275A (ja) 回路装置およびその製造方法
JP2004207276A (ja) 回路装置およびその製造方法
JP2006156574A (ja) 回路装置およびその製造方法
JP2007258197A (ja) 半導体装置用テープキャリア及びその製造方法
JP2006191143A (ja) 半導体装置
KR101319441B1 (ko) 리드프레임
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3863816B2 (ja) 回路装置
JP2007036015A (ja) 回路装置およびその製造方法
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
JP2006216993A (ja) 樹脂封止型半導体装置
JP2005026636A (ja) 半導体装置及びその製造方法
JP2006339233A (ja) 回路装置およびその製造方法
JP3831380B2 (ja) 半導体装置
JP2008010632A (ja) 半導体装置の製造方法、その製造方法で製造した半導体装置およびその製造方法に用いるシート
JP2006032709A (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JP2010010696A (ja) 半導体装置の製造方法
JP2007287966A (ja) 回路装置の製造方法