JP2010010696A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010010696A JP2010010696A JP2009193761A JP2009193761A JP2010010696A JP 2010010696 A JP2010010696 A JP 2010010696A JP 2009193761 A JP2009193761 A JP 2009193761A JP 2009193761 A JP2009193761 A JP 2009193761A JP 2010010696 A JP2010010696 A JP 2010010696A
- Authority
- JP
- Japan
- Prior art keywords
- electrode plate
- semiconductor device
- sealing body
- electrode
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】絶縁性樹脂の封止体2と、封止体内に位置し第1の主面にゲート電極及びソース電極を有し、第2の主面に裏面電極(ドレイン電極)を有する半導体チップ9と、封止体の一端側にガルウィング状に突出し、上面が封止体から露出し下面が裏面電極に接着剤で接続されるドレイン電極板3aと、封止体の他の一端側にガルウィング状に突出し封止体内でゲート電極に接続されるゲート電極板4aと、封止体の他の一端側にガルウィング状に突出し封止体内でソース電極に接続されるソース電極板と、封止体内のドレイン電極板の表面に設けられ封止体を形成する樹脂が埋め込まれた窪み3d、3eと、封止体内のドレイン電極板の表面に設けられ封止体に噛み合う突出部3fとを有する半導体装置1。ドレイン電極板及びソース電極板は分岐し、リード部分がガルウィング状の表面実装用端子となる。
【選択図】図7
Description
高出力半導体装置の一つとして、特許文献1に開示されているように、放熱性を良好とするために封止筐体(封止体)の上面及び裏面にそれぞれ金属からなるリード端子,ダイ端子(電極板)を露出させる構造が知られている。
本発明の一つの目的は、実装コストの低減が図れる半導体装置及びその製造方法を提供することにある。
本発明の一つの目的は、放熱性が良好で実装コストの低減が図れる電子装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
(1)本発明の半導体装置は、
上面と前記上面の反対面となる下面及び前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
前記封止体内に位置し、第1の主面に複数の電極を有し、前記第1の主面の反対面となる第2の主面に裏面電極を有する半導体チップと、
前記封止体内に一端側が位置し、前記一端側の上面に前記半導体チップの前記電極が接続され、他の一端側は前記封止体の側方に突出しかつ屈曲してガルウィング型の表面実装用端子を形成する複数の第1の電極板と、
前記封止体の前記上面に一端側の上面が露出し、前記一端側の上面の反対面となる下面に前記半導体チップの前記裏面電極が接着剤を介して接続され、他の一端側は前記封止体の側方に突出しかつ屈曲してガルウィング型の表面実装用端子を形成する第2の電極板とを有することを特徴とする。
パターニングされた第1及び第2のリードフレームを用意する工程と、
第1の主面に複数の電極(ソース電極及びゲート電極)を有し、前記第1の主面の反対面になる第2の主面に裏面電極(ドレイン電極)を有する半導体チップを用意する工程と、前記半導体チップの前記第1の主面の前記複数の電極(ソース電極及びゲート電極)を、前記第1のリードフレームの複数の第1の電極板(ソース電極板,ゲート電極板)にそれぞれ電気的に接続する工程と、
前記半導体チップの前記裏面電極(ドレイン電極)を前記第2のリードフレームの第2の電極板(ドレイン電極板)に導電性の接着材で電気的に接続する工程と、
前記半導体チップ及び前記第1のリードフレームの一端側を覆い、かつ前記第2のリードフレームの前記第2の電極板(ドレイン電極板)の前記半導体チップが固定されない面側を露出するように絶縁性樹脂によって封止体を形成する工程と、
前記リードフレームの不要部分を切断除去するとともに、前記封止体から突出する電極板部分を成形して表面実装用端子を形成する工程とを有することを特徴とする。
[実施例1]
図1乃至図12は本実施例1の半導体装置の構造に係わる図である。図13乃至図23は本実施例1の半導体装置1の製造方法に係わる図である。図24乃至図30は本実施例1の半導体装置を組み込んだ電子装置の一部である半導体装置の実装構造に係わる図である。
(1)半導体装置(パワーMOSFET装置)1は封止体2の上面に上面が露出するドレイン電極板3aを有している。このドレイン電極板3aには半導体チップ9が半導体チップ9の裏面電極(ドレイン電極)10を介して接続されている。裏面電極10は半導体チップ9と略同じ大きさとなっている。この結果、半導体チップ9で発生した熱をドレイン電極板3aに効率的に伝達することができる。従って、ドレイン電極板3aに放熱体71を取り付けることによって外部に効率的に熱を放散することができ、放熱性の良好な半導体装置1及び半導体装置の実装構造(即ち、電子装置)を提供することができる。また、本実施例1の半導体装置1は、放熱体を取り付けない場合であっても、広いドレイン電極板3aの表面から大気中に熱を放散することも可能である。
Claims (8)
- パターニングされた第1及び第2のリードフレームを用意する工程と、
第1の主面に複数の電極を有し、前記第1の主面の反対面になる第2の主面に裏面電極を有する半導体チップを用意する工程と、
前記半導体チップの前記第1の主面の前記複数の電極を、前記第1のリードフレームの複数の第1の電極板にそれぞれ電気的に接続する工程と、
前記半導体チップの前記裏面電極を前記第2のリードフレームの第2の電極板に導電性の接着材で電気的に接続する工程と、
前記半導体チップ及び前記第1のリードフレームの一端側を覆い、かつ前記第2のリードフレームの前記第2の電極板の前記半導体チップが固定されない面側を露出するように絶縁性樹脂によって封止体を形成する工程と、
前記リードフレームの不要部分を切断除去するとともに、前記封止体から突出する電極板部分を成形して表面実装用端子を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記第1及び第2のリードフレームの前記表面実装用端子を形成する部分には、前記表面実装用端子の延在方向に沿うスリットが1乃至複数本設けられて所定幅の分岐片が複数設けられていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第2リードフレームの前記封止体に覆われる前記第2の電極板部分において、前記電極板の表面に一部が電極板周縁に到達する窪みが設けられていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記窪みは前記第2の電極板の前記表面実装用端子の延在方向に対して交差する方向に沿って設けられていることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記第2リードフレームの前記封止体に覆われる前記第2の電極板部分の表面には、突出部が形成されていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記突出部は前記第2の電極板の前記表面実装用端子の延在方向に対して交差する方向に沿って設けられていることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記第2リードフレームの前記封止体に覆われる前記第2の電極板部分において、前記表面実装用端子間の電極板縁の上面に一部が電極板周縁に到達する窪みが設けられ、前記窪みに対応する前記電極板の下面には突出部が設けられていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1の主面に第1電極と制御電極を有し、第2の主面に第2電極を有するトランジスタを形成した半導体チップを用意し、
前記第1のリードフレームのうちの前記第1の電極板を2本とし、
前記2本の第1の電極板に前記第1電極と前記制御電極を別々に電気的に接続することを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009193761A JP5139383B2 (ja) | 2009-08-25 | 2009-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009193761A JP5139383B2 (ja) | 2009-08-25 | 2009-08-25 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004065413A Division JP4628687B2 (ja) | 2004-03-09 | 2004-03-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010696A true JP2010010696A (ja) | 2010-01-14 |
JP5139383B2 JP5139383B2 (ja) | 2013-02-06 |
Family
ID=41590749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009193761A Expired - Lifetime JP5139383B2 (ja) | 2009-08-25 | 2009-08-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5139383B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019167254A1 (ja) * | 2018-03-02 | 2019-09-06 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221236A (ja) * | 1993-12-10 | 1995-08-18 | Fuji Electric Co Ltd | 樹脂封止型半導体装置の製造方法およびリードフレーム |
JPH08116006A (ja) * | 1994-10-18 | 1996-05-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH09181235A (ja) * | 1995-12-25 | 1997-07-11 | Matsushita Electron Corp | 半導体装置,その製造方法及びリードフレーム対 |
JP2000036558A (ja) * | 1998-07-17 | 2000-02-02 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法 |
JP2000223634A (ja) * | 1999-01-28 | 2000-08-11 | Hitachi Ltd | 半導体装置 |
WO2003036717A1 (en) * | 2001-10-22 | 2003-05-01 | Fairchild Semiconductor Corporation | Thin thermally enhanced flip chip in a leaded molded package |
-
2009
- 2009-08-25 JP JP2009193761A patent/JP5139383B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221236A (ja) * | 1993-12-10 | 1995-08-18 | Fuji Electric Co Ltd | 樹脂封止型半導体装置の製造方法およびリードフレーム |
JPH08116006A (ja) * | 1994-10-18 | 1996-05-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH09181235A (ja) * | 1995-12-25 | 1997-07-11 | Matsushita Electron Corp | 半導体装置,その製造方法及びリードフレーム対 |
JP2000036558A (ja) * | 1998-07-17 | 2000-02-02 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法 |
JP2000223634A (ja) * | 1999-01-28 | 2000-08-11 | Hitachi Ltd | 半導体装置 |
WO2003036717A1 (en) * | 2001-10-22 | 2003-05-01 | Fairchild Semiconductor Corporation | Thin thermally enhanced flip chip in a leaded molded package |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019167254A1 (ja) * | 2018-03-02 | 2019-09-06 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6619120B1 (ja) * | 2018-03-02 | 2019-12-11 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5139383B2 (ja) | 2013-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4628687B2 (ja) | 半導体装置 | |
US20200161228A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP4294405B2 (ja) | 半導体装置 | |
JP4248953B2 (ja) | 半導体装置およびその製造方法 | |
US20090057852A1 (en) | Thermally enhanced thin semiconductor package | |
JP4417150B2 (ja) | 半導体装置 | |
US20150221582A1 (en) | Connector frame and semiconductor device | |
JP4746061B2 (ja) | 半導体装置 | |
JP2005243685A (ja) | 半導体装置 | |
JP4987041B2 (ja) | 半導体装置の製造方法 | |
JP5139383B2 (ja) | 半導体装置の製造方法 | |
JPH11330314A (ja) | 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム | |
JP5665206B2 (ja) | 半導体装置 | |
JP2015019115A (ja) | 半導体装置 | |
JP5388235B2 (ja) | 半導体装置 | |
WO2022202242A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
WO2023286720A1 (ja) | 半導体装置 | |
JP3126568U (ja) | 半導体装置 | |
JP3599566B2 (ja) | 半導体装置の製造方法 | |
JP2005159238A (ja) | 半導体装置 | |
TWI478252B (zh) | 一種倒裝晶片的半導體裝置及製造方法 | |
JP2016040839A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5139383 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |