JPH09181235A - 半導体装置，その製造方法及びリードフレーム対 - Google Patents
半導体装置，その製造方法及びリードフレーム対Info
- Publication number
- JPH09181235A JPH09181235A JP33700895A JP33700895A JPH09181235A JP H09181235 A JPH09181235 A JP H09181235A JP 33700895 A JP33700895 A JP 33700895A JP 33700895 A JP33700895 A JP 33700895A JP H09181235 A JPH09181235 A JP H09181235A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- semiconductor chip
- semiconductor device
- electrode portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Abstract
(57)【要約】
【課題】 半導体チップとリードフレームとの間の接合
部のインダクタンスや抵抗の小さい，面積の小さい半導
体チップをリードフレームに搭載した半導体装置，その
製造方法及び該製造方法に使用されるリードフレーム対
を提供する。 【解決手段】 第１リードフレーム１０には、レール１
１と、半導体チップ６０を搭載したダイパッド１４と、
ダイパッド−レール間を接続する吊りピン１６とが設け
られている。第２リードフレーム２０には、レール２１
と、リード２２とが設けられている。各リードフレーム
１０，２０の相対応する位置には、位置合わせ穴１５，
２５が設けられており、この位置合わせ穴１５，２５と
ピンとを利用して、第２のリードフレーム２０のリード
２２の電極２２ａと半導体チップ６０の金属電極部６１
とを重ね合わせ、両者を加熱，加圧して接合する。
部のインダクタンスや抵抗の小さい，面積の小さい半導
体チップをリードフレームに搭載した半導体装置，その
製造方法及び該製造方法に使用されるリードフレーム対
を提供する。 【解決手段】 第１リードフレーム１０には、レール１
１と、半導体チップ６０を搭載したダイパッド１４と、
ダイパッド−レール間を接続する吊りピン１６とが設け
られている。第２リードフレーム２０には、レール２１
と、リード２２とが設けられている。各リードフレーム
１０，２０の相対応する位置には、位置合わせ穴１５，
２５が設けられており、この位置合わせ穴１５，２５と
ピンとを利用して、第２のリードフレーム２０のリード
２２の電極２２ａと半導体チップ６０の金属電極部６１
とを重ね合わせ、両者を加熱，加圧して接合する。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波信号や大電
流信号を取り扱う回路に使用される半導体装置、当該半
導体装置の製造方法および当該半導体装置の製造方法の
実施に直接使用されるリードフレーム対に関するもので
ある。
流信号を取り扱う回路に使用される半導体装置、当該半
導体装置の製造方法および当該半導体装置の製造方法の
実施に直接使用されるリードフレーム対に関するもので
ある。
【０００２】
【従来の技術】従来より、携帯電話等に代表される移動
体通信機器の送受信用増幅器においては、８００ＭＨｚ
以上の高周波信号を増幅する際に高利得が実現できるＧ
ａＡｓＭＥＳＦＥＴやこれらの集積回路が用いられてい
る。このような高周波信号の送受信段で用いられるＭＥ
ＳＦＥＴまたは集積回路の実装体中では、チップとリー
ドフレームとの間は、ＡｕまたはＡｌ等のワイヤを用い
て接続されている。その場合、このような高周波信号が
ワイヤを流れる際のインダクタンスが大きいと、高周波
特性、特に利得を著しく低下させる。そこで、一般的に
は、ワイヤを短く，太くしたり、多数本のワイヤを用い
る等の手段を講ずることで、インダクタンスの低減を図
っていた。
体通信機器の送受信用増幅器においては、８００ＭＨｚ
以上の高周波信号を増幅する際に高利得が実現できるＧ
ａＡｓＭＥＳＦＥＴやこれらの集積回路が用いられてい
る。このような高周波信号の送受信段で用いられるＭＥ
ＳＦＥＴまたは集積回路の実装体中では、チップとリー
ドフレームとの間は、ＡｕまたはＡｌ等のワイヤを用い
て接続されている。その場合、このような高周波信号が
ワイヤを流れる際のインダクタンスが大きいと、高周波
特性、特に利得を著しく低下させる。そこで、一般的に
は、ワイヤを短く，太くしたり、多数本のワイヤを用い
る等の手段を講ずることで、インダクタンスの低減を図
っていた。
【０００３】また、大電力用トランジスタやパワーダイ
オードにおいても、大電流がワイヤに流れるために、ワ
イヤ抵抗が大きいと電圧降下によりオン抵抗や順方向電
圧の増大を招く。このため、高周波信号を扱う場合と同
様に、ワイヤを短く，太くしたり、さらに多数本のワイ
ヤを用いる等によりワイヤ抵抗を小さくするようにして
いる。
オードにおいても、大電流がワイヤに流れるために、ワ
イヤ抵抗が大きいと電圧降下によりオン抵抗や順方向電
圧の増大を招く。このため、高周波信号を扱う場合と同
様に、ワイヤを短く，太くしたり、さらに多数本のワイ
ヤを用いる等によりワイヤ抵抗を小さくするようにして
いる。
【０００４】以下、従来のワイヤを用いた実装方法につ
いて図を用いて説明する。
いて図を用いて説明する。
【０００５】図３（ａ），（ｂ）は、それぞれ従来のワ
イヤを用いた実装体の平面図及び側面図である。図３
（ａ），（ｂ）に示すように、例えばＮｉメッキされた
Ｃｕなどで構成されるリードフレーム５０は、外枠を構
成するレール５１と、該レール５１から櫛状に延びるリ
ード５２と、該各リード５２間を連結する連結リード５
３と、半導体チップを搭載するためのダイパッド５４と
を主要要素として備えている。ただし、この例では、上
記リード５２のうちの１つがダイパッド５４とレール５
１とを連結する吊りピンとして機能している。上記ダイ
パッド５４には、例えばＧａＡｓを用いたＭＥＳＦＥＴ
等の半導体チップ６０が搭載され、該半導体チップ６０
上には例えばＡｕメッキなどの金属電極部６１が形成さ
れている。そして、例えばＡｕ、Ａｌなどの配線用ワイ
ヤ６２を介して、上記リードフレーム５０のリード５２
先端と半導体チップ６０の金属電極部６１とが接続され
ている。
イヤを用いた実装体の平面図及び側面図である。図３
（ａ），（ｂ）に示すように、例えばＮｉメッキされた
Ｃｕなどで構成されるリードフレーム５０は、外枠を構
成するレール５１と、該レール５１から櫛状に延びるリ
ード５２と、該各リード５２間を連結する連結リード５
３と、半導体チップを搭載するためのダイパッド５４と
を主要要素として備えている。ただし、この例では、上
記リード５２のうちの１つがダイパッド５４とレール５
１とを連結する吊りピンとして機能している。上記ダイ
パッド５４には、例えばＧａＡｓを用いたＭＥＳＦＥＴ
等の半導体チップ６０が搭載され、該半導体チップ６０
上には例えばＡｕメッキなどの金属電極部６１が形成さ
れている。そして、例えばＡｕ、Ａｌなどの配線用ワイ
ヤ６２を介して、上記リードフレーム５０のリード５２
先端と半導体チップ６０の金属電極部６１とが接続され
ている。
【０００６】ここで、図３（ａ），（ｂ）に示す実装体
を得るための手順について簡単に説明すると、リードフ
レーム５０のダイパッド５４にＡｕＳｎ合金などを用い
て半導体チップ６０を接着した後、ワイヤボンディング
を行って、半導体チップ６０上の金属電極６１とリード
フレーム５０のリード５２先端とをワイヤ６２を介して
接続するようにしている。
を得るための手順について簡単に説明すると、リードフ
レーム５０のダイパッド５４にＡｕＳｎ合金などを用い
て半導体チップ６０を接着した後、ワイヤボンディング
を行って、半導体チップ６０上の金属電極６１とリード
フレーム５０のリード５２先端とをワイヤ６２を介して
接続するようにしている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のワイヤボンディングを利用した実装方法では、下記
のような問題があった。
来のワイヤボンディングを利用した実装方法では、下記
のような問題があった。
【０００８】すなわち、上述のように、ワイヤインダク
タンスやワイヤ抵抗を低減するためにワイヤを短くした
り、ワイヤを太くしようとしても、実装上各種諸条件の
制限があるために、現実には、ワイヤ長を５００μｍ以
下にするのは困難であり、ワイヤの太さを３００μｍ以
上にするのは困難である。また、ワイヤ本数を増加させ
ると半導体チップ上の金属電極部の大きさや数を増大さ
せる必要があるので、半導体チップの面積の増大を招く
憾みがある。
タンスやワイヤ抵抗を低減するためにワイヤを短くした
り、ワイヤを太くしようとしても、実装上各種諸条件の
制限があるために、現実には、ワイヤ長を５００μｍ以
下にするのは困難であり、ワイヤの太さを３００μｍ以
上にするのは困難である。また、ワイヤ本数を増加させ
ると半導体チップ上の金属電極部の大きさや数を増大さ
せる必要があるので、半導体チップの面積の増大を招く
憾みがある。
【０００９】加えて、高周波信号や大電流を扱う半導体
チップにおいては発熱量が大きいので、半導体チップ面
積を低減しようとすると、使用可能な電力を小さくせざ
るを得ず、かつ信頼性も十分確保できない虞れがある。
チップにおいては発熱量が大きいので、半導体チップ面
積を低減しようとすると、使用可能な電力を小さくせざ
るを得ず、かつ信頼性も十分確保できない虞れがある。
【００１０】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、半導体チップを支持する第１のリー
ドフレームとは別に信号の授受を行う第２のリードフレ
ームを設け、第２のリードフレームを半導体チップと直
接接合することにより、半導体チップの面積の増大を招
くことなく、半導体チップとリードフレームとの間の接
合部におけるインダクタンスや抵抗を低減し、かつ半導
体チップの両面からの放熱効果を得て、使用可能な電力
の増大と信頼性の向上とを図ることにある。
あり、その目的は、半導体チップを支持する第１のリー
ドフレームとは別に信号の授受を行う第２のリードフレ
ームを設け、第２のリードフレームを半導体チップと直
接接合することにより、半導体チップの面積の増大を招
くことなく、半導体チップとリードフレームとの間の接
合部におけるインダクタンスや抵抗を低減し、かつ半導
体チップの両面からの放熱効果を得て、使用可能な電力
の増大と信頼性の向上とを図ることにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、請求項１〜３に記載される半導体装置
に関する手段と、請求項３〜１２に記載される第１又は
第２の半導体装置の製造方法に関する手段と、請求項１
３及び１４に記載される第１又は第２のリードフレーム
対に関する手段とを講じている。
に、本発明では、請求項１〜３に記載される半導体装置
に関する手段と、請求項３〜１２に記載される第１又は
第２の半導体装置の製造方法に関する手段と、請求項１
３及び１４に記載される第１又は第２のリードフレーム
対に関する手段とを講じている。
【００１２】本発明に係る半導体装置は、請求項１に記
載されるように、半導体素子が搭載された半導体チップ
と、上記半導体チップの上面側に設けられ上記半導体素
子に電気的に接続される電極部と、上記半導体チップの
裏面側で上記半導体チップを支持するダイパッドを有す
る第１のリードフレームと、上記半導体チップの電極部
に電気的に導通するように直接接続されたリードを有す
る第２のリードフレームとを備えている。
載されるように、半導体素子が搭載された半導体チップ
と、上記半導体チップの上面側に設けられ上記半導体素
子に電気的に接続される電極部と、上記半導体チップの
裏面側で上記半導体チップを支持するダイパッドを有す
る第１のリードフレームと、上記半導体チップの電極部
に電気的に導通するように直接接続されたリードを有す
る第２のリードフレームとを備えている。
【００１３】この構成により、第２リードフレームのリ
ードと半導体チップの電極部とが直接接合されるので、
ワイヤを介した接合に比べて接合部におけるインダクタ
ンスや抵抗が極めて小さくなる。しかも、半導体チップ
の両面にリードフレームが接続され半導体チップの両面
から放熱される構造となっているので、半導体チップの
温度上昇を可及的に抑制できる。すなわち、使用可能な
電力の増大と信頼性の向上とを図ることができる。
ードと半導体チップの電極部とが直接接合されるので、
ワイヤを介した接合に比べて接合部におけるインダクタ
ンスや抵抗が極めて小さくなる。しかも、半導体チップ
の両面にリードフレームが接続され半導体チップの両面
から放熱される構造となっているので、半導体チップの
温度上昇を可及的に抑制できる。すなわち、使用可能な
電力の増大と信頼性の向上とを図ることができる。
【００１４】上記半導体装置において、以下のような好
ましい態様を採用することができる。
ましい態様を採用することができる。
【００１５】請求項２に記載されるように、上記半導体
チップ上の電極部と上記第２のリードフレームのリード
とのうち少なくともいずれか一方に凸状の電極を形成し
ておくことができる。
チップ上の電極部と上記第２のリードフレームのリード
とのうち少なくともいずれか一方に凸状の電極を形成し
ておくことができる。
【００１６】請求項３に記載されるように、上記第２の
リードフレームのリードのうち上記電極部に接続される
領域を含む部分が上記半導体チップの表面と平行になる
ように、上記リードが折り曲げられていることが好まし
い。
リードフレームのリードのうち上記電極部に接続される
領域を含む部分が上記半導体チップの表面と平行になる
ように、上記リードが折り曲げられていることが好まし
い。
【００１７】この構成により、接合部における両方の面
が互いに平行でかつ加圧方向に垂直となるので、接合部
の信頼性が向上する。
が互いに平行でかつ加圧方向に垂直となるので、接合部
の信頼性が向上する。
【００１８】本発明に係る第１の半導体装置の製造方法
は、請求項４に記載されるように、上面側に電極部を有
する半導体チップと、ダイパッドを有する第１のリード
フレーム及びリードを有する第２のリードフレームから
なり上記各リードフレームの相対応する位置に位置合わ
せ部を設けてなるリードフレーム対とを準備する第１の
工程と、上記第１のリードフレームのダイパッドに上記
半導体チップをボンディングする第２の工程と、上記各
リードフレームの位置合わせ部を用いて、上記半導体チ
ップの電極部と上記第２のリードフレームのリードとが
重なり合うように上記第１のリードフレームと上記第２
のリードフレームとを位置合わせする第３の工程と、上
記第２のリードフレームの上記リードと上記半導体チッ
プの電極部とが電気的に導通するよう両者間を接合する
第４の工程とを備えている。
は、請求項４に記載されるように、上面側に電極部を有
する半導体チップと、ダイパッドを有する第１のリード
フレーム及びリードを有する第２のリードフレームから
なり上記各リードフレームの相対応する位置に位置合わ
せ部を設けてなるリードフレーム対とを準備する第１の
工程と、上記第１のリードフレームのダイパッドに上記
半導体チップをボンディングする第２の工程と、上記各
リードフレームの位置合わせ部を用いて、上記半導体チ
ップの電極部と上記第２のリードフレームのリードとが
重なり合うように上記第１のリードフレームと上記第２
のリードフレームとを位置合わせする第３の工程と、上
記第２のリードフレームの上記リードと上記半導体チッ
プの電極部とが電気的に導通するよう両者間を接合する
第４の工程とを備えている。
【００１９】この方法により、請求項１に記載される基
本的な構成を有する半導体装置が容易に得られる。
本的な構成を有する半導体装置が容易に得られる。
【００２０】上記第１の半導体装置の製造方法におい
て、以下の好ましい態様を採用することができる。
て、以下の好ましい態様を採用することができる。
【００２１】請求項５に記載されるように、上記第１の
工程では、上記半導体チップ上の電極部と上記第２のリ
ードフレームの上記リードのうち少なくともいずれか一
方に凸状の電極を形成しておくことができる。
工程では、上記半導体チップ上の電極部と上記第２のリ
ードフレームの上記リードのうち少なくともいずれか一
方に凸状の電極を形成しておくことができる。
【００２２】請求項６に記載されるように、上記第１の
工程では、上記第２のリードフレームのリードのうち上
記半導体チップの電極部に接続される領域を含む部分が
半導体チップ表面と平行になるよう折り曲げ可能に、上
記リードに折り曲げ部を複数箇所設けておくことができ
る。
工程では、上記第２のリードフレームのリードのうち上
記半導体チップの電極部に接続される領域を含む部分が
半導体チップ表面と平行になるよう折り曲げ可能に、上
記リードに折り曲げ部を複数箇所設けておくことができ
る。
【００２３】請求項５，６の方法により、請求項２，３
の構成を有する半導体装置が得られることになる。
の構成を有する半導体装置が得られることになる。
【００２４】請求項７に記載されるように、上記第４の
工程における上記半導体チップの電極部と上記第２のリ
ードフレームの上記リードとを接合する際の温度は、上
記第１の工程における上記半導体チップを第１のリード
フレームのダイパッドにボンディングする際の温度より
低いことが好ましい。
工程における上記半導体チップの電極部と上記第２のリ
ードフレームの上記リードとを接合する際の温度は、上
記第１の工程における上記半導体チップを第１のリード
フレームのダイパッドにボンディングする際の温度より
低いことが好ましい。
【００２５】本発明に係る第２の半導体装置の製造方法
は、請求項８に記載されるように、上面側に電極部を有
する半導体チップと、ダイパッドを有する第１のリード
フレーム及びリードを有する第２のリードフレームを折
り返し部を挟んで一体化してなるリードフレームを準備
する第１の工程と、上記第１のリードフレームのダイパ
ッドに上記半導体チップをボンディングする第２の工程
と、上記半導体チップの電極部と上記第２のリードフレ
ームのリードとが重なり合うように上記第１のリードフ
レームに対して上記第２のリードフレームを上記折り返
し部で折り返す第３の工程と、上記第２のリードフレー
ムの上記リードと上記半導体チップの電極部とが電気的
に導通するよう両者間を接合する第４の工程とを備えて
いる。
は、請求項８に記載されるように、上面側に電極部を有
する半導体チップと、ダイパッドを有する第１のリード
フレーム及びリードを有する第２のリードフレームを折
り返し部を挟んで一体化してなるリードフレームを準備
する第１の工程と、上記第１のリードフレームのダイパ
ッドに上記半導体チップをボンディングする第２の工程
と、上記半導体チップの電極部と上記第２のリードフレ
ームのリードとが重なり合うように上記第１のリードフ
レームに対して上記第２のリードフレームを上記折り返
し部で折り返す第３の工程と、上記第２のリードフレー
ムの上記リードと上記半導体チップの電極部とが電気的
に導通するよう両者間を接合する第４の工程とを備えて
いる。
【００２６】この方法によっても、上記請求項１の基本
的な構成を有する半導体装置が容易に得られる。
的な構成を有する半導体装置が容易に得られる。
【００２７】上記第２の半導体装置の製造方法におい
て、以下の好ましい態様を採用することができる。
て、以下の好ましい態様を採用することができる。
【００２８】請求項９に記載されるように、上記第１の
工程では、上記半導体チップ上の電極部と上記第２のリ
ードフレームの上記リードのうち少なくともいずれか一
方に凸状の電極を形成しておくことができる。
工程では、上記半導体チップ上の電極部と上記第２のリ
ードフレームの上記リードのうち少なくともいずれか一
方に凸状の電極を形成しておくことができる。
【００２９】請求項１０に記載されるように、上記第１
の工程では、上記第２のリードフレームのリードのうち
上記半導体チップの電極部に接続される領域を含む部分
が半導体チップ表面と平行になるよう折り曲げ可能に、
上記リードに折り曲げ部を複数箇所設けておくことがで
きる。
の工程では、上記第２のリードフレームのリードのうち
上記半導体チップの電極部に接続される領域を含む部分
が半導体チップ表面と平行になるよう折り曲げ可能に、
上記リードに折り曲げ部を複数箇所設けておくことがで
きる。
【００３０】請求項９，１０の方法により、請求項２，
３に記載される構成を有する半導体装置が容易に形成さ
れる。
３に記載される構成を有する半導体装置が容易に形成さ
れる。
【００３１】請求項１１に記載されるように、上記第１
の工程では、上記折り返し部に溝を設けておくことが好
ましい。
の工程では、上記折り返し部に溝を設けておくことが好
ましい。
【００３２】この方法により、リードフレームが容易に
かつ正確に折り返されるので、第２リードフレームのリ
ードと半導体チップの電極部とが確実に位置合わせされ
ることになる。
かつ正確に折り返されるので、第２リードフレームのリ
ードと半導体チップの電極部とが確実に位置合わせされ
ることになる。
【００３３】請求項１２に記載されるように、上記第４
の工程における上記半導体チップの電極部と上記第２の
リードフレームの上記リードとを接合する際の温度は、
上記第１の工程における上記半導体チップを第１のリー
ドフレームのダイパッドにボンディングする際の温度よ
り低いことが好ましい。
の工程における上記半導体チップの電極部と上記第２の
リードフレームの上記リードとを接合する際の温度は、
上記第１の工程における上記半導体チップを第１のリー
ドフレームのダイパッドにボンディングする際の温度よ
り低いことが好ましい。
【００３４】本発明に係る第１のリードフレーム対は、
請求項１３に記載されるように、上面側に電極部を有す
る半導体チップを半導体チップの裏面側で支持するため
のダイパッドを有する第１のリードフレームと、上記半
導体チップの電極部と外部との間で信号を流通させるた
めのリードを有する第２のリードフレームと、上記各リ
ードフレームの相対応する位置にそれぞれ設けられ、上
記第２のリードフレームのリードと上記半導体チップの
電極部とを重ね合わせるための位置合わせ部とを備えて
いる。
請求項１３に記載されるように、上面側に電極部を有す
る半導体チップを半導体チップの裏面側で支持するため
のダイパッドを有する第１のリードフレームと、上記半
導体チップの電極部と外部との間で信号を流通させるた
めのリードを有する第２のリードフレームと、上記各リ
ードフレームの相対応する位置にそれぞれ設けられ、上
記第２のリードフレームのリードと上記半導体チップの
電極部とを重ね合わせるための位置合わせ部とを備えて
いる。
【００３５】この構成により、上記第１の半導体装置の
製造方法に使用するのに適したリードフレームを提供す
ることができる。
製造方法に使用するのに適したリードフレームを提供す
ることができる。
【００３６】本発明に係る第２のリードフレーム対は、
請求項１４に記載されるように、上面側に電極部を有す
る半導体チップを半導体チップの裏面側で支持するため
のダイパッドを有する第１のリードフレームと、上記第
１のリードフレームと一体的に設けられ、上記半導体チ
ップの電極部に接続されるリードを有する第２のリード
フレームと、上記第１及び第２のリードフレーム間を区
画し、上記半導体チップの電極部と上記第２のリードフ
レームのリードとが重なり合うように上記各リードフレ
ームを互いに折り返すための溝部とを備えている。
請求項１４に記載されるように、上面側に電極部を有す
る半導体チップを半導体チップの裏面側で支持するため
のダイパッドを有する第１のリードフレームと、上記第
１のリードフレームと一体的に設けられ、上記半導体チ
ップの電極部に接続されるリードを有する第２のリード
フレームと、上記第１及び第２のリードフレーム間を区
画し、上記半導体チップの電極部と上記第２のリードフ
レームのリードとが重なり合うように上記各リードフレ
ームを互いに折り返すための溝部とを備えている。
【００３７】この構成により、上記第２の半導体装置の
製造方法に使用するのに適したリードフレームを提供す
ることができる。
製造方法に使用するのに適したリードフレームを提供す
ることができる。
【００３８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図１および図２を用いて説明する。
て図１および図２を用いて説明する。
【００３９】（第１の実施形態）図１（ａ）〜（ｅ）
は、本発明の第１の実施の形態における半導体装置の製
造工程を示す平面図及び側面図である。
は、本発明の第１の実施の形態における半導体装置の製
造工程を示す平面図及び側面図である。
【００４０】まず、図１（ａ）に示すように、例えばＮ
ｉメッキされたＣｕなどで構成され半導体チップを搭載
するための第１のリードフレーム１０と第２のリードフ
レーム２０とからなるリードフレーム対を準備する。
ｉメッキされたＣｕなどで構成され半導体チップを搭載
するための第１のリードフレーム１０と第２のリードフ
レーム２０とからなるリードフレーム対を準備する。
【００４１】第１のリードフレーム１０は、外枠を構成
するレール１１と、半導体チップを搭載するためのダイ
パッド１４と、該ダイパッド１４とレール１１とを連結
する吊りピン１６と、該吊りピンと交差して延びる連結
リード１３とを主要要素として備えている。そして、上
記ダイパッド１４には、例えばＧａＡｓを用いたＭＥＳ
ＦＥＴ等の半導体チップ６０がＡｎ・Ｓｎ合金等を用い
た接着により搭載されている。該半導体チップ６０上に
は例えばＡｕメッキなどの金属電極部６１が設けられて
おり、この金属電極部６１は、半導体チップ６０内の半
導体素子と電気的に接続されて外部機器との間で信号を
授受を行うためのものである。
するレール１１と、半導体チップを搭載するためのダイ
パッド１４と、該ダイパッド１４とレール１１とを連結
する吊りピン１６と、該吊りピンと交差して延びる連結
リード１３とを主要要素として備えている。そして、上
記ダイパッド１４には、例えばＧａＡｓを用いたＭＥＳ
ＦＥＴ等の半導体チップ６０がＡｎ・Ｓｎ合金等を用い
た接着により搭載されている。該半導体チップ６０上に
は例えばＡｕメッキなどの金属電極部６１が設けられて
おり、この金属電極部６１は、半導体チップ６０内の半
導体素子と電気的に接続されて外部機器との間で信号を
授受を行うためのものである。
【００４２】一方、第２のリードフレーム２０は、外枠
を構成するレール２１と、該レール２１から櫛状に延び
るリード２２と、該各リード２２間を連結する連結リー
ド２３とを主要要素として備えている。ただし、ダイパ
ッドや吊りピンは設けられていない。上記リード２２の
先端には、Ａｕ，Ｓｎ等の電極２２ａが形成されてい
る。ただし、半導体チップ６０の金属電極部６１にＡ
ｕ，Ｓｎ等の電極が形成されていれば、リード２２には
必ずしも電極を形成する必要はない。
を構成するレール２１と、該レール２１から櫛状に延び
るリード２２と、該各リード２２間を連結する連結リー
ド２３とを主要要素として備えている。ただし、ダイパ
ッドや吊りピンは設けられていない。上記リード２２の
先端には、Ａｕ，Ｓｎ等の電極２２ａが形成されてい
る。ただし、半導体チップ６０の金属電極部６１にＡ
ｕ，Ｓｎ等の電極が形成されていれば、リード２２には
必ずしも電極を形成する必要はない。
【００４３】そして、第１，第２のリードフレーム１
０，２０の各レール１１，２１の相対応する位置には、
それぞれ２つの位置合わせ穴１５，２５が設けられてい
る。また、第１，第２のリードフレーム１０，２０の各
レール１１，２１の寸法は同じであり、各連結リード１
３，２３の寸法も同じである。
０，２０の各レール１１，２１の相対応する位置には、
それぞれ２つの位置合わせ穴１５，２５が設けられてい
る。また、第１，第２のリードフレーム１０，２０の各
レール１１，２１の寸法は同じであり、各連結リード１
３，２３の寸法も同じである。
【００４４】次に、図１（ｂ）に示すように、第１のリ
ードフレーム１０の上方に第２のリードフレーム２０を
位置させた後下降させて両者を位置合わせする。このと
き、各リードフレーム１０，２０のレール１１，２１同
士、連結リード１３，２３同士及び位置合わせ穴１５，
２５同士の位置を一致させる。また、次に、図１
（ｃ），（ｄ）に示すように、第１のリードフレーム１
０と第２のリードフレーム２０を重ね合わせる。ただ
し、図１（ｃ），（ｄ）は、それぞれ両者を重ね合わせ
た状態を示す平面図及び断面図である。
ードフレーム１０の上方に第２のリードフレーム２０を
位置させた後下降させて両者を位置合わせする。このと
き、各リードフレーム１０，２０のレール１１，２１同
士、連結リード１３，２３同士及び位置合わせ穴１５，
２５同士の位置を一致させる。また、次に、図１
（ｃ），（ｄ）に示すように、第１のリードフレーム１
０と第２のリードフレーム２０を重ね合わせる。ただ
し、図１（ｃ），（ｄ）は、それぞれ両者を重ね合わせ
た状態を示す平面図及び断面図である。
【００４５】その際、各リードフレーム１０，２０の位
置合わせ穴１５，２５をピンなどによって固定すること
により、各リードフレーム１０，２０を精度良く重ね合
わせることができる。そして、半導体チップ６０上の金
属電極部６１と第２のリードフレーム２０のリード２２
先端の電極２２ａとの間を加熱し、かつ加重及び超音波
を印加して、両者を接合する。
置合わせ穴１５，２５をピンなどによって固定すること
により、各リードフレーム１０，２０を精度良く重ね合
わせることができる。そして、半導体チップ６０上の金
属電極部６１と第２のリードフレーム２０のリード２２
先端の電極２２ａとの間を加熱し、かつ加重及び超音波
を印加して、両者を接合する。
【００４６】この接合において、荷重は１００ー２００
ｇ／チップ、温度は２００ー４００℃程度が好ましく、
さらに温度は半導体チップ６０をダイパッド１４に接着
する際の温度よりも低温であることが好ましい。なお、
Ａｕ・Ｓｎ合金を用いた接合においては、上記半導体チ
ップ６０の裏面と第１のリードフレーム１０のダイパッ
ド１４との間、第２のリードフレーム２０のリード２２
と金属電極部６１との間をそれぞれ仮接合してからオー
ブン等で熱処理を行ない同時に溶融、接合させても良
い。また、半導体チップ６０の金属電極部６１と第２の
リードフレーム２０のリード２２との間の接合は、リー
ド２２の先端部及び金属電極部６１のうち少なくともい
ずれか一方に、Ａｕ，Ｓｎ，またはＡｕ・Ｓｎ合金から
なる電極を形成しておけば、接合時の相手金属との反応
によってＡｕ・Ｓｎ合金を形成することができる。
ｇ／チップ、温度は２００ー４００℃程度が好ましく、
さらに温度は半導体チップ６０をダイパッド１４に接着
する際の温度よりも低温であることが好ましい。なお、
Ａｕ・Ｓｎ合金を用いた接合においては、上記半導体チ
ップ６０の裏面と第１のリードフレーム１０のダイパッ
ド１４との間、第２のリードフレーム２０のリード２２
と金属電極部６１との間をそれぞれ仮接合してからオー
ブン等で熱処理を行ない同時に溶融、接合させても良
い。また、半導体チップ６０の金属電極部６１と第２の
リードフレーム２０のリード２２との間の接合は、リー
ド２２の先端部及び金属電極部６１のうち少なくともい
ずれか一方に、Ａｕ，Ｓｎ，またはＡｕ・Ｓｎ合金から
なる電極を形成しておけば、接合時の相手金属との反応
によってＡｕ・Ｓｎ合金を形成することができる。
【００４７】この工程の後、半導体チップ６０及び各リ
ードフレーム１０，２０のうち半導体チップ６０に近い
部分を樹脂等でモールドした後、各半導体チップ６０間
が分離し、かつ各リード２２が分離するように切断する
ことにより、半導体装置が完成する。
ードフレーム１０，２０のうち半導体チップ６０に近い
部分を樹脂等でモールドした後、各半導体チップ６０間
が分離し、かつ各リード２２が分離するように切断する
ことにより、半導体装置が完成する。
【００４８】以上のように、本実施形態では、第２のリ
ードフレーム２０のリード２２と半導体チップ６０の金
属電極部６１とがワイヤを介することなく直接接合され
るので、接合部におけるインダクタンスや抵抗を極めて
小さくすることができる。しかも、半導体チップ６０の
裏面だけでなく上面もリード２２に直接接続されている
ので、従来のようにワイヤで接続するものに比べて、半
導体チップ６０内で発生した熱がリード２２を介しても
放散され、放熱量が増大する。すなわち、半導体チップ
６０の両面からの放熱により放熱量が増大することで、
使用可能な電力の増大と信頼性の向上とを図ることがで
きるのである。
ードフレーム２０のリード２２と半導体チップ６０の金
属電極部６１とがワイヤを介することなく直接接合され
るので、接合部におけるインダクタンスや抵抗を極めて
小さくすることができる。しかも、半導体チップ６０の
裏面だけでなく上面もリード２２に直接接続されている
ので、従来のようにワイヤで接続するものに比べて、半
導体チップ６０内で発生した熱がリード２２を介しても
放散され、放熱量が増大する。すなわち、半導体チップ
６０の両面からの放熱により放熱量が増大することで、
使用可能な電力の増大と信頼性の向上とを図ることがで
きるのである。
【００４９】（第２の実施形態）図２（ａ）〜（ｄ）
は、本発明の第２の実施形態における半導体装置の製造
工程を示す平面図及び側面図である。
は、本発明の第２の実施形態における半導体装置の製造
工程を示す平面図及び側面図である。
【００５０】まず、図２（ａ）に示すように、第１リー
ドフレーム１０と第２リードフレーム２０とを準備す
る。本実施形態においても、第１リードフレーム１０と
第２リードフレーム２０とは、位置合わせ穴がない点を
除けば、上記第１の実施形態と同じ構造である。ただ
し、本実施形態では、第１リードフレーム１０と第２リ
ードフレーム２０とは、一体的なリードフレーム対を構
成しており、両者間には折り返し用溝Ｇrvが設けられて
いる。そして、第１，第２リードフレーム１０，２０の
各レール１１，２１同士と、各連結リード１３，２３同
士とは、折り返し用溝Ｇrvに関して互いに対称となる位
置に設けられており、寸法も同じである。そして、第１
のリードフレーム１０のダイパッド１４には、Ａｕ・Ｓ
ｎ合金の形成などによって半導体チップ６０の裏面が接
着されており、半導体チップ６０の上面には、金属電極
部６１が設けられている。
ドフレーム１０と第２リードフレーム２０とを準備す
る。本実施形態においても、第１リードフレーム１０と
第２リードフレーム２０とは、位置合わせ穴がない点を
除けば、上記第１の実施形態と同じ構造である。ただ
し、本実施形態では、第１リードフレーム１０と第２リ
ードフレーム２０とは、一体的なリードフレーム対を構
成しており、両者間には折り返し用溝Ｇrvが設けられて
いる。そして、第１，第２リードフレーム１０，２０の
各レール１１，２１同士と、各連結リード１３，２３同
士とは、折り返し用溝Ｇrvに関して互いに対称となる位
置に設けられており、寸法も同じである。そして、第１
のリードフレーム１０のダイパッド１４には、Ａｕ・Ｓ
ｎ合金の形成などによって半導体チップ６０の裏面が接
着されており、半導体チップ６０の上面には、金属電極
部６１が設けられている。
【００５１】次に、図２（ｂ）の斜視図に示すように、
第１リードフレーム１０に対して第２リードフレーム２
０を折り返し用溝Ｇrvに沿って折り返す。
第１リードフレーム１０に対して第２リードフレーム２
０を折り返し用溝Ｇrvに沿って折り返す。
【００５２】そして、図２（ｃ），（ｄ）に示すよう
に、各リードフレーム１０，２０の各レール１１，２１
同士及び各連結リード１３，２３同士を重ね合わせると
ともに、リード２２の電極２２ａと半導体チップ６０の
金属電極部６１とを重ね合わせて両者を接続する。ただ
し、図２（ｃ），（ｄ）は、それぞれ各リードフレーム
１０，２０を互いに重ね合わせた状態を示す平面図及び
側面図である。この際の加熱温度，加重，超音波の印加
等の条件は、上記第１の実施形態で説明した条件と同じ
でよい。
に、各リードフレーム１０，２０の各レール１１，２１
同士及び各連結リード１３，２３同士を重ね合わせると
ともに、リード２２の電極２２ａと半導体チップ６０の
金属電極部６１とを重ね合わせて両者を接続する。ただ
し、図２（ｃ），（ｄ）は、それぞれ各リードフレーム
１０，２０を互いに重ね合わせた状態を示す平面図及び
側面図である。この際の加熱温度，加重，超音波の印加
等の条件は、上記第１の実施形態で説明した条件と同じ
でよい。
【００５３】したがって、本実施形態においても、上記
第１の実施形態と同様に、接合部におけるインダクタン
スや抵抗の低減と、使用可能な電力の増大及び信頼性の
向上を図ることができる。
第１の実施形態と同様に、接合部におけるインダクタン
スや抵抗の低減と、使用可能な電力の増大及び信頼性の
向上を図ることができる。
【００５４】加えて、本実施形態では、第１のリードフ
レーム１０と第２のリードフレーム２０とが一体化され
たリードフレーム対を用いているため、各リードフレー
ム１０，２０間の位置合わせ精度が向上するという利点
がある。
レーム１０と第２のリードフレーム２０とが一体化され
たリードフレーム対を用いているため、各リードフレー
ム１０，２０間の位置合わせ精度が向上するという利点
がある。
【００５５】（他の実施形態）上記第１，第２の実施形
態において、重ね合わされるあるいは折り返される第２
のリードフレーム２０において、半導体チップ６０の金
属電極部６１に接続されるリード２２の先端部を、半導
体チップ６０の裏面がボンディングされている第１のリ
ードフレーム１０の面と平行になるように折り曲げてお
くことにより、両者間の接続をより精度よく行うことが
できる。
態において、重ね合わされるあるいは折り返される第２
のリードフレーム２０において、半導体チップ６０の金
属電極部６１に接続されるリード２２の先端部を、半導
体チップ６０の裏面がボンディングされている第１のリ
ードフレーム１０の面と平行になるように折り曲げてお
くことにより、両者間の接続をより精度よく行うことが
できる。
【００５６】上記第１の実施形態において、位置合わせ
部として位置合わせ穴を設けたが、位置合わせマークと
なる例えば十字線等を各リードフレームに描いておいて
もよい。あるいは、エンボス加工により一方のリードフ
レームに凹部を他方のリードフレームに凸部を設けてお
いて、この凹凸部を重ね合わせることで、リードと電極
部との位置合わせを行うようにしてもよい。
部として位置合わせ穴を設けたが、位置合わせマークと
なる例えば十字線等を各リードフレームに描いておいて
もよい。あるいは、エンボス加工により一方のリードフ
レームに凹部を他方のリードフレームに凸部を設けてお
いて、この凹凸部を重ね合わせることで、リードと電極
部との位置合わせを行うようにしてもよい。
【００５７】
【発明の効果】以上説明したように、本発明に係る半導
体装置又は第１又は第２の半導体装置の製造方法によれ
ば、第１のリードフレームに半導体チップをその裏面側
で搭載する一方、第２リードフレームの抵抗、インダク
タンスの小さいリードを半導体チップの上面側の電極部
に重ね合わせて直接接合するようにしたので、接合部の
インダクタンスや抵抗を大幅に低減できるとともに両面
からの放熱によって温度上昇を抑制することができ、よ
って、半導体チップの面積の増大を招くことなく、イン
ダクタンスや抵抗の低減と、使用可能な電力の増大と、
信頼性の向上とを図ることができる。
体装置又は第１又は第２の半導体装置の製造方法によれ
ば、第１のリードフレームに半導体チップをその裏面側
で搭載する一方、第２リードフレームの抵抗、インダク
タンスの小さいリードを半導体チップの上面側の電極部
に重ね合わせて直接接合するようにしたので、接合部の
インダクタンスや抵抗を大幅に低減できるとともに両面
からの放熱によって温度上昇を抑制することができ、よ
って、半導体チップの面積の増大を招くことなく、イン
ダクタンスや抵抗の低減と、使用可能な電力の増大と、
信頼性の向上とを図ることができる。
【００５８】また、本発明に係るリードフレーム対によ
れば、半導体チップを搭載する第１のリードフレームと
半導体チップに接続される第２のリードフレームとを設
け、第２リードフレームのリードと半導体チップの電極
部とを重ね合わせることが可能な構造としたので、上記
各半導体装置の製造方法の実施に直接使用するのに適し
たリードフレームの提供を図ることができる。
れば、半導体チップを搭載する第１のリードフレームと
半導体チップに接続される第２のリードフレームとを設
け、第２リードフレームのリードと半導体チップの電極
部とを重ね合わせることが可能な構造としたので、上記
各半導体装置の製造方法の実施に直接使用するのに適し
たリードフレームの提供を図ることができる。
【図１】本発明の第１の実施形態に係る半導体装置の実
装方法を示す平面図及び側面図である。
装方法を示す平面図及び側面図である。
【図２】本発明の第２の実施形態に係る半導体装置の実
装方法を示す平面図，斜視図及び側面図である。
装方法を示す平面図，斜視図及び側面図である。
【図３】従来の半導体装置の実装構造を示す平面図及び
側面図である。
側面図である。
１０ 第１のリードフレーム ２０ 第２のリードフレーム １１ レール ２２ リード １３ 連結リード １４ ダイパッド １５ 位置合わせ穴（位置合わせ部） １６ 吊りピン ２０ 第２のリードフレーム ２１ レール ２２ リード ２２ａ 電極 ２３ 連結リード １４ ダイパッド ２５ 位置合わせ穴（位置合わせ部） Ｇrv 折り返し用溝 ６０ 半導体チップ ６１ 金属電極部
Claims (14)
- 【請求項１】 半導体素子が搭載された半導体チップ
と、 上記半導体チップの上面側に設けられ上記半導体素子に
電気的に接続される電極部と、 上記半導体チップの裏面側で上記半導体チップを支持す
るダイパッドを有する第１のリードフレームと、 上記半導体チップの電極部に電気的に導通するように直
接接続されたリードを有する第２のリードフレームとを
備えていることを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 上記半導体チップ上の電極部と上記第２のリードフレー
ムのリードとのうち少なくともいずれか一方に凸状の電
極が形成されていることを特徴とする半導体装置。 - 【請求項３】 請求項１又は２記載の半導体装置におい
て、 上記第２のリードフレームのリードのうち上記電極部に
接続される領域を含む部分が上記半導体チップの表面と
平行になるように、上記リードが折り曲げられているこ
とを特徴とする半導体装置。 - 【請求項４】 上面側に電極部を有する半導体チップ
と、ダイパッドを有する第１のリードフレーム及びリー
ドを有する第２のリードフレームからなり上記各リード
フレームの相対応する位置に位置合わせ部を設けてなる
リードフレーム対とを準備する第１の工程と、 上記第１のリードフレームのダイパッドに上記半導体チ
ップをボンディングする第２の工程と、 上記各リードフレームの位置合わせ部を用いて、上記半
導体チップの電極部と上記第２のリードフレームのリー
ドとが重なり合うように上記第１のリードフレームと上
記第２のリードフレームとを位置合わせする第３の工程
と、 上記第２のリードフレームの上記リードと上記半導体チ
ップの電極部とが電気的に導通するよう両者間を接合す
る第４の工程とを備えていることを特徴とする半導体装
置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、 上記第１の工程では、上記半導体チップ上の電極部と上
記第２のリードフレームの上記リードのうち少なくとも
いずれか一方に凸状の電極を形成しておくことを特徴と
する半導体装置の製造方法。 - 【請求項６】 請求項４又は５記載の半導体装置の製造
方法において、 上記第１の工程では、上記第２のリードフレームのリー
ドのうち上記半導体チップの電極部に接続される領域を
含む部分が半導体チップ表面と平行になるよう折り曲げ
可能に、上記リードに折り曲げ部を複数箇所設けておく
ことを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項４，５又は６記載の半導体装置の
製造方法において、 上記第４の工程における上記半導体チップの電極部と上
記第２のリードフレームの上記リードとを接合する際の
温度は、上記第１の工程における上記半導体チップを第
１のリードフレームのダイパッドにボンディングする際
の温度より低いことを特徴とする半導体装置の製造方
法。 - 【請求項８】 上面側に電極部を有する半導体チップ
と、ダイパッドを有する第１のリードフレーム及びリー
ドを有する第２のリードフレームを折り返し部を挟んで
一体化してなるリードフレーム対を準備する第１の工程
と、 上記第１のリードフレームのダイパッドに上記半導体チ
ップをボンディングする第２の工程と、 上記半導体チップの電極部と上記第２のリードフレーム
のリードとが重なり合うように上記第１のリードフレー
ムに対して上記第２のリードフレームを上記折り返し部
で折り返す第３の工程と、 上記第２のリードフレームの上記リードと上記半導体チ
ップの電極部とが電気的に導通するよう両者間を接合す
る第４の工程とを備えていることを特徴とする半導体装
置の製造方法。 - 【請求項９】 請求項８記載の半導体装置の製造方法に
おいて、 上記第１の工程では、上記半導体チップ上の電極部と上
記第２のリードフレームの上記リードのうち少なくとも
いずれか一方に凸状の電極を形成しておくことを特徴と
する半導体装置の製造方法。 - 【請求項１０】 請求項８又は９記載の半導体装置の製
造方法において、 上記第１の工程では、上記第２のリードフレームのリー
ドのうち上記半導体チップの電極部に接続される領域を
含む部分が半導体チップ表面と平行になるよう折り曲げ
可能に、上記リードに折り曲げ部を複数箇所設けておく
ことを特徴とする半導体装置の製造方法。 - 【請求項１１】 請求項８，９又は１０記載の半導体装
置の製造方法において、 上記第１の工程では、上記折り返し部に溝を設けておく
ことを特徴とする半導体装置の製造方法。 - 【請求項１２】請求項８，９，１０又は１１記載の半導
体装置の製造方法において、 上記第４の工程における上記半導体チップの電極部と上
記第２のリードフレームの上記リードとを接合する際の
温度は、上記第１の工程における上記半導体チップを第
１のリードフレームのダイパッドにボンディングする際
の温度より低いことを特徴とする半導体装置の製造方
法。 - 【請求項１３】 上面側に電極部を有する半導体チップ
を半導体チップの裏面側で支持するためのダイパッドを
有する第１のリードフレームと、 上記半導体チップの電極部と外部との間で信号を流通さ
せるためのリードを有する第２のリードフレームと、 上記各リードフレームの相対応する位置にそれぞれ設け
られ、上記第２のリードフレームのリードと上記半導体
チップの電極部とを重ね合わせるための位置合わせ部と
を備えていることを特徴とするリードフレーム対。 - 【請求項１４】 上面側に電極部を有する半導体チップ
を半導体チップの裏面側で支持するためのダイパッドを
有する第１のリードフレームと、 上記第１のリードフレームと一体的に設けられ、上記半
導体チップの電極部に接続されるリードを有する第２の
リードフレームと、 上記第１及び第２のリードフレーム間を区画し、上記半
導体チップの電極部と上記第２のリードフレームのリー
ドとが重なり合うように上記各リードフレームを互いに
折り返すための溝部とを備えていることを特徴とするリ
ードフレーム対。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33700895A JP3206716B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置及びリードフレーム対 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33700895A JP3206716B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置及びリードフレーム対 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181235A true JPH09181235A (ja) | 1997-07-11 |
| JP3206716B2 JP3206716B2 (ja) | 2001-09-10 |
Family
ID=18304616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33700895A Expired - Fee Related JP3206716B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置及びリードフレーム対 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206716B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020039094A (ko) * | 2000-11-20 | 2002-05-25 | 추후보정 | 반도체 소자 패키징 어셈블리 및 그 제조 방법 |
| JP2010010696A (ja) * | 2009-08-25 | 2010-01-14 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2012222077A (ja) * | 2011-04-06 | 2012-11-12 | Shindengen Electric Mfg Co Ltd | 半導体装置、接続子、および、半導体装置の製造方法 |
-
1995
- 1995-12-25 JP JP33700895A patent/JP3206716B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020039094A (ko) * | 2000-11-20 | 2002-05-25 | 추후보정 | 반도체 소자 패키징 어셈블리 및 그 제조 방법 |
| JP2010010696A (ja) * | 2009-08-25 | 2010-01-14 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2012222077A (ja) * | 2011-04-06 | 2012-11-12 | Shindengen Electric Mfg Co Ltd | 半導体装置、接続子、および、半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3206716B2 (ja) | 2001-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3022393B2 (ja) | 半導体装置およびリードフレームならびに半導体装置の製造方法 | |
| JPH05283462A (ja) | ヒートシンクとプラスチック本体を有する半導体デバイスの構造 | |
| JPH09102571A (ja) | 電力用半導体装置の製造方法およびリードフレーム | |
| US6756686B2 (en) | Semiconductor device | |
| JP2000091818A (ja) | フィルム型伝送線路の製造方法および該線路の接続方法 | |
| JP2007521643A (ja) | 受動デバイスを有するリードフレーム | |
| WO2020179369A1 (ja) | 半導体装置および接合方法 | |
| JP3602888B2 (ja) | 半導体装置 | |
| JP5553766B2 (ja) | 半導体装置とその製造方法 | |
| JP3206716B2 (ja) | 半導体装置及びリードフレーム対 | |
| JP2010118577A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH11102928A (ja) | Ｃｓｐ型半導体装置及びその製造方法 | |
| WO2011064817A1 (ja) | 半導体装置とその製造方法 | |
| JPS6290957A (ja) | 半導体装置の製造方法 | |
| JP3588641B2 (ja) | 半導体装置の接合構造および接合方法 | |
| JP3795644B2 (ja) | 接合方法 | |
| JPH03120736A (ja) | 半導体装置 | |
| JPS61247040A (ja) | 半導体装置の製造方法 | |
| JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
| JP2017126648A (ja) | 電子モジュール | |
| JP2773685B2 (ja) | 半導体装置 | |
| JP2701348B2 (ja) | 半導体装置 | |
| JP3568534B2 (ja) | 半導体装置及びその製造方法 | |
| JP4082820B2 (ja) | 半導体装置 | |
| JP2003007773A (ja) | ボンディングツールおよびボンディング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |