JPH05283462A - ヒートシンクとプラスチック本体を有する半導体デバイスの構造 - Google Patents

ヒートシンクとプラスチック本体を有する半導体デバイスの構造

Info

Publication number
JPH05283462A
JPH05283462A JP4275690A JP27569092A JPH05283462A JP H05283462 A JPH05283462 A JP H05283462A JP 4275690 A JP4275690 A JP 4275690A JP 27569092 A JP27569092 A JP 27569092A JP H05283462 A JPH05283462 A JP H05283462A
Authority
JP
Japan
Prior art keywords
metal
chip
rod
metal plate
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4275690A
Other languages
English (en)
Inventor
Paolo Casati
カサティ パオロ
Marziano Corno
コルノ マルツィアーノ
Giuseppe Marchisi
マルキシ ジュゼッペ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL, SGS Thomson Microelectronics SRL filed Critical STMicroelectronics SRL
Publication of JPH05283462A publication Critical patent/JPH05283462A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 支持用とヒートシンク用の機能に役立つ金属
板と半導体デバイスの端子電流通電部が引出される板に
接着されたプラスチック本体とを有する半導体デバイス
を目的とする。 【構成】 支持及びヒートシンクの機能に役立つ金属板
（１２）と、この金属板（１２）に取付けられ、チップ
表面に電気端子を形成する金属化領域（１７，２２）を
有する半導体チップ（１３）と、このチップに隣接する
端子電流通電部（１１）と；金属化領域（１７）と電流
通電部（１１）の端の間に設けたワイヤ（１８）と；少
くとも１個の金属化領域（２２）と金属板（１２）間の
電気接続手段（１９，２１，２３）と、チップ（１
３）、ワイヤ（１８）、電流通電部（１１）の端部を除
いて、金属板（１３）をキャプセル封入するプラスチッ
ク本体（１０）とを具備する、半導体デバイスの構造。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子半導体デバイスに係
り、特に金属板および半導体デバイスの端子電流通電部
がそこから引出される板に接着されたプラスチック本体
とを具備する電子半導体デバイスの構造に関する。
【０００２】よく知られているように、集積回路とその
他の能動電子デバイスまたは構成部品は数mm2 のオーダ
の表面積を有する半導体材料の板（チップ）上に構成さ
れ、それらを外部電気回路へ接続するために特別な支持
方法、封止方法および電気的相互接続の構造を必要とす
るものである。この目的に適している典型的な構造は、
基本的にはプラスチック本体を具備し、このプラスチッ
ク本体は、特にその表面上に設けられた金属化領域には
んだ接続された薄ワイヤにより、対応する電気導体又は
プラスチック本体から導出される端子電流通電部（端）
に接続されているチップを封止している。高電流にて動
作する如く設計され、したがって顕著な程度にまで加熱
状態になり易いデバイスである電力用集積回路に対し
て、このような構造はまたその上に取付けられたチップ
が動作中に発生した熱を環境に移送し得る小さな金属板
を具備している。
【０００３】最後に述べた構造体を製作するに際して、
鉛−錫（すゞ）合金のような低溶融点合金ではんだ付け
し、又はエポキシ系接着剤のような適切な接着剤でセメ
ント付けするいずれかの方法によりチップは金属板に固
着される。該電子デバイス用の端子電流通電端に適する
ように意図された一組の金属ストリップは、それから薄
い薄板を打抜かれるが、相互接続部により尚相互に接合
状態に維持され、かつそれから電気的に絶縁されるよう
に板に取付けられる。通常は金製の薄いワイヤは一方の
側で低溶融合金を用いたチップの金属化領域にはんだ付
けされ、他方の側で熱と超音波とが同時に加えられる所
謂る「熱超音波」プロセスを用いて金属ストリップの端
に溶接される。その後、組立部品は特別に設置された成
型部に配設され、その成型部に熱硬化性エポキシ樹脂の
如きプラスチック材を液状で導入される。樹脂を硬化す
る時に、金属ストリップ、即ち半導体デバイスの端子電
流端とそれらの相互接続部の金属板の一面と金属ストリ
ップの一部分、即ち半導体デバイス端子の電流通電端と
それらの相互接続部を除いた上記部材をカプセル封入す
る固体プラスチック本体を具備する構造が得られる。相
互接続部はそれから打抜き法により取除かれて、加工さ
れた電子製品を生産する。
【０００４】チップ上の金属化領域の少くとも一つは、
金属板に電気的に接続されることがある場合には必要で
ある。従来技術によれば、この接続は通常金製の薄いワ
イヤを一端に対してはチップの金属化領域に接着するこ
とにより、また他端に対しては、チップが取付けられる
その表面の場所に、超音波熱溶接により板に直接に接着
することによりこの接続が行われる。しかしながら、こ
の形式の接続は当然あるべき程度には信頼性が高くな
い。特に、溶接継手の欠陥によりワイヤが板から分離し
易くなることが見出された。この問題点の立証された原
因は、はんだ付け合金又は接着剤のいずれであろうと、
超音波熱溶接の品質が低下し、どのように僅かであろう
と機械的又は電気的応力を受けて故障し易くなるため
に、板表面がチップ接合材料により汚染される可能性が
あることである。
【０００５】このような欠陥の原因を取り除くために、
チップが添付されるべき板の面積のまわりにみぞを形成
することが提案された。このみぞにより板を横切って稼
動融剤又は液状化接着剤用の障壁が得られ、それにより
表面の汚染される危険が低下されることになる。
【０００６】この予防策としての措置があるにも拘ら
ず、ワイヤの板に対する接続がゆるんでくることによる
不完全な部分の数は依然として大きな数字であることが
見出された。
【０００７】本発明の目的とする所は、上記欠陥のない
最初に規定された種類の電子半導体デバイスの構造を得
ることにある。この目的は、本明細書の最初の特許請求
の範囲における如く規定されかつ特徴づけられた構造に
より達成される。
【０００８】本発明は、添付図面に関聯して読まれるべ
き本発明の実施例に関する、以下の詳細な説明から明瞭
に理解され得るものである。
【０００９】素面を参照すれば各種図面に示された電子
半導体デバイスの構造は、プラスチック材料の本体１
０、多数の金属ストリップもしくは端子電流通電端１
１、支持およびヒートシンク用機能に役立つ金属板１
２、およびその上に形成され、はんだ付合金の層１４に
よって金属板に接合されている集積回路を有する半導体
材料のチップ１３とを具備している。端子電流通電端１
１は単一の薄板片を通常打抜きによって構成され、成形
プロセスの後に相互に分離される前に、好ましくは再び
打抜きにより、部分１５を、一般に１６で示される骨
（枠）組に相互接続することにより図２に示す如く、つ
なぎ合わされる。この骨組はプラスチック製でカプセル
封入される前の構造を現わしている。
【００１０】骨組１６内の電流通電部端は、先に述べた
周知の方法で、薄い金製ワイヤ１８によりチップの金属
化領域１７に接続されている。
【００１１】本発明によれば、骨組１６は対向する２個
の側面ストリップを有し、プラスチック本体内に２個の
棒（ロッド）１９を形成する同じ薄板片を打抜いたもの
である。このような棒は図面に描写の実施例において端
子部電流通電部１１に全く類似の狹い部分を用いて本体
の外側に伸びている。それぞれの棒１９は２個の開孔を
有し、この開孔は板と一体化している特殊な植込みボル
ト２１の助けをかりて骨組１６を板１２に取付けるため
のものである。これらは導電性材料から形成され板それ
自身が形成される打抜き工程と同時に、好ましくは板を
皿形にくぼませる工程により形成される。植込みボルト
２１をして開口２０を通過させた後に、植込みボルト２
１は棒１９を固着し、骨組全体１６を同じ場所にリベッ
ト留めする。
【００１２】集積回路の電気的接地端子に対応するチッ
プ１３の２つの金属化領域２２は、それぞれの薄い金ワ
イヤ２３を介して支持用スタッド（植込みボルト）間の
中間領域内のロッド部分１９に接続される。したがっ
て、これら２個の領域２２は、金ワイヤ２３、ロッド１
９および植込みボルト２１により金属板１２に電気的に
接続される。
【００１３】プラスチック本体１０の形成と枠組１６の
相互接続部１５の打抜きとは通例の方法で実施されて、
図１に示す構造を与えるが、この構造は従来の集積回路
の支持および封止構造と外観上極めて類似している。
【００１４】この外観の類似性があるにもかゝわらず、
本発明の構造は、電気的接地端子を形成する金属化領域
と薄板金属との間の電気的接続に関し、周知の構造より
はるかに信頼性の高いことが示された。この理由は一つ
には、ワイヤは板の種々の部分に溶接されているので、
閉じ込め容器のみぞにより接する区域の外側の板の領域
に偶然にも入り込んだ、例えば、固着用材料即ちはんだ
や接着剤の痕跡にもとづく板表面の何等かの汚染が、接
地用ワイヤの溶接に影響を与えるものではないというこ
と、かつとりわけチップから離れた端における溶接には
低い機械的ワイヤの応力が印加されることであるように
思われる。
【００１５】実際上、棒（ロッド）上の溶接は板上に行
われた同様の溶接と同じ強度特性を有するにもかゝわら
ず、成型段階に続く冷却段階の間、および通常の動作熱
サイクルの間、金属とプラスチックスの熱膨張係数の差
に帰因するものとして、金属とプラスチックスの間に及
ぼされるせん断応力は、本発明の構造においてはるかに
小さいものであるように思われる。この効果は、溶接継
手が、一つには、収縮と膨張に対抗することなく、プラ
スチックが受ける収縮と膨張の結果として生ずるよう
に、プラスチックにより引張られているロッドに基因す
るように思われる。
【００１６】本発明の構造は更に無視出来ないいくつか
の利点を与えることにより、チップの回りの封じ込めみ
ぞを消滅する可能性のために、簡略化された製造プロセ
スの如く、上記の如き信頼性を付加的に向上するもので
あることに注意されたい。何となればチップを固定する
のに使用される材料による表面の汚染は最早接地用ワイ
ヤ溶接と電流通電端の枠組の利用された組立の問題では
ないからであり、その理由は、後者が開口と植込みボル
トによって板上の正確かつ安定な位置に固着され得るか
らである。
【００１７】本発明の唯一の実施例が図示され説明され
たけれども、この発明の概念の範囲内で若干の変形と修
正とが実施可能である。一例として、ロッドはプラスチ
ック製本体の外側に外延部を有し得ない、即ちプラスチ
ック本体の内部に完全にカプセル封入され得るし、或は
二つの代りに単一のロッドが設置され得るし、もしくは
それぞれのロッドは単一の電気的導電部材により板に接
続可能であり、かつ一般的に、後者は図示され、上記さ
れた植込みボルト以外の他の形式と構成で実施可能なも
のである。
【図面の簡単な説明】
【図１】本発明に係る構造の透視図であり、一部はその
内部を示すために取除いてある。
【図２】図１の構造の平面図であり、成型段階の前の状
態である。
【図３】図２の III−III 線に沿った断面図である。
【図４】図２のIV−IV線に沿った断面図である。
【符号の説明】
１０…プラスチック本体 １１…端子電流通電部 １２…金属板 １３…半導体材料のチップ １７，２２…金属化領域 １８…ワイヤ １９…金属ロッド ２０…開口 ２１…電気的接続手段 ２３…ワイヤ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年２月１２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術、および発明が解決しようとする課題】よ
く知られているように、集積回路とその他の能動電子デ
バイスまたは構成部品は数mm2 のオーダの表面積を有す
る半導体材料の板（チップ）上に構成され、それらを外
部電気回路へ接続するために特別な支持方法、封止方法
および電気的相互接続の構造を必要とするものである。
この目的に適している典型的な構造は、基本的にはプラ
スチック本体を具備し、このプラスチック本体は、特に
その表面上に設けられた金属化領域にはんだ接続された
薄ワイヤにより、対応する電気導体又はプラスチック本
体から導出される端子電流通電部（端）に接続されてい
るチップを封止している。高電流にて動作する如く設計
され、したがって顕著な程度にまで加熱状態になり易い
デバイスである電力用集積回路に対して、このような構
造はまたその上に取付けられたチップが動作中に発生し
た熱を環境に移送し得る小さな金属板を具備している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【課題を解決するための手段】本発明の目的とする所
は、上記欠陥のない最初に規定された種類の電子半導体
デバイスの構造を得ることにある。この目的は、本明細
書の最初の特許請求の範囲における如く規定されかつ特
徴づけられた構造により達成される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【実施例】図面を参照すれば各種図面に示された電子半
導体デバイスの構造は、プラスチック材料の本体１０、
多数の金属ストリップもしくは端子電流通電端１１、支
持およびヒートシンク用機能に役立つ金属板１２、およ
びその上に形成され、はんだ付合金の層１４によって金
属板に接合されている集積回路を有する半導体材料のチ
ップ１３とを具備している。端子電流通電端１１は単一
の薄板片を通常打抜きによって構成され、成形プロセス
の後に相互に分離される前に、好ましくは再び打抜きに
より、部分１５を、一般に１６で示される骨（枠）組に
相互接続することにより図２に示す如く、つなぎ合わさ
れる。この骨組はプラスチック製でカプセル封入される
前の構造を現わしている。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｋ 9272−4Ｍ Ｆ 9272−4Ｍ (72)発明者 ジュゼッペ マルキシ イタリア国，20138 ミラノ，ビア ペコ リーニ，８

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 支持およびヒートシンクの機能に役立つ
    金属板（１２）；該金属板（１２）に取付けられ、チッ
    プ表面に該デバイス用の電気端子を形成する金属化領域
    （１７，２２）を有する半導体材料のチップ（１３）；
    該半導体材料のチップ（１３）に隣接してそれぞれ一端
    を有する外部電気回路に接続するための端子電流通電部
    （１１）；金属化領域（１７）と該端子電流通電部（１
    １）の上記端部の間に設けられた相互接続用ワイヤ（１
    ８）；少くとも１個の金属化領域（２２）と金属板（１
    ２）の間の電気接続の手段（１９，２１，２３）；およ
    びその表面の少くとも若干の例外、即ち半導体材料のチ
    ップ（１３）、ワイヤ（１８）、および該半導体材料の
    チップ（１３）に隣接する端子電流通電部（１１）の端
    部を除いて、該金属板（１３）をキャプセルに封入する
    プラスチック本体（１０）；とを具備する半導体デバイ
    スの構造であって、該チップ（１３）の少くとも１個の
    金属化領域（２２）と該金属板（１２）の間の電気的接
    続手段（１９，２１，２３）は、電気的導電手段（２
    １）を用いて板（１２）に取付けられた少くとも１個の
    金属ロッド（１９）、一端において該チップ（１３）の
    金属化領域（２２）に取付けられ、他端において該金属
    ロッド（１９）に取付けられた少くとも１個のワイヤ
    （２３）とを具備し、上記ワイヤ（２３）と上記ロッド
    （１９）の少くとも１部分とはプラスチック本体（１
    ０）内でカプセルに封入されていることを特徴とする、
    半導体デバイスの構造。
  2. 【請求項２】 該ロッド（１９）と端子電流通電部（１
    １）とは共通の金属シートから形成された細長い平坦な
    部材であることを特徴とする、請求項１記載の半導体デ
    バイス構造。
  3. 【請求項３】 金属ロッド（１９）を金属板（１２）に
    固着せしめる電気的導電手段（２１）は、該金属板（１
    ２）に対し一体に形成され、該ロッド（１９）内の対応
    する開口（２０）を通過せしめ、かつリベットで留めら
    れた少くとも１個の植込みボルトであることを特徴とす
    る、請求項１又は２のいずれかに記載の半導体デバイス
    構造。
  4. 【請求項４】 該ロッド（１９）は少くともその一端に
    対して、プラスチック本体（１０）の外側に伸展してい
    ることを特徴とする、請求項１から３までのいずれかに
    記載の半導体デバイス構造。
  5. 【請求項５】 ２個の金属ロッド（１９）を具備し、か
    つ該２個の金属ロッド（１９）は該半導体材料のチップ
    （１３）の一方の側に相互に近接して平行に横たわって
    おり、該ロッド（１９）に或る距離だけ離れて設定され
    た２個の植込みボルト（２１）により相互に金属板（１
    ２）に接着され、かつ該ロッド（１９）のそれぞれに接
    着されたワイヤ（２３）の端部は、該植込みボルト（２
    １）の接着点に対し中間の位置に設けられることを特徴
    とする、請求項２又は４のいずれかに記載の半導体デバ
    イスの構造。
JP4275690A 1991-11-29 1992-10-14 ヒートシンクとプラスチック本体を有する半導体デバイスの構造 Pending JPH05283462A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT91A003208 1991-11-29
IT91MI3208 IT1252136B (it) 1991-11-29 1991-11-29 Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica, con mezzi per una connessione elettrica al dissipatore di alta affidabilita'

Publications (1)

Publication Number Publication Date
JPH05283462A true JPH05283462A (ja) 1993-10-29

Family

ID=11361225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4275690A Pending JPH05283462A (ja) 1991-11-29 1992-10-14 ヒートシンクとプラスチック本体を有する半導体デバイスの構造

Country Status (5)

Country Link
US (2) US5338971A (ja)
EP (1) EP0545007B1 (ja)
JP (1) JPH05283462A (ja)
DE (1) DE69223021T2 (ja)
IT (1) IT1252136B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870078A (ja) * 1994-08-12 1996-03-12 Sgs Thomson Microelettronica Spa 半導体装置用支持フレームおよび半導体装置の構造

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
KR940016724A (ko) * 1992-12-03 1994-07-23 빈센트 비. 인그라시아 표면 실장형 집적 회로 파워 패키지용 리드 프레임 어셈블리
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
DE4419060A1 (de) * 1994-05-31 1995-12-07 Siemens Ag Einrichtung zum Kühlen eines IC
US5701090A (en) * 1994-11-15 1997-12-23 Mitsubishi Denki Kabushiki Kaisha Data output circuit with reduced output noise
KR100206880B1 (ko) * 1995-12-29 1999-07-01 구본준 히트싱크가 부착된 컬럼형 패키지
US5608359A (en) * 1995-10-10 1997-03-04 Motorola, Inc. Function-differentiated temperature compensated crystal oscillator and method of producing the same
DE19625384A1 (de) * 1996-06-25 1998-01-02 Siemens Ag Zusammengesetzter Leiterrahmen
US5798570A (en) * 1996-06-28 1998-08-25 Kabushiki Kaisha Gotoh Seisakusho Plastic molded semiconductor package with thermal dissipation means
US5739586A (en) * 1996-08-30 1998-04-14 Scientific-Atlanta, Inc. Heat sink assembly including a printed wiring board and a metal case
DE69636853T2 (de) 1996-11-27 2007-11-08 Stmicroelectronics S.R.L., Agrate Brianza Herstellunsgverfahren einer Kunststoffpackung für elektronische Anordnungen mit einer Wärmesenke
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
JPH11145364A (ja) * 1997-11-12 1999-05-28 Denso Corp 樹脂封止型半導体装置及びその製造方法
US5930604A (en) * 1998-02-02 1999-07-27 Delco Electronics Corporation Encapsulation method for fine-pitch chip-on-board
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
JP5214082B2 (ja) * 2001-07-25 2013-06-19 インヴェンサス・コーポレイション 半導体装置
GB0123676D0 (en) * 2001-10-02 2001-11-21 Poly Flex Circuits Ltd Method of manufacturing circuits
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6849941B1 (en) * 2004-01-07 2005-02-01 Thermagon, Inc. Heat sink and heat spreader assembly
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
WO2009081356A2 (en) * 2007-12-19 2009-07-02 Nxp B.V. Non-substrate type package with embedded power line
CN101673722A (zh) * 2008-09-10 2010-03-17 日月光半导体制造股份有限公司 导线架
US9093446B2 (en) 2013-01-21 2015-07-28 International Business Machines Corporation Chip stack with electrically insulating walls
US8995933B2 (en) 2013-06-21 2015-03-31 Motorola Solutions, Inc. Radio frequency transistor and matching circuit grounding and thermal management apparatus
JP2016174049A (ja) * 2015-03-16 2016-09-29 株式会社東芝 リードフレーム構造体、リードフレーム構造体の製造方法、および半導体装置
US10076800B2 (en) 2015-11-30 2018-09-18 Cree Fayetteville, Inc. Method and device for a high temperature vacuum-safe solder stop utilizing laser processing of solderable surfaces for an electronic module assembly
USD904322S1 (en) 2019-08-28 2020-12-08 Carbice Corporation Flexible heat sink
USD903610S1 (en) 2019-08-28 2020-12-01 Carbice Corporation Flexible heat sink
US20210063099A1 (en) 2019-08-28 2021-03-04 Carbice Corporation Flexible and conformable polymer-based heat sinks and methods of making and using thereof
USD906269S1 (en) 2019-08-28 2020-12-29 Carbice Corporation Flexible heat sink
JP7388912B2 (ja) * 2019-12-23 2023-11-29 ダイヤゼブラ電機株式会社 イグナイタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455169A (en) * 1977-10-12 1979-05-02 Nec Corp Semiconductor device
US4132856A (en) * 1977-11-28 1979-01-02 Burroughs Corporation Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby
US4215360A (en) * 1978-11-09 1980-07-29 General Motors Corporation Power semiconductor device assembly having a lead frame with interlock members
JPS551195A (en) * 1979-05-21 1980-01-07 Hitachi Ltd Lead frame header connection body
GB2199988B (en) * 1987-01-12 1990-04-25 Intel Corp Multi-layer molded plastic ic package
JPH02306639A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 半導体装置の樹脂封入方法
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
IT1247649B (it) * 1990-10-31 1994-12-28 Sgs Thomson Microelectronics Procedimento di incapsulamento in resina di un dispositivo a semiconduttore di potenza montato su dissipatore allontanando i reofori dal dissipatore mediante l'azione del controstampo in fase di chiusura dello stampo
IT1250405B (it) * 1991-01-31 1995-04-07 Sgs Thomson Microelectronics Piastrina metallica di dissipazione del calore di un dispositivo a semiconduttore di potenza incapsulato in resina fornita di rilievi per la saldatura dei fili di massa

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870078A (ja) * 1994-08-12 1996-03-12 Sgs Thomson Microelettronica Spa 半導体装置用支持フレームおよび半導体装置の構造

Also Published As

Publication number Publication date
EP0545007B1 (en) 1997-11-05
EP0545007A1 (en) 1993-06-09
DE69223021T2 (de) 1998-02-26
ITMI913208A1 (it) 1993-05-29
ITMI913208A0 (it) 1991-11-29
IT1252136B (it) 1995-06-05
US5763296A (en) 1998-06-09
US5338971A (en) 1994-08-16
DE69223021D1 (de) 1997-12-11

Similar Documents

Publication Publication Date Title
JPH05283462A (ja) ヒートシンクとプラスチック本体を有する半導体デバイスの構造
US5724726A (en) Method of making leadframe for lead-on-chip (LOC) semiconductor device
JP3097644B2 (ja) 半導体装置接続構造及び接続方法
US5237202A (en) Lead frame and semiconductor device using same
JPH04233262A (ja) 脱熱体及び多重取付パッド・レードフレームのパッケージ及び半導体ダイの電気的絶縁方法
JPH07183438A (ja) レーザー接合ヘッダー
JPS63306651A (ja) 電力用半導体装置とその製造方法
US6168975B1 (en) Method of forming extended lead package
US20070290303A1 (en) Dual leadframe semiconductor device package
JPH0817870A (ja) 半導体装置
JP2654035B2 (ja) 半導体ｉｃ装置
JPS63185035A (ja) 半導体装置
JPH1065084A (ja) リードフレーム
JPH05136183A (ja) 集積回路装置
JP2975783B2 (ja) リードフレームおよび半導体装置
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH08153844A (ja) 半導体装置
JPS62247555A (ja) 半導体素子搭載ピングリットアレイパッケージ基板の製造方法
JPS5893362A (ja) 複数素子を有する半導体装置
JP2000133676A (ja) 半導体装置
JPH085563Y2 (ja) 高電力ハイブリッドｉｃ用金属パッケージ
JPH02150051A (ja) 半導体モジュール
JPS6130748B2 (ja)
JP2803334B2 (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees