JPH09102571A - 電力用半導体装置の製造方法およびリードフレーム - Google Patents

電力用半導体装置の製造方法およびリードフレーム

Info

Publication number
JPH09102571A
JPH09102571A JP7256056A JP25605695A JPH09102571A JP H09102571 A JPH09102571 A JP H09102571A JP 7256056 A JP7256056 A JP 7256056A JP 25605695 A JP25605695 A JP 25605695A JP H09102571 A JPH09102571 A JP H09102571A
Authority
JP
Japan
Prior art keywords
lead frame
power
circuit lead
semiconductor element
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7256056A
Other languages
English (en)
Other versions
JP3299421B2 (ja
Inventor
Toshikazu Masumoto
歳和 桝本
Shinobu Takahama
忍 高浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25605695A priority Critical patent/JP3299421B2/ja
Priority to US08/658,611 priority patent/US5792676A/en
Priority to DE69633214T priority patent/DE69633214T2/de
Priority to EP96109264A priority patent/EP0767494B1/en
Publication of JPH09102571A publication Critical patent/JPH09102571A/ja
Application granted granted Critical
Publication of JP3299421B2 publication Critical patent/JP3299421B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 電力用半導体チップの放熱性に優れ、かつ制
御用半導体チップの高機能化、多ピン化、微細パッケー
ジ化に対応した電力用半導体装置の製造方法を提供する
とともに、組立自動化を容易にするリードフレームを提
供する。 【解決手段】 パワー回路用リードフレーム２０のタイ
バー２０１の、リード２０３および２０４の外側からそ
れぞれ接合体２０５が垂直に延在し、それらに対向する
ように制御回路用リードフレーム３０のタイバー３０１
の、リード３０３および３０７の外側からそれぞれ接合
体３０８が垂直に延在している。そして、装置中央部に
おいて接合体２０５の接合体先端部２０５ａは、接合体
３０８の接合体先端部３０８ａの裏面側に接合してい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電力用半導体装置の
製造方法およびリードフレームに関し、特に、パワート
ランジスタやパワーＭＯＳＦＥＴなどの半導体パワーチ
ップとその半導体パワーチップを制御するための制御用
半導体チップとを同一パッケージ内に内蔵する電力用半
導体装置の製造方法およびリードフレームに関するもの
である。
【０００２】
【従来の技術】図１７および図１８を用いて従来の電力
用半導体装置の製造方法について説明する。図１７は従
来の電力用半導体装置の製造途中の一工程を示す平面図
である。
【０００３】図１７において、パワー回路用リードフレ
ーム２と制御回路用リードフレーム３が、それぞれの有
するリードを内側に向けるように対向して配置されてい
る。パワー回路用リードフレーム２のタイバー２１から
リード２２〜２４が延在しており、リード２２の先端部
２２ａには電力用半導体チップ４が搭載されている。
【０００４】また、制御回路用リードフレーム３のタイ
バー３１からはリード３２〜３７が延在しており、リー
ド３２の先端部３２ａには電力用半導体チップ４を制御
する制御用半導体チップ５が搭載されている。
【０００５】リード３２の先端部３２ａは絶縁シート８
を介してリード２２の先端部２２ａに載置されている。
【０００６】電力用半導体チップ４はアルミ線６によっ
てリード２３および２４に電気的に接続され、制御用半
導体チップ５は金線７によってリード３３〜３７に電気
的に接続されている。
【０００７】また、リード２４は分岐しており、分岐し
た方の先端はリード３７の近傍にまで達している。そし
て、金線７によってリード３７と電気的に接続されてい
る。
【０００８】また、電力用半導体チップ４および制御用
半導体チップ５と、リード２２〜２４およびリード３２
〜３７の大部分は外装樹脂１０によって覆われている。
なお、図においては簡単化のため外装樹脂１０は破線で
示す。
【０００９】以上説明したように、電力用半導体装置は
電力用半導体チップ４を有しているため、電力用半導体
チップ４から発生する熱の放熱を考慮する必要がある。
そのため、パワー回路用リードフレーム２は熱伝導性が
良好な銅などの金属を採用し、しかも板厚は比較的厚い
ものでなければならない。
【００１０】一方で、制御用半導体チップ５を搭載する
制御回路用リードフレーム３は、制御用半導体チップ５
の機能向上とあいまって多ピン化、微細パッケージ化が
要求される。そのためには、板厚が薄く加工性の高い銅
系の材料を使わざるを得ない。
【００１１】この双方の条件を満足させるためには、パ
ワー回路用リードフレーム２と制御回路用リードフレー
ム３の板厚はそれぞれ異なったものである必要がある。
【００１２】図１８に、図１７におけるＡ−Ａ線での矢
視断面図を示す。図１８に示されるようにパワー回路用
リードフレーム２の板厚は、制御回路用リードフレーム
３に比べて厚いものとなっている。
【００１３】次に、従来の電力用半導体装置の製造工程
について説明する。パワー回路用リードフレーム２およ
び制御回路用リードフレーム３はそれぞれの搬送ライン
に乗って搬送される。なお、パワー回路用リードフレー
ム２および制御回路用リードフレーム３は、図１７に示
す構成がそれぞれ連続して複数形成され、長尺の板状を
なしている。
【００１４】搬送の途中で、パワー回路用リードフレー
ム２のリード２２の先端部２２ａには、絶縁シート８が
載置され、その上に制御回路用リードフレーム３のリー
ド３２の先端部３２ａが載置される。
【００１５】この状態で、長尺のパワー回路用リードフ
レーム２および制御回路用リードフレーム３が所定の長
さごとに切断される。切断されて所定の長さになったも
のをフレームユニットと呼称する。
【００１６】フレームユニットは順次ダイボンド装置
（ダイボンダ）に送られ、パワー回路用リードフレーム
２のリード２２の先端部２２ａの絶縁シート８で覆われ
ていない部分に電力用半導体チップ４がダイボンディン
グされる。また、制御回路用リードフレーム３のリード
３２の先端部３２ａに制御用半導体チップ５がダイボン
ドされる。
【００１７】ダイボンドが終了したフレームユニット
は、アルミ線のワイヤボンド装置（ワイヤボンダ）に送
られ、電力用半導体チップ４の各端子とリード２３およ
び２４の間にアルミ線６がワイヤボンディングされる。
【００１８】続いて、金線のワイヤボンド装置におい
て、制御用半導体チップ５の各端子とリード３３〜３７
との間、およびリード３７とリード２４の分岐した先端
部との間にそれぞれアルミ線７がワイヤボンディングさ
れる。
【００１９】金線のワイヤボンドが終了したフレームユ
ニットはモールド装置に搬送され、モールド金型にはめ
込まれる。そして、外装樹脂１０がトランスファーモー
ルドによって形成される。
【００２０】外装樹脂１０が形成されたフレームユニッ
トに対して、パワー回路用リードフレーム２のタイバー
２１および制御回路用リードフレーム３のタイバー３１
の切断が行われ、独立した個々の電力用半導体装置が完
成する。
【００２１】
【発明が解決しようとする課題】従来の電力用半導体装
置は以上のような構成を有し、以上のような工程を経て
製造されているので、以下のような問題があった。
【００２２】すなわち、フレームユニットの状態でダイ
ボンド、ワイヤボンド、トランスファーモールドの各工
程が実施されるが、この時のパワー回路用リードフレー
ム２と制御回路用リードフレーム３は実質的にほぼ分離
された状態にある。このような状態では各工程間の搬送
時にパワー回路用リードフレーム２と制御回路用リード
フレーム３の位置がずれる可能性がある。特に、ワイヤ
ボンド工程からトランスファーモールド工程に移る際に
は、フレームユニットを持ち上げて搬送せざるをえな
い。このとき、微細なアルミ線６、金線７の結合を外さ
ずに、また、２つのリードフレームの位置関係をずらさ
ずに搬送するのは容易でなく、配線が外れたり、２つの
リードフレームの位置関係がずれたりして、工程内不良
率が高くなり、自動化が困難であった。
【００２３】また、リード３２のリード先端部３２ａは
絶縁シート８を介してリード２２の先端部２２ａに載置
されているので、図１８に示すようにパワー回路用リー
ドフレーム２と制御回路用リードフレーム３の裏面が同
一平面に並んでいない。
【００２４】ダイボンディングにおけるリードフレーム
の加熱時には、「ヒートプラテン」と称する加熱用の平
坦な台の上にリードフレームを載置して加熱するが、制
御回路用リードフレーム３は直接にはヒートプラテンに
接触しないので加熱効率が悪いという問題が発生する。
また、金線のワイヤボンディングの際にも、同様の方法
で加熱されるので、同様の問題が発生する。
【００２５】本発明は、上記のような問題点を解消する
ためになされたもので、電力用半導体チップの放熱性に
優れ、かつ制御用半導体チップの高機能化、多ピン化、
微細パッケージ化に対応した電力用半導体装置の製造方
法を提供するとともに、組立自動化を容易にするリード
フレームを提供する。
【００２６】
【課題を解決するための手段】本発明に係る請求項１記
載の電力用半導体装置の製造方法は、電力用半導体素子
と、該電力用半導体素子を制御する制御用半導体素子と
が同一パッケージ内に内蔵された電力用半導体装置の製
造方法であって、第１のタイバーから１方向に延在し、
前記電力用半導体素子を搭載する電力用半導体素子搭載
領域を有する第１のリードを含む電力用リード群およ
び、前記第１のタイバーの前記電力用リード群の側方に
形成され、前記電力用リード群と同じ方向に延在する少
なくとも１以上の第１の接合体を備えたパワー回路用リ
ードフレームを準備する工程(ａ)と、第２のタイバーか
ら１方向に延在し、前記制御用半導体素子を搭載する制
御用半導体素子搭載領域を有する第２のリードを含む制
御用リード群および、前記第２のタイバーの前記制御用
リード群の側方に形成され、前記制御用リード群と同じ
方向に延在する少なくとも１以上の第２の接合体を備え
る制御回路用リードフレームを準備する工程(ｂ)と、前
記パワー回路用リードフレームおよび前記制御回路用リ
ードフレームを、前記電力用リード群および前記制御用
リード群が対向するように配置し、前記第１および第２
の接合体の先端部を接合して前記パワー回路用リードフ
レームおよび前記制御回路用リードフレームを一体化す
る工程(ｃ)と、前記電力用半導体素子を前記電力用半導
体素子搭載領域に搭載し、電力用リード群との電気的接
続を行う工程(ｄ)と、前記制御用半導体素子を前記制御
用半導体素子搭載領域に搭載し、制御用リード群との電
気的接続を行う工程(ｅ)と、樹脂封止により前記電力用
半導体素子、前記電力用半導体素子を同一パッケージ内
に収納する工程(ｆ)とを備え、前記パワー回路用リード
フレームおよび前記制御回路用リードフレームを前記工
程(ｃ)により一体化した状態で前記工程(ｄ)〜(ｆ)を行
う。
【００２７】本発明に係る請求項２記載の電力用半導体
装置の製造方法は、前記制御回路用リードフレームは、
その厚みが前記パワー回路用リードフレームより薄い
か、あるいは前記パワー回路用リードフレームより加工
容易であるか、少なくとも一方を満足する材料で形成さ
れ、前記工程(ｂ)が、前記第２の接合体の先端部を前記
第１の接合体の先端部に載置した状態で、前記電力用半
導体素子搭載領域および前記制御用半導体素子搭載領域
の裏面が同一平面上に並ぶように、前記第２の接合体の
先端部を曲げ加工する工程を含み、前記工程(ｃ)が、前
記第２の接合体の先端部を前記第１の接合体の先端部に
載置して、当該部分をハンダ付けする工程を含んでい
る。
【００２８】本発明に係る請求項３記載の電力用半導体
装置の製造方法は、前記制御回路用リードフレームは、
その厚みが前記パワー回路用リードフレームより薄い材
料で形成され、前記工程(ａ)が、前記第１の接合体の先
端部の上面側に前記制御回路用リードフレームの板厚に
相当する高低差を有する切欠き段差部を形成する工程を
含み、前記工程(ｂ)が、前記第２の接合体の先端部を前
記第１の接合体の前記切欠き段差部に載置した状態で、
前記電力用半導体素子搭載領域および前記制御用半導体
素子搭載領域の裏面が同一平面上に並ぶように、前記第
２の接合体の先端部を曲げ加工する工程を含み、前記工
程(ｃ)が、前記第２の接合体の先端部を前記第１の接合
体の前記切欠き段差部に載置して、当該部分をハンダ付
けする工程を含んでいる。
【００２９】本発明に係る請求項４記載の電力用半導体
装置の製造方法は、前記制御回路用リードフレームは、
その厚みが前記パワー回路用リードフレームより薄い材
料で形成され、前記工程(ａ)が、前記第１の接合体の先
端部の裏面側に前記制御回路用リードフレームの板厚に
相当する高低差を有する切欠き段差部を形成する工程を
含み、前記工程(ｃ)は、前記第１の接合体の前記切欠き
段差部を前記第２の接合体の先端部にかぶせ、当該部分
をハンダ付けする工程を含んでいる。
【００３０】本発明に係る請求項５記載の電力用半導体
装置の製造方法は、前記制御回路用リードフレームは、
その厚みが前記パワー回路用リードフレームより薄い
か、あるいは前記パワー回路用リードフレームより加工
容易であるか、少なくとも一方を満足する材料で形成さ
れ、前記工程(ａ)が、前記第１の接合体の先端部を貫通
する貫通口を形成する工程を含み、前記工程(ｂ)が、前
記第２の接合体の先端部を前記第１の接合体の先端部に
載置した状態で、前記電力用半導体素子搭載領域および
前記制御用半導体素子搭載領域の裏面が同一平面上に並
ぶように、前記第２の接合体の先端部を曲げ加工する工
程を含み、前記工程(ｃ)が、前記第２の接合体の先端部
を前記第１の接合体の先端部に載置し、プレス加工によ
り前記第２の接合体の先端部を前記貫通口に押し込む工
程を含んでいる。
【００３１】本発明に係る請求項６記載の電力用半導体
装置の製造方法は、前記制御回路用リードフレームは、
その厚みが前記パワー回路用リードフレームより薄い材
料で形成され、前記工程(ａ)が、前記第１の接合体の先
端部の上面側に前記制御回路用リードフレームの板厚に
相当する高低差を有する切欠き段差部を形成する工程
と、該切欠き段差部に貫通口を形成する工程とを含み、
前記工程(ｂ)が、前記第２の接合体の先端部を前記第１
の接合体の前記切欠き段差部に載置した状態で、前記電
力用半導体素子搭載領域および前記制御用半導体素子搭
載領域の裏面が同一平面上に並ぶように、前記第２の接
合体の先端部を曲げ加工する工程を含み、前記工程(ｃ)
が、前記第２の接合体の先端部を前記第１の接合体の前
記切欠き段差部に載置し、プレス加工により前記第２の
接合体の先端部を前記貫通口に押し込む工程を含んでい
る。
【００３２】本発明に係る請求項７記載の電力用半導体
装置の製造方法は、前記制御回路用リードフレームは、
その厚みが前記パワー回路用リードフレームより薄い材
料で形成され、前記工程(ａ)が、前記第１の接合体の先
端部の裏面側に前記制御回路用リードフレームの板厚に
相当する高低差を有する切欠き段差部を形成する工程
と、該切欠き段差部に貫通口を形成する工程とを含み、
前記工程(ｃ)が、前記第１の接合体の前記切欠き段差部
を前記第２の接合体の先端部にかぶせ、プレス加工によ
り前記第２の接合体の先端部を前記貫通口に押し込む工
程を含んでいる。
【００３３】本発明に係る請求項８記載のリードフレー
ムは、電力用半導体素子と、該電力用半導体素子を制御
する制御用半導体素子とが同一パッケージ内に内蔵され
た電力用半導体装置の製造に使用されるリードフレーム
であって、第１のタイバーから延在し、前記電力用半導
体素子を搭載する電力用半導体素子搭載領域を有する第
１のリードを含む電力用リード群および、前記第１のタ
イバーの前記電力用リード群の側方に形成され、前記電
力用リード群と同じ方向に延在する少なくとも１以上の
第１の接合体を備えたパワー回路用リードフレームと、
第２のタイバーから延在し、前記制御用半導体素子を搭
載する制御用半導体素子搭載領域を有する第２のリード
を含む制御用リード群および、前記第２のタイバーの前
記制御用リード群の側方に形成され、前記制御用リード
群と同じ方向に延在する少なくとも１以上の第２の接合
体を備えた制御回路用リードフレームとを備え、前記パ
ワー回路用リードフレームと前記制御回路用リードフレ
ームが、前記電力用リード群および前記制御用リード群
が対向し、かつ前記電力用半導体素子搭載領域および前
記制御用半導体素子搭載領域の裏面が同一平面上に並ぶ
ように配置され、前記第１の接合体と前記第２の接合体
の先端部が接合されている。
【００３４】本発明に係る請求項９記載のリードフレー
ムは、前記制御回路用リードフレームが、その厚みが前
記パワー回路用リードフレームより薄いか、あるいは前
記パワー回路用リードフレームより加工容易であるか、
少なくとも一方を満足する材料で形成され、前記電力用
リード群および前記制御用リード群のリードのうち、電
位を共通にするものどうしが直接に接合されている。
【００３５】
【発明の実施の形態】
＜実施の形態１＞ ＜装置構成＞図１は、本発明に係る電力用半導体装置の
製造方法の実施の形態１により形成される電力用半導体
装置の製造工程の一工程を示す平面図である。図１にお
いて、パワー回路用リードフレーム２０と制御回路用リ
ードフレーム３０が、それぞれの有するリードを内側に
向けるように対向して配置されている。
【００３６】パワー回路用リードフレーム２０のタイバ
ー２０１からリード２０２〜２０４が延在しており、リ
ード２０２のリード先端部２０２ａには電力用半導体チ
ップ４が搭載されている。
【００３７】また、制御回路用リードフレーム３０のタ
イバー３０１からはリード３０２〜３０７が延在してお
り、リード３０２のリード先端部３０２ａには電力用半
導体チップ４を制御する制御用半導体チップ５が搭載さ
れている。
【００３８】リード２０２のリード先端部２０２ａとリ
ード３０２のリード先端部３０２ａは、パワー回路用リ
ードフレーム２０と制御回路用リードフレーム３０とを
対向配置した状態において、略中央に非接触で対向する
ように設けられている。なお、リード２０２のリード先
端部２０２ａおよびリード３０２のリード先端部３０２
ａの近傍を以後、装置中央部と呼称する。
【００３９】電力用半導体チップ４はアルミ線６によっ
てリード２０３および２０４に電気的に接続され、制御
用半導体チップ５は金線７によってリード３０３〜３０
７に電気的に接続されている。
【００４０】また、リード２０４は分岐しており、分岐
した方のリード先端部２０４ａはリード３０７の電力用
半導体チップ４搭載面とは反対側（以後裏面側と呼称）
に接合している。ここで、リード３０７のリード先端部
２０４ａとの接合部は、リード先端部２０４ａを跨ぐよ
うにリード３０７が曲げ加工されている。
【００４１】また、パワー回路用リードフレーム２０の
タイバー２０１の、リード２０３および２０４の外側か
らそれぞれ接合体２０５が垂直に延在し、それらに対向
するように制御回路用リードフレーム３０のタイバー３
０１の、リード３０３および３０７の外側からそれぞれ
接合体３０８が垂直に延在している。そして、装置中央
部において接合体２０５の接合体先端部２０５ａは、接
合体３０８の接合体先端部３０８ａの裏面側に接合して
いる。ここで、接合体先端部３０８ａの接合体先端部２
０５ａとの接合部は、接合体先端部２０５ａを覆うよう
に曲げ加工されている。
【００４２】また、電力用半導体チップ４および制御用
半導体チップ５と、リード２０２〜２０４およびリード
３０２〜３０７の大部分は外装樹脂１０によって覆われ
ている。なお、図においては簡単化のため外装樹脂１０
は破線で示す。
【００４３】図２に、図１におけるＡ−Ａ線での矢視断
面図を示す。図２に示されるように、パワー回路用リー
ドフレーム２０の板厚は制御回路用リードフレーム３０
に比べて厚い。また、両者の裏面は同一平面に並んでい
る。なお、パワー回路用リードフレーム２０および制御
回路用リードフレーム３０の板厚は種々あるが、一例と
してはパワー回路用リードフレーム２０が０．８５ｍ
ｍ、制御回路用リードフレーム３０が０．２５ｍｍのも
のが挙げられる。
【００４４】図３に、図１におけるＢ−Ｂ線での矢視断
面図を示す。図３に示されるように、接合体先端部３０
８ａの接合体先端部２０５ａとの接合部は、接合体先端
部２０５ａを覆うように曲げ加工され、接合体先端部３
０８ａを除く接合体３０８の裏面、および接合体２０５
の裏面は同一平面に並んでいる。
【００４５】＜製造工程＞次に図４〜図１１を用いて製
造工程について説明する。図４に製造工程のフローチャ
ートを示す。まず、ステップＳ１において、パワー回路
用リードフレーム２０および制御回路用リードフレーム
３０をそれぞれ異なる厚さの長尺の板材からプレス打ち
抜き加工により形成する。
【００４６】図５および図６に、プレス打ち抜き加工に
より形成されたパワー回路用リードフレーム２０および
制御回路用リードフレーム３０をそれぞれ示す。図５に
示すように、この時点ではパワー回路用リードフレーム
２０はタイバー２０１に対向するタイバー２０１Ａを有
し、両者の間は接合体２０５によってつながっている。
また同様に図６に示すように、制御回路用リードフレー
ム３０はタイバー３０１に対向するタイバー３０１Ａを
有し、両者の間は接合体３０８によってつながってい
る。このとき同時に、リード３０７のリード先端部２０
４ａとの接合部３０７ａは、リード先端部２０４ａを跨
ぐように曲げ加工される。
【００４７】続いてステップＳ２において、パワー回路
用リードフレーム２０および制御回路用リードフレーム
３０の不要部分を切断して除去する。ここで、除去部分
はそれぞれＣおよびＤで示す領域である。
【００４８】不要部分の除去が完了したパワー回路用リ
ードフレーム２０および制御回路用リードフレーム３０
は、それぞれの搬送ラインに乗って搬送され、制御回路
用リードフレーム３０はステップＳ３において、接合体
先端部３０８ａの接合体先端部２０５ａとの接合部が曲
げプレス加工される。
【００４９】次にステップＳ４において、パワー回路用
リードフレーム２０および制御回路用リードフレーム３
０は、共通の搬送ラインに移されるとともに、それぞれ
の有するリードを内側に向けるように対向して配置され
る。このとき、リード先端部２０４ａはリード３０７の
接合部３０７ａの下に位置し、接合体先端部２０５ａは
接合体先端部３０８ａの曲げ加工部分の下に位置するよ
うに配置される。そして、リード先端部２０４ａと接合
部３０７ａおよび接合体先端部２０５ａと接合体先端部
３０８ａが、例えばハンダ付けにより接合され、長尺の
接合済みリードフレームが形成される。なお、接合方法
はハンダ付けに限定されるものではない。
【００５０】次にステップＳ５において、接合済みリー
ドフレームは所定の長さごとに切断される。切断されて
所定の長さになったものをフレームユニットＦＵと呼称
する。図７にフレームユニットＦＵの一例の平面図を示
す。
【００５１】次にステップＳ６において、フレームユニ
ットＦＵは順次ダイボンド装置（ダイボンダ）に送ら
れ、図８に示すようにパワー回路用リードフレーム２０
のリード２０２の先端部２０２ａに電力用半導体チップ
４がダイボンディングされる。また、制御回路用リード
フレーム３０のリード３０２の先端部３０２ａに制御用
半導体チップ５がダイボンドされる。
【００５２】ダイボンドが終了したフレームユニットＦ
Ｕは、ステップＳ７においてアルミ線のワイヤボンド装
置（ワイヤボンダ）に送られ、図９に示すように電力用
半導体チップ４の各端子とリード２０３および２０４と
の間にアルミ線６がワイヤボンディングされる。
【００５３】続いて、ステップＳ８において金線のワイ
ヤボンド装置に送られ、図１０に示すように制御用半導
体チップ５の各端子とリード３０３〜３０７との間に、
それぞれ金線７がワイヤボンディングされる。
【００５４】金線のワイヤボンドが終了したフレームユ
ニットＦＵは、ステップＳ９においてモールド装置に搬
送され、モールド金型にはめ込まれる。そして、外装樹
脂１０がトランスファーモールドによって形成される。
【００５５】外装樹脂１０が形成されたフレームユニッ
トＦＵに対して、パワー回路用リードフレーム２０のタ
イバー２０１および制御回路用リードフレーム３０のタ
イバー３０１の切断が行われ、図１１に示すように独立
した個々の電力用半導体装置１００が完成する。
【００５６】なお、以上説明した本発明に係る電力用半
導体装置の製造方法の実施の形態１では、パワー回路用
リードフレーム２０の板厚は制御回路用リードフレーム
３０に比べて厚い例を示したが、制御回路用リードフレ
ーム３０がパワー回路用リードフレーム２０よりも加工
容易な部材で形成されるのであれば、両者の厚みは等し
くても良い。
【００５７】＜特徴的作用効果＞以上説明した本発明に
係る実施の形態１によれば、ステップＳ４において、リ
ード先端部２０４ａと接合部３０７ａおよび接合体先端
部２０５ａと接合体先端部３０８ａが接合されるので、
フレームユニットが構造的に強固になる。従って、各工
程間の移動に際してもパワー回路用リードフレーム２０
および制御回路用リードフレーム３０がずれることが防
止される。特に、ワイヤボンド工程からトランスファー
モールド工程に移る際に、フレームユニットを持ち上げ
て搬送しても２つのリードフレームの位置ずれが防止さ
れるので、微細なアルミ線６および金線７の結合が外れ
ることがなく、工程内不良率が低下し、自動化が容易と
なる。
【００５８】また、図２に示すようにパワー回路用リー
ドフレーム２０および制御回路用リードフレーム３０の
裏面は同一平面に並んでいるので、ダイボンディングに
おけるリードフレームの加熱時に、両者をヒートプラテ
ン上に載置することができ、効率良く加熱することがで
きる。これは金線のワイヤボンディングにおいても同様
である。
【００５９】アルミ線のワイヤボンディングにおいて
は、超音波ボンディングが用いられるるので加熱の必要
はないが、超音波がボンディング点に十分に伝達される
ためには、平坦な台の上に隙間なく安定して載置される
ことが必要になる。これは、加熱を行う場合にも必要な
条件である。その点、本発明によればフレームユニット
ＦＵが構造的に強固になるので、フレームユニットＦＵ
が変形し、平坦な台の上に載置した場合に隙間が発生す
ることが防止でき、アルミ線のワイヤボンディングの不
良率を低減することができる。
【００６０】また、本願発明によって製造される電力用
半導体装置１００は、パワー回路用リードフレーム２０
と制御回路用リードフレーム３０が構造的に分離してい
るので、パワー回路用リードフレーム２０の板厚を制御
回路用リードフレーム３０に比べて厚くすることがで
き、熱伝導率の高い部材、例えば低ジルコニウム無酸素
銅を用いることで、優れた放熱性を得ることができる。
【００６１】また、制御回路用リードフレーム３０を薄
くすることができるので、リード２０２〜２０４のリー
ド幅も短くすることができる。一般に、プレス打ち抜き
加工による加工性は部材の厚さに依存しており、平面幅
が厚さの０．８倍以下となるような加工は殆ど不可能で
あり、現実的には板厚の１．１倍程度である。従って、
板厚を薄くできれば平面幅、すなわちリード幅を短くす
ることができる。
【００６２】リード幅を短くできれば、金線で接続すべ
きボンディング点の間隔も狭くなり、金線の長さを短く
することができる。金線の長さを短くすることで製造コ
ストを低減できるとともに、トランスファーモールド工
程における金線倒れが防止され、倒れた金線が、隣接す
る金線および隣接するリードと接触して動作不良が発生
することを防止することができる。なお、パワー回路用
リードフレーム２０の部材として低ジルコニウム無酸素
銅を用いることで、放熱性だけでなく優れた加工性を得
ることができる。
【００６３】＜実施の形態２＞ ＜装置構成＞図１２は、本発明に係る電力用半導体装置
の製造方法の実施の形態２を説明するための断面図であ
り、本発明に係る実施の形態１における図１のＢ−Ｂ線
での矢視断面図に相当する。なお、平面図は図１と同様
であるので省略する。
【００６４】図１２において、パワー回路用リードフレ
ーム２０のタイバー２０１から延在する接合体２０５の
接合体先端部２０５ａの、電力用半導体チップ４搭載面
側（以後上面側と呼称）には、制御回路用リードフレー
ム３０の板厚に相当する分だけの高低差を有する切欠き
段差部Ｃ１が設けられている。従って、図４のフローチ
ャートを用いて説明した製造工程のステップＳ４のリー
ドフレームの接合工程において、切欠き段差部Ｃ１にタ
イバー３０１から延在する接合体３０８の接合体先端部
３０８ａをかぶせるように、パワー回路用リードフレー
ム２０および制御回路用リードフレーム３０を配置し、
例えばハンダ付けにより接合することで、接合体先端部
３０８ａが接合体先端部２０５ａの上面から突出しない
構成が得られる。
【００６５】また、リード３０７とリード先端部２０４
ａとの接合部においても同様の構造であり、リード先端
部２０４ａにも切欠き段差部Ｃ１が設けられている。
【００６６】ここで、切欠き段差部Ｃ１は、図４のフロ
ーチャートを用いて説明した製造工程のステップＳ１に
おいて、該当部分をプレスすることで形成できるので、
新たな工程を加える必要はない。
【００６７】＜特徴的作用効果＞通常、ワイヤボンド工
程においては、第１ボンディング点でのボンディングが
終了すると、キャピラリが第１ボンディング点から上昇
するのに並行して、試料が水平移動（キャピラリは上下
移動のみ）して第２ボンディング点がキャピラリの下に
移動してくる。このとき、ボンディング点の近傍に突出
部が存在すると、試料の水平移動中に、十分に上昇しき
っていないキャピラリの先端が当該突出部に衝突する可
能性がある。
【００６８】しかし、以上説明した本発明に係る実施の
形態２によれば、接合体先端部３０８ａが接合体先端部
２０５ａの上面から、また、リード３０７がリード先端
部２０４ａの上面から突出していない状態で金線のワイ
ヤボンドが施されるので、キャピラリの先端が突出部に
衝突する可能性が低減し、工程内不良率を低減すること
ができる。
【００６９】＜実施の形態３＞ ＜装置構成＞図１３は、本発明に係る電力用半導体装置
の製造方法の実施の形態３により形成される電力用半導
体装置の製造工程の一工程を示す平面図である。なお、
図１と同一の構成については符号を省略付し、重複する
説明は省略する。ここで、図１３においては、図１に示
す接合体３０８および接合体２０５が、接合体３０９お
よび接合体２０６に代わり、リード３０７および２０４
が、リード３１０および２０７に代わったのみである。
【００７０】図１４に図１３のＢ−Ｂ線での矢視断面図
を示す。図１４において、パワー回路用リードフレーム
２０のタイバー２０１から延在する接合体２０６の接合
体先端部２０６ａの裏面側には、制御回路用リードフレ
ーム３０の板厚に相当する分だけの高低差を有する切欠
き段差部Ｃ２が設けられている。また、リード３１０と
リード先端部２０７ａとの接合部においても同様の構造
であり、リード先端部２０７ａにも切欠き段差部Ｃ２が
設けられている。従って、図４のフローチャートを用い
て説明した製造工程のステップＳ４のリードフレームの
接合工程において、タイバー３０１から延在する接合体
３０９の接合体先端部３０９ａに切欠き段差部Ｃ２をか
ぶせるように、パワー回路用リードフレーム２０および
制御回路用リードフレーム３０を配置し、例えばハンダ
付けにより接合する。
【００７１】ここで、切欠き段差部Ｃ２は、図４のフロ
ーチャートを用いて説明した製造工程のステップＳ１に
おいて、該当部分をプレスすることで形成できるので、
新たな工程を加える必要はない。
【００７２】＜特徴的作用効果＞以上説明した本発明に
係る実施の形態３によれば、接合体先端部３０９ａを予
め曲げ加工しておく必要がないので、図４のフローチャ
ートを用いて説明した製造工程のステップＳ３が不要に
なり、製造工程を簡略化できる。
【００７３】また、リード３１０のリード先端部２０７
ａとの接合部において曲げ加工部がなくなるので集積度
を高めることが可能となる。
【００７４】＜実施の形態４＞ ＜装置構成＞図１５は、本発明に係る電力用半導体装置
の製造方法の実施の形態４により形成される電力用半導
体装置の製造工程の一工程を示す平面図である。なお、
図１と同一の構成については符号を省略し、重複する説
明は省略する。ここで、図１５においては、図１に示す
接合体３０８および接合体２０５が、接合体３１１およ
び接合体２０８に代わり、リード３０７および２０４
が、リード３１２および２０９に代わったのみである。
【００７５】図１６に図１５のＢ−Ｂ線での矢視断面図
のＥ部を示す。図１６において、パワー回路用リードフ
レーム２０のタイバー２０１から延在する接合体２０８
の接合体先端部２０８ａの上面側には、制御回路用リー
ドフレーム３０の板厚に相当する分だけの高低差を有す
る切欠き段差部Ｃ３が設けられるとともに、切欠き段差
部Ｃ３の平面部には貫通孔ＨＬが設けられている。ま
た、リード３１２のリード先端部２０９ａとの接合部３
１２ａにおいても同様の構造であり、リード先端部２０
９ａにも切欠き段差部Ｃ３とともに貫通孔ＨＬが設けら
れている。
【００７６】従って、図４のフローチャートを用いて説
明した製造工程のステップＳ４のリードフレームの接合
工程において、切欠き段差部Ｃ３にタイバー３０１から
延在する接合体３１１の接合体先端部３１１ａおよびリ
ード先端部２０９ａをかぶせるように、パワー回路用リ
ードフレーム２０および制御回路用リードフレーム３０
を配置し、プレスによって接合体先端部３１１ａおよび
リード先端部２０９ａを貫通孔ＨＬに押し込むことで、
パワー回路用リードフレーム２０および制御回路用リー
ドフレーム３０との接合を行う。
【００７７】ここで、切欠き段差部Ｃ３および貫通孔Ｈ
Ｌは、図４のフローチャートを用いて説明した製造工程
のステップＳ１において、該当部分をプレスすることで
形成できるので、新たな工程を加える必要はない。
【００７８】＜特徴的作用効果＞以上説明した本発明に
係る実施の形態４によれば、パワー回路用リードフレー
ム２０および制御回路用リードフレーム３０の接合をプ
レスにより行うので、加熱工程や、ハンダの塗布工程な
どを必要とするハンダ付けに比べて工程を簡略化でき
る。
【００７９】なお、本実施の形態は、実施の形態２に対
応した構成を示したが、パワー回路用リードフレーム２
０のタイバー２０１から延在する接合体のリード先端部
に貫通口ＨＬをあけ、タイバー３０１から延在する接合
体を押し込むのであれば、実施の形態１あるいは実施の
形態３に対応した構成としても良い。
【００８０】
【発明の効果】本願発明に係る請求項１記載の電力用半
導体装置の製造方法によれば、工程(ｃ)により、第１お
よび第２の接合体の先端部が接合されてパワー回路用リ
ードフレームおよび制御回路用リードフレームが一体化
するので、構造的に強固になり、その状態で工程(ｄ)〜
(ｆ)を行うので、工程間の移動に際してパワー回路用リ
ードフレームおよび制御回路用リードフレームの配置が
ずれたり変形することが防止され、工程内不良率が低下
して製造の自動化が容易となる。
【００８１】本願発明に係る請求項２記載の電力用半導
体装置の製造方法によれば、電力用半導体素子搭載領域
および制御用半導体素子搭載領域の裏面が同一平面上に
並んだ状態で、パワー回路用リードフレームおよび制御
回路用リードフレームを一体化するので、工程(ｃ)〜
(ｅ)において、両者を加熱する必要がある場合に、平坦
な加熱台上に両者を載置して効率良く加熱することがで
きる。
【００８２】本願発明に係る請求項３記載の電力用半導
体装置の製造方法によれば、第２の接合体の先端部が第
１の接合体の切欠き段差部に載置された状態で接合され
るので、第２の接合体の先端部が第１の接合体の上面か
ら突出しない構成が得られるので、工程(ｄ)および(ｅ)
において電気的接続を行う際に、電気的接続のための治
具が第２の接合体の先端部に衝突することが防止され、
工程内不良率を低下することができる。
【００８３】本願発明に係る請求項４記載の電力用半導
体装置の製造方法によれば、第２の接合体の先端部を曲
げ加工する必要がなくなるので製造工程が簡略化される
とともに、曲げ加工部がなくなるので集積度を高めるこ
とが可能となる。
【００８４】本願発明に係る請求項５記載の電力用半導
体装置の製造方法によれば、第２の接合体の先端部を第
１の接合体の先端部に載置し、プレス加工により第２の
接合体の先端部を貫通口に押し込むことで第１および第
２の接合体を接合するので、ハンダ付けにより第１およ
び第２の接合体を接合する場合に比べて、接合のための
工程を簡略化することができる。
【００８５】本願発明に係る請求項６記載の電力用半導
体装置の製造方法によれば、第２の接合体の先端部が第
１の接合体の切欠き段差部に載置された状態で接合され
るので、第２の接合体の先端部が第１の接合体の上面か
ら突出しない構成が得られるので、工程(ｄ)および(ｅ)
において電気的接続を行う際に、電気的接続のための治
具が第２の接合体の先端部に衝突することが防止され、
工程内不良率を低下することができる。また、プレス加
工により第２の接合体の先端部を貫通口に押し込むこと
で第１および第２の接合体を接合するので、ハンダ付け
により第１および第２の接合体を接合する場合に比べ
て、接合のための工程を簡略化することができる。
【００８６】本願発明に係る請求項７記載の電力用半導
体装置の製造方法によれば、第２の接合体の先端部を曲
げ加工する必要がなくなるので製造工程が簡略化される
とともに、曲げ加工部がなくなるので集積度を高めるこ
とが可能となる。また、プレス加工により第２の接合体
の先端部を貫通口に押し込むことで第１および第２の接
合体を接合するので、ハンダ付けにより第１および第２
の接合体を接合する場合に比べて、接合のための工程を
簡略化することができる。
【００８７】本願発明に係る請求項８記載のリードフレ
ームによれば、第１および第２の接合体の先端部が接合
されてパワー回路用リードフレームおよび制御回路用リ
ードフレームが一体化しているので構造的に強固であ
り、搬送に際してパワー回路用リードフレームおよび制
御回路用リードフレームの配置がずれたり変形すること
が防止したリードフレームを得ることができる。
【００８８】本願発明に係る請求項９記載のリードフレ
ームによれば、電力用リード群および制御用リード群の
リードが直接に接合されることになるので、第１および
第２の接合体の接合と相俟って、構造的により強固なリ
ードフレームを得ることができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１を説明する図であ
る。
【図２】 本発明に係る実施の形態１を説明する図であ
る。
【図３】 本発明に係る実施の形態１を説明する図であ
る。
【図４】 本発明に係る実施の形態１の製造工程を説明
するフローチャートである。
【図５】 本発明に係る実施の形態１の製造工程を説明
する図である。
【図６】 本発明に係る実施の形態１の製造工程を説明
する図である。
【図７】 本発明に係る実施の形態１の製造工程を説明
する図である。
【図８】 本発明に係る実施の形態１の製造工程を説明
する図である。
【図９】 本発明に係る実施の形態１の製造工程を説明
する図である。
【図１０】 本発明に係る実施の形態１の製造工程を説
明する図である。
【図１１】 本発明に係る実施の形態１の製造工程を説
明する図である。
【図１２】 本発明に係る実施の形態２を説明する図で
ある。
【図１３】 本発明に係る実施の形態３を説明する図で
ある。
【図１４】 本発明に係る実施の形態３を説明する図で
ある。
【図１５】 本発明に係る実施の形態４を説明する図で
ある。
【図１６】 本発明に係る実施の形態４を説明する図で
ある。
【図１７】 従来の電力用半導体装置を説明する図であ
る。
【図１８】 従来の電力用半導体装置を説明する図であ
る。
【符号の説明】
２０ パワー回路用リードフレーム、３０ 制御回路用
リードフレーム、２０１，２０１Ａ，３０１，３０１Ａ
タイバー、２０５，２０６，２０８，３０８，３０
９，３１１ 接合体、２０２〜２０４，２０７，２０
９，３０２〜３０７，３１０，３１１ リード、２０２
ａ，２０４ａ，２０７ａ，２０９ａ，３０２ａ， リー
ド先端部、２０５ａ，２０６ａ，２０８ａ，３０８ａ，
３０９ａ，３１１ａ 接合体先端部、Ｃ１，Ｃ２，Ｃ３
切欠き段差部、３０７ａ，３１２ａ接合部、ＨＬ 貫
通口。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 電力用半導体素子と、該電力用半導体素
    子を制御する制御用半導体素子とが同一パッケージ内に
    内蔵された電力用半導体装置の製造方法であって、 (ａ)第１のタイバーから１方向に延在し、前記電力用半
    導体素子を搭載する電力用半導体素子搭載領域を有する
    第１のリードを含む電力用リード群および、前記第１の
    タイバーの前記電力用リード群の側方に形成され、前記
    電力用リード群と同じ方向に延在する少なくとも１以上
    の第１の接合体を備えたパワー回路用リードフレームを
    準備する工程と、 (ｂ)第２のタイバーから１方向に延在し、前記制御用半
    導体素子を搭載する制御用半導体素子搭載領域を有する
    第２のリードを含む制御用リード群および、前記第２の
    タイバーの前記制御用リード群の側方に形成され、前記
    制御用リード群と同じ方向に延在する少なくとも１以上
    の第２の接合体を備える制御回路用リードフレームを準
    備する工程と、 (ｃ)前記パワー回路用リードフレームおよび前記制御回
    路用リードフレームを、前記電力用リード群および前記
    制御用リード群が対向するように配置し、前記第１およ
    び第２の接合体の先端部を接合して前記パワー回路用リ
    ードフレームおよび前記制御回路用リードフレームを一
    体化する工程と、 (ｄ)前記電力用半導体素子を前記電力用半導体素子搭載
    領域に搭載し、電力用リード群との電気的接続を行う工
    程と、 (ｅ)前記制御用半導体素子を前記制御用半導体素子搭載
    領域に搭載し、制御用リード群との電気的接続を行う工
    程と、 (ｆ)樹脂封止により前記電力用半導体素子、前記電力用
    半導体素子を同一パッケージ内に収納する工程とを備
    え、 前記パワー回路用リードフレームおよび前記制御回路用
    リードフレームを前記工程(ｃ)により一体化した状態で
    前記工程(ｄ)〜(ｆ)を行うことを特徴とする電力用半導
    体装置の製造方法。
  2. 【請求項２】 前記制御回路用リードフレームは、その
    厚みが前記パワー回路用リードフレームより薄いか、あ
    るいは前記パワー回路用リードフレームより加工容易で
    あるか、少なくとも一方を満足する材料で形成され、 前記工程(ｂ)は、前記第２の接合体の先端部を前記第１
    の接合体の先端部に載置した状態で、前記電力用半導体
    素子搭載領域および前記制御用半導体素子搭載領域の裏
    面が同一平面上に並ぶように、前記第２の接合体の先端
    部を曲げ加工する工程を含み、 前記工程(ｃ)は、前記第２の接合体の先端部を前記第１
    の接合体の先端部に載置して、当該部分をハンダ付けす
    る工程を含む請求項１記載の電力用半導体装置の製造方
    法。
  3. 【請求項３】 前記制御回路用リードフレームは、その
    厚みが前記パワー回路用リードフレームより薄い材料で
    形成され、 前記工程(ａ)は、前記第１の接合体の先端部の上面側に
    前記制御回路用リードフレームの板厚に相当する高低差
    を有する切欠き段差部を形成する工程を含み、 前記工程(ｂ)は、前記第２の接合体の先端部を前記第１
    の接合体の前記切欠き段差部に載置した状態で、前記電
    力用半導体素子搭載領域および前記制御用半導体素子搭
    載領域の裏面が同一平面上に並ぶように、前記第２の接
    合体の先端部を曲げ加工する工程を含み、 前記工程(ｃ)は、前記第２の接合体の先端部を前記第１
    の接合体の前記切欠き段差部に載置して、当該部分をハ
    ンダ付けする工程を含む請求項１記載の電力用半導体装
    置の製造方法。
  4. 【請求項４】 前記制御回路用リードフレームは、その
    厚みが前記パワー回路用リードフレームより薄い材料で
    形成され、 前記工程(ａ)は、前記第１の接合体の先端部の裏面側に
    前記制御回路用リードフレームの板厚に相当する高低差
    を有する切欠き段差部を形成する工程を含み、 前記工程(ｃ)は、前記第１の接合体の前記切欠き段差部
    を前記第２の接合体の先端部にかぶせ、当該部分をハン
    ダ付けする工程を含む請求項１記載の電力用半導体装置
    の製造方法。
  5. 【請求項５】 前記制御回路用リードフレームは、その
    厚みが前記パワー回路用リードフレームより薄いか、あ
    るいは前記パワー回路用リードフレームより加工容易で
    あるか、少なくとも一方を満足する材料で形成され、 前記工程(ａ)は、前記第１の接合体の先端部を貫通する
    貫通口を形成する工程を含み、 前記工程(ｂ)は、前記第２の接合体の先端部を前記第１
    の接合体の先端部に載置した状態で、前記電力用半導体
    素子搭載領域および前記制御用半導体素子搭載領域の裏
    面が同一平面上に並ぶように、前記第２の接合体の先端
    部を曲げ加工する工程を含み、 前記工程(ｃ)は、前記第２の接合体の先端部を前記第１
    の接合体の先端部に載置し、プレス加工により前記第２
    の接合体の先端部を前記貫通口に押し込む工程を含む請
    求項１記載の電力用半導体装置の製造方法。
  6. 【請求項６】 前記制御回路用リードフレームは、その
    厚みが前記パワー回路用リードフレームより薄い材料で
    形成され、 前記工程(ａ)は、前記第１の接合体の先端部の上面側に
    前記制御回路用リードフレームの板厚に相当する高低差
    を有する切欠き段差部を形成する工程と、該切欠き段差
    部に貫通口を形成する工程とを含み、 前記工程(ｂ)は、前記第２の接合体の先端部を前記第１
    の接合体の前記切欠き段差部に載置した状態で、前記電
    力用半導体素子搭載領域および前記制御用半導体素子搭
    載領域の裏面が同一平面上に並ぶように、前記第２の接
    合体の先端部を曲げ加工する工程を含み、 前記工程(ｃ)は、前記第２の接合体の先端部を前記第１
    の接合体の前記切欠き段差部に載置し、プレス加工によ
    り前記第２の接合体の先端部を前記貫通口に押し込む工
    程を含む請求項１記載の電力用半導体装置の製造方法。
  7. 【請求項７】 前記制御回路用リードフレームは、その
    厚みが前記パワー回路用リードフレームより薄い材料で
    形成され、 前記工程(ａ)は、前記第１の接合体の先端部の裏面側に
    前記制御回路用リードフレームの板厚に相当する高低差
    を有する切欠き段差部を形成する工程と、該切欠き段差
    部に貫通口を形成する工程とを含み、 前記工程(ｃ)は、前記第１の接合体の前記切欠き段差部
    を前記第２の接合体の先端部にかぶせ、プレス加工によ
    り前記第２の接合体の先端部を前記貫通口に押し込む工
    程を含む請求項１記載の電力用半導体装置の製造方法。
  8. 【請求項８】 電力用半導体素子と、該電力用半導体素
    子を制御する制御用半導体素子とが同一パッケージ内に
    内蔵された電力用半導体装置の製造に使用されるリード
    フレームであって、 第１のタイバーから延在し、前記電力用半導体素子を搭
    載する電力用半導体素子搭載領域を有する第１のリード
    を含む電力用リード群および、前記第１のタイバーの前
    記電力用リード群の側方に形成され、前記電力用リード
    群と同じ方向に延在する少なくとも１以上の第１の接合
    体を備えたパワー回路用リードフレームと、 第２のタイバーから延在し、前記制御用半導体素子を搭
    載する制御用半導体素子搭載領域を有する第２のリード
    を含む制御用リード群および、前記第２のタイバーの前
    記制御用リード群の側方に形成され、前記制御用リード
    群と同じ方向に延在する少なくとも１以上の第２の接合
    体を備えた制御回路用リードフレームとを備え、 前記パワー回路用リードフレームと前記制御回路用リー
    ドフレームが、前記電力用リード群および前記制御用リ
    ード群が対向し、かつ前記電力用半導体素子搭載領域お
    よび前記制御用半導体素子搭載領域の裏面が同一平面上
    に並ぶように配置され、前記第１の接合体と前記第２の
    接合体の先端部が接合されたことを特徴とするリードフ
    レーム。
  9. 【請求項９】 前記制御回路用リードフレームは、その
    厚みが前記パワー回路用リードフレームより薄いか、あ
    るいは前記パワー回路用リードフレームより加工容易で
    あるか、少なくとも一方を満足する材料で形成され、前
    記電力用リード群および前記制御用リード群のリードの
    うち、電位を共通にするものどうしが直接に接合された
    請求項８記載のリードフレーム。
JP25605695A 1995-10-03 1995-10-03 電力用半導体装置の製造方法およびリードフレーム Expired - Fee Related JP3299421B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25605695A JP3299421B2 (ja) 1995-10-03 1995-10-03 電力用半導体装置の製造方法およびリードフレーム
US08/658,611 US5792676A (en) 1995-10-03 1996-06-05 Method of fabricating power semiconductor device and lead frame
DE69633214T DE69633214T2 (de) 1995-10-03 1996-06-10 Herstellungsverfahren einer Leistungshalbleiteranordnung und Leiterrahmen
EP96109264A EP0767494B1 (en) 1995-10-03 1996-06-10 Method of fabricating power semiconductor device and lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25605695A JP3299421B2 (ja) 1995-10-03 1995-10-03 電力用半導体装置の製造方法およびリードフレーム

Publications (2)

Publication Number Publication Date
JPH09102571A true JPH09102571A (ja) 1997-04-15
JP3299421B2 JP3299421B2 (ja) 2002-07-08

Family

ID=17287297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25605695A Expired - Fee Related JP3299421B2 (ja) 1995-10-03 1995-10-03 電力用半導体装置の製造方法およびリードフレーム

Country Status (4)

Country Link
US (1) US5792676A (ja)
EP (1) EP0767494B1 (ja)
JP (1) JP3299421B2 (ja)
DE (1) DE69633214T2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150209A (ja) * 2003-11-12 2005-06-09 Denso Corp 電子装置およびその製造方法
WO2007037190A1 (ja) * 2005-09-27 2007-04-05 Matsushita Electric Industrial Co., Ltd. 放熱配線基板とその製造方法と放熱配線基板を用いた電気機器
WO2012053205A1 (ja) * 2010-10-21 2012-04-26 パナソニック株式会社 半導体装置およびその製造方法
KR101141584B1 (ko) * 2010-03-23 2012-05-17 산켄덴키 가부시키가이샤 반도체 장치
US8232629B2 (en) 2006-08-30 2012-07-31 Renesas Electronics Corporation Semiconductor device
JP2012182250A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
WO2012137439A1 (ja) * 2011-04-05 2012-10-11 パナソニック株式会社 封止型半導体装置及びその製造方法
JP2012227438A (ja) * 2011-04-21 2012-11-15 Panasonic Corp 半導体装置の製造方法及び半導体装置
JP2017191954A (ja) * 2017-07-27 2017-10-19 新電元工業株式会社 リードフレーム及びリードフレームの製造方法
JP2018018952A (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置
JP2018113315A (ja) * 2017-01-11 2018-07-19 Ｓｈプレシジョン株式会社 リードフレームの製造方法、およびリードフレーム
JP2020501380A (ja) * 2016-11-23 2020-01-16 アーベーベー・シュバイツ・アーゲー 電力用半導体モジュールの製造

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781783B2 (ja) * 1996-07-30 1998-07-30 山形日本電気株式会社 半導体装置用パッケージ
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
MY122101A (en) * 1997-03-28 2006-03-31 Rohm Co Ltd Lead frame and semiconductor device made by using it
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
JP4669166B2 (ja) * 2000-08-31 2011-04-13 エルピーダメモリ株式会社 半導体装置
US6791172B2 (en) * 2001-04-25 2004-09-14 General Semiconductor Of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package
US6593622B2 (en) * 2001-05-02 2003-07-15 International Rectifier Corporation Power mosfet with integrated drivers in a common package
KR100442847B1 (ko) * 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
US6900527B1 (en) * 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
JP3875126B2 (ja) * 2002-03-22 2007-01-31 シャープ株式会社 半導体装置及びその製造方法
US6717822B1 (en) * 2002-09-20 2004-04-06 Amkor Technology, Inc. Lead-frame method and circuit module assembly including edge stiffener
US20070165376A1 (en) * 2006-01-17 2007-07-19 Norbert Bones Three phase inverter power stage and assembly
DE112006003866B4 (de) * 2006-03-09 2019-11-21 Infineon Technologies Ag Eine elektronische Mehrfachchip-Baugruppe mit reduzierter Spannung und Verfahren zu deren Herstellung
US7842542B2 (en) * 2008-07-14 2010-11-30 Stats Chippac, Ltd. Embedded semiconductor die package and method of making the same using metal frame carrier
US7847375B2 (en) * 2008-08-05 2010-12-07 Infineon Technologies Ag Electronic device and method of manufacturing same
JP5422663B2 (ja) * 2009-10-22 2014-02-19 パナソニック株式会社 パワー半導体モジュール
EP2581937B1 (en) * 2010-06-11 2017-09-06 Panasonic Intellectual Property Management Co., Ltd. Resin-sealed semiconductor device and method for manufacturing same
US9129949B2 (en) * 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
KR20130047362A (ko) * 2011-10-31 2013-05-08 삼성전기주식회사 전력 모듈 패키지
US20130105956A1 (en) * 2011-10-31 2013-05-02 Samsung Electro-Mechanics Co., Ltd. Power module package and method for manufacturing the same
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794431A (en) * 1986-04-21 1988-12-27 International Rectifier Corporation Package for photoactivated semiconductor device
JP2522524B2 (ja) * 1988-08-06 1996-08-07 株式会社東芝 半導体装置の製造方法
US5147815A (en) * 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
JPH0529539A (ja) * 1991-07-17 1993-02-05 Matsushita Electric Works Ltd マルチチツプモジユール
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150209A (ja) * 2003-11-12 2005-06-09 Denso Corp 電子装置およびその製造方法
US8263870B2 (en) 2005-09-27 2012-09-11 Panasonic Corporation Heat dissipating wiring board, method for manufacturing same, and electric device using heat dissipating wiring board
WO2007037190A1 (ja) * 2005-09-27 2007-04-05 Matsushita Electric Industrial Co., Ltd. 放熱配線基板とその製造方法と放熱配線基板を用いた電気機器
JPWO2007037190A1 (ja) * 2005-09-27 2009-04-09 パナソニック株式会社 放熱配線基板とその製造方法と放熱配線基板を用いた電気機器
JP4725581B2 (ja) * 2005-09-27 2011-07-13 パナソニック株式会社 放熱配線基板とそれを用いた電気機器
US8232629B2 (en) 2006-08-30 2012-07-31 Renesas Electronics Corporation Semiconductor device
US9129979B2 (en) 2006-08-30 2015-09-08 Renesas Electronics Corporation Semiconductor device
KR101141584B1 (ko) * 2010-03-23 2012-05-17 산켄덴키 가부시키가이샤 반도체 장치
JP5683600B2 (ja) * 2010-10-21 2015-03-11 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
US8987877B2 (en) 2010-10-21 2015-03-24 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JPWO2012053205A1 (ja) * 2010-10-21 2014-02-24 パナソニック株式会社 半導体装置およびその製造方法
WO2012053205A1 (ja) * 2010-10-21 2012-04-26 パナソニック株式会社 半導体装置およびその製造方法
JP2012182250A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
JPWO2012137439A1 (ja) * 2011-04-05 2014-07-28 パナソニック株式会社 封止型半導体装置及びその製造方法
JP5649142B2 (ja) * 2011-04-05 2015-01-07 パナソニック株式会社 封止型半導体装置及びその製造方法
US9030003B2 (en) 2011-04-05 2015-05-12 Panasonic Intellectual Property Management Co., Ltd. Encapsulated semiconductor device and method for manufacturing the same
WO2012137439A1 (ja) * 2011-04-05 2012-10-11 パナソニック株式会社 封止型半導体装置及びその製造方法
US9240369B2 (en) 2011-04-05 2016-01-19 Panasonic Intellectual Property Management Co., Ltd. Encapsulated semiconductor device and method for manufacturing the same
JP2012227438A (ja) * 2011-04-21 2012-11-15 Panasonic Corp 半導体装置の製造方法及び半導体装置
JP2018018952A (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置
JP2020501380A (ja) * 2016-11-23 2020-01-16 アーベーベー・シュバイツ・アーゲー 電力用半導体モジュールの製造
US11189556B2 (en) 2016-11-23 2021-11-30 Abb Power Grids Switzerland Ag Manufacturing of a power semiconductor module
JP2018113315A (ja) * 2017-01-11 2018-07-19 Ｓｈプレシジョン株式会社 リードフレームの製造方法、およびリードフレーム
JP2017191954A (ja) * 2017-07-27 2017-10-19 新電元工業株式会社 リードフレーム及びリードフレームの製造方法

Also Published As

Publication number Publication date
DE69633214T2 (de) 2005-08-11
DE69633214D1 (de) 2004-09-30
US5792676A (en) 1998-08-11
EP0767494B1 (en) 2004-08-25
EP0767494A3 (en) 1998-10-21
EP0767494A2 (en) 1997-04-09
JP3299421B2 (ja) 2002-07-08

Similar Documents

Publication Publication Date Title
JPH09102571A (ja) 電力用半導体装置の製造方法およびリードフレーム
CN105706236B (zh) 电极端子、电力用半导体装置以及电力用半导体装置的制造方法
US4800419A (en) Support assembly for integrated circuits
JP3088193B2 (ja) Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
US6710439B2 (en) Three-dimensional power semiconductor module and method of manufacturing the same
JPH09260538A (ja) 樹脂封止型半導体装置及び製造方法とその実装構造
JPH06283650A (ja) 半導体装置
JPH05144992A (ja) 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
US8604627B2 (en) Semiconductor device
KR101036987B1 (ko) 반도체 장치의 제조 방법
JP3602888B2 (ja) 半導体装置
US7332804B2 (en) Semiconductor device and method of manufacturing the same
JPH07226481A (ja) パワー半導体モジュールとその製造方法
JP3039248B2 (ja) 表面実装の集積回路電源のリード・フレームの組立
JP2009224529A (ja) 半導体装置およびその製造方法
JP4750076B2 (ja) 半導体装置の製造方法
JPH0770653B2 (ja) 高出力混成集積回路組立方法
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
JP2975783B2 (ja) リードフレームおよび半導体装置
JPH04162469A (ja) リードフレームの製造方法
JP2002358493A (ja) 非接触型ｉｃカード及びその製造方法
US6268653B1 (en) Semiconductor laser diode multi-chip module
JP3444840B2 (ja) 半導体素子用基板およびこれを用いた半導体装置
JPH08204119A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080419

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100419

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100419

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110419

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120419

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120419

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130419

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130419

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140419

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees