JP3444840B2 - 半導体素子用基板およびこれを用いた半導体装置 - Google Patents
半導体素子用基板およびこれを用いた半導体装置Info
- Publication number
- JP3444840B2 JP3444840B2 JP2000131575A JP2000131575A JP3444840B2 JP 3444840 B2 JP3444840 B2 JP 3444840B2 JP 2000131575 A JP2000131575 A JP 2000131575A JP 2000131575 A JP2000131575 A JP 2000131575A JP 3444840 B2 JP3444840 B2 JP 3444840B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- plate
- semiconductor element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置用基板
およびこれを用いた半導体装置に関する。
およびこれを用いた半導体装置に関する。
【０００２】
【従来の技術】いわゆる半導体パワーモジュールは、電
力制御用半導体素子を備え、モーターの制御等のために
用いられる。半導体パワーモジュールでは、電力制御用
の半導体素子を含む回路を高出力で駆動したときに発生
する熱を効率良く外部へと放出する必要がある。このた
め、従来の半導体パワーモジュールでは、絶縁化した表
面に回路パターンを形成した金属基板が用いられてい
た。金属基板の表面の絶縁には、アルミナ、窒化アルミ
ニウム等の熱伝導性が高いセラミック板が適している。
そこで、従来の基板は、図１０に例示するように、金属
板１０６上にセラミック板１０３を積層して用いられて
いた。セラミック板１０３は、その両面に予め厚さ０．
１〜０．３ｍｍの銅板が貼り付けられ、一方の面の銅板
１０４ｂを介して、はんだ等により金属板１０６と接合
されていた。他方の面の銅板は、フォトリソグラフィー
法によりパターニングされて所定の回路パターン１０４
ａとなる。そして、この回路パターン上に電力制御用半
導体素子が実装される。
力制御用半導体素子を備え、モーターの制御等のために
用いられる。半導体パワーモジュールでは、電力制御用
の半導体素子を含む回路を高出力で駆動したときに発生
する熱を効率良く外部へと放出する必要がある。このた
め、従来の半導体パワーモジュールでは、絶縁化した表
面に回路パターンを形成した金属基板が用いられてい
た。金属基板の表面の絶縁には、アルミナ、窒化アルミ
ニウム等の熱伝導性が高いセラミック板が適している。
そこで、従来の基板は、図１０に例示するように、金属
板１０６上にセラミック板１０３を積層して用いられて
いた。セラミック板１０３は、その両面に予め厚さ０．
１〜０．３ｍｍの銅板が貼り付けられ、一方の面の銅板
１０４ｂを介して、はんだ等により金属板１０６と接合
されていた。他方の面の銅板は、フォトリソグラフィー
法によりパターニングされて所定の回路パターン１０４
ａとなる。そして、この回路パターン上に電力制御用半
導体素子が実装される。
【０００３】
【発明が解決しようとする課題】しかしながら、図１０
に示した従来の基板では、比較的高価なセラミック板を
基板全面に配置しているため、原料費が上昇することに
なっていた。また、機能面からは必ずしも必要でない部
位にまでセラミック板が存在することから、大きさや重
量の観点からは改善すべき点もあった。また、フォトリ
ソグラフィー法による銅板のパターニングという、基板
等の積層工程とは異種の工程が製造工程を複雑化してい
た。
に示した従来の基板では、比較的高価なセラミック板を
基板全面に配置しているため、原料費が上昇することに
なっていた。また、機能面からは必ずしも必要でない部
位にまでセラミック板が存在することから、大きさや重
量の観点からは改善すべき点もあった。また、フォトリ
ソグラフィー法による銅板のパターニングという、基板
等の積層工程とは異種の工程が製造工程を複雑化してい
た。
【０００４】そこで、本発明は、発生する熱を効率よく
外部に放出する構造を備えながらも、製造コストが抑制
され、機能的に見て合理的な構造を備えた半導体素子用
基板を提供することを目的とする。また、本発明の別の
目的は、上記半導体素子用基板を用いた半導体装置を提
供することにある。
外部に放出する構造を備えながらも、製造コストが抑制
され、機能的に見て合理的な構造を備えた半導体素子用
基板を提供することを目的とする。また、本発明の別の
目的は、上記半導体素子用基板を用いた半導体装置を提
供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置用基板は、第１主表面を電力制
御用半導体素子の実装面とし、第２主表面を放熱面とし
て、前記第１主表面上に実装した前記半導体素子から発
生する熱を前記放熱面から外部へと放出する半導体素子
用基板であって、第１絶縁板の互いに離間した複数の領
域に形成した貫通孔内に、少なくとも一方の主表面に金
属層を形成した複数の第２絶縁板を、前記金属層が前記
放熱面の一部を構成するように配置したことを特徴とす
る。
に、本発明の半導体装置用基板は、第１主表面を電力制
御用半導体素子の実装面とし、第２主表面を放熱面とし
て、前記第１主表面上に実装した前記半導体素子から発
生する熱を前記放熱面から外部へと放出する半導体素子
用基板であって、第１絶縁板の互いに離間した複数の領
域に形成した貫通孔内に、少なくとも一方の主表面に金
属層を形成した複数の第２絶縁板を、前記金属層が前記
放熱面の一部を構成するように配置したことを特徴とす
る。
【０００６】
【０００７】本発明の半導体装置用基板によれば、高価
なセラミック板等の絶縁板を基板全面に用いる必要がな
い。
なセラミック板等の絶縁板を基板全面に用いる必要がな
い。
【０００８】本発明の半導体装置用基板では、第２絶縁
板が、その両主表面に金属層を備えていることが好まし
い。
板が、その両主表面に金属層を備えていることが好まし
い。
【０００９】また、上記目的を達成するために、本発明
の半導体装置は、本発明の半導体装置用基板と、この基
板上に実装された電力制御用半導体素子と、を少なくと
も備えていることを特徴とする。
の半導体装置は、本発明の半導体装置用基板と、この基
板上に実装された電力制御用半導体素子と、を少なくと
も備えていることを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の半導体装置用複合
基板の好ましい形態について、図面を参照しながら説明
する。
基板の好ましい形態について、図面を参照しながら説明
する。
【００１１】（第１の実施形態）図１は、本発明の半導
体装置用基板の一形態の断面図である。この基板１で
は、金属板６上の上方主表面の所定領域に、複数のセラ
ミック複合板５が互いに所定間隔を保つように配置され
ている。金属板６の下方主表面は放熱面として露出して
いる。セラミック複合板５は、セラミック板３の両主表
面に金属層４ａ，４ｂが予め形成されたものであり、下
方金属層４ｂが金属板６上にはんだ付けされている。
体装置用基板の一形態の断面図である。この基板１で
は、金属板６上の上方主表面の所定領域に、複数のセラ
ミック複合板５が互いに所定間隔を保つように配置され
ている。金属板６の下方主表面は放熱面として露出して
いる。セラミック複合板５は、セラミック板３の両主表
面に金属層４ａ，４ｂが予め形成されたものであり、下
方金属層４ｂが金属板６上にはんだ付けされている。
【００１２】金属板６の材料としては、例えば、銅、ア
ルミニウム、鉄を、セラミック板３の材料としては、例
えば、アルミナ、窒化アルミニウムを、金属層４ａ，４
ｂの材料としては、例えば、銅、モリブデンを用いるこ
とができる。セラミック複合板５は、例えば所定寸法の
セラミック板の両面に銅等の金属板を貼り付けて製造す
る。セラミック複合板５は、予め金属板を積層したセラ
ミック板を所定寸法に切断して作製してもよい。また、
はんだ付け性の向上や金属細線による接合時のボンダビ
リティーの向上のために、金属板に、ニッケル、銀等の
メッキを施してもよい。
ルミニウム、鉄を、セラミック板３の材料としては、例
えば、アルミナ、窒化アルミニウムを、金属層４ａ，４
ｂの材料としては、例えば、銅、モリブデンを用いるこ
とができる。セラミック複合板５は、例えば所定寸法の
セラミック板の両面に銅等の金属板を貼り付けて製造す
る。セラミック複合板５は、予め金属板を積層したセラ
ミック板を所定寸法に切断して作製してもよい。また、
はんだ付け性の向上や金属細線による接合時のボンダビ
リティーの向上のために、金属板に、ニッケル、銀等の
メッキを施してもよい。
【００１３】上記基板１に電力制御用半導体素子１０を
実装した状態を図２および図３に示す。各セラミック複
合基板５の上方金属層４ａに、半導体素子１０や受動回
路素子１５がはんだ付けにより実装されている。図２に
示したように、素子間は、導体ワイヤ８により電気的に
接続されている。導体ワイヤ８は、素子間、素子と金属
層との間、または金属層と金属層との間に掛け渡されて
いる。また、各素子は、導体ワイヤ９を介して回路端子
１２と電気的に接続している。なお、図３では、導体ワ
イヤ８，９の図示は省略している。
実装した状態を図２および図３に示す。各セラミック複
合基板５の上方金属層４ａに、半導体素子１０や受動回
路素子１５がはんだ付けにより実装されている。図２に
示したように、素子間は、導体ワイヤ８により電気的に
接続されている。導体ワイヤ８は、素子間、素子と金属
層との間、または金属層と金属層との間に掛け渡されて
いる。また、各素子は、導体ワイヤ９を介して回路端子
１２と電気的に接続している。なお、図３では、導体ワ
イヤ８，９の図示は省略している。
【００１４】こうして、電力制御用半導体素子１０等の
電子部品が基板１上に実装される。ここでは、従来のよ
うに、フォトリソグラフィー法による導体膜のパターニ
ングは不要であり、従来から行われてきた導体ワイヤを
用いたワイヤボンディングのみにより、素子間や素子−
端子間を接続している。このため、製造コストをさらに
削減できる。
電子部品が基板１上に実装される。ここでは、従来のよ
うに、フォトリソグラフィー法による導体膜のパターニ
ングは不要であり、従来から行われてきた導体ワイヤを
用いたワイヤボンディングのみにより、素子間や素子−
端子間を接続している。このため、製造コストをさらに
削減できる。
【００１５】金属層４ａ，４ｂは必須ではなく、いずれ
か一方の層のみを形成することとしてもよい。しかし、
これらの層を形成すると、基板断面方向への熱伝導率が
向上し、はんだ付け性も改善される。また、ワイヤボン
ディングも容易となる。図示したように、セラミック複
合板５は、主表面の全面が実質的に金属層で覆われてい
ることが好ましい。
か一方の層のみを形成することとしてもよい。しかし、
これらの層を形成すると、基板断面方向への熱伝導率が
向上し、はんだ付け性も改善される。また、ワイヤボン
ディングも容易となる。図示したように、セラミック複
合板５は、主表面の全面が実質的に金属層で覆われてい
ることが好ましい。
【００１６】図４に示すように、電子部品を実装した
後、基板上方にパッケージ１１を装着し、パッケージ内
部に封止樹脂１３を注入して封止して半導体装置２１が
完成する。この半導体装置は、従来と同様、良好な放熱
特性を有しながらも、製造コストが削減されたものとな
る。
後、基板上方にパッケージ１１を装着し、パッケージ内
部に封止樹脂１３を注入して封止して半導体装置２１が
完成する。この半導体装置は、従来と同様、良好な放熱
特性を有しながらも、製造コストが削減されたものとな
る。
【００１７】（第２の実施形態）図５は、本発明の半導
体装置用基板の別の一形態の断面図である。この基板２
では、絶縁性の樹脂板（例えばガラスエポキシ板）７の
互いに所定間隔を保つ複数の領域に貫通孔が形成され、
この貫通孔に、複数のセラミック複合板５が嵌合されて
いる。セラミック複合板５の下方主表面には金属層４ｂ
が形成されており、この金属層４ｂが放熱面の一部とし
て基板下方に露出している。セラミック複合板５の上方
主表面にも、金属層４ａが形成されている。この基板２
は、従来の基板（図１０）よりも薄いため、半導体装置
の小型化の観点からも有利である。
体装置用基板の別の一形態の断面図である。この基板２
では、絶縁性の樹脂板（例えばガラスエポキシ板）７の
互いに所定間隔を保つ複数の領域に貫通孔が形成され、
この貫通孔に、複数のセラミック複合板５が嵌合されて
いる。セラミック複合板５の下方主表面には金属層４ｂ
が形成されており、この金属層４ｂが放熱面の一部とし
て基板下方に露出している。セラミック複合板５の上方
主表面にも、金属層４ａが形成されている。この基板２
は、従来の基板（図１０）よりも薄いため、半導体装置
の小型化の観点からも有利である。
【００１８】本実施形態でも、上記で説明したセラミッ
ク複合板５を用いればよい。絶縁樹脂板７として、ガラ
スエポキシ板に代えて、紙フェノール板、ＢＴレジン板
等を用いてもよい。ここでは、比較的高価な金属板を用
いていないため、さらに製造コストを削減できる。金属
板を用いていないが、必要な放熱特性は、下方に露出し
ている金属膜４ｂにより確保されている。
ク複合板５を用いればよい。絶縁樹脂板７として、ガラ
スエポキシ板に代えて、紙フェノール板、ＢＴレジン板
等を用いてもよい。ここでは、比較的高価な金属板を用
いていないため、さらに製造コストを削減できる。金属
板を用いていないが、必要な放熱特性は、下方に露出し
ている金属膜４ｂにより確保されている。
【００１９】上記基板２に電力制御用半導体素子１０を
実装した状態を図６および図７に示す。本実施形態で
も、各セラミック複合基板５の上方金属層４ａに、半導
体素子１０や受動回路素子１５がはんだ付けにより実装
される。図６に示したように、素子間、素子と金属層と
の間、または金属層と金属層との間に掛け渡された導体
ワイヤ８により、素子間は電気的に接続され、各素子
は、導体ワイヤ９を介して回路端子１２と電気的に接続
している。なお、図７では、導体ワイヤ８，９の図示を
省略している。
実装した状態を図６および図７に示す。本実施形態で
も、各セラミック複合基板５の上方金属層４ａに、半導
体素子１０や受動回路素子１５がはんだ付けにより実装
される。図６に示したように、素子間、素子と金属層と
の間、または金属層と金属層との間に掛け渡された導体
ワイヤ８により、素子間は電気的に接続され、各素子
は、導体ワイヤ９を介して回路端子１２と電気的に接続
している。なお、図７では、導体ワイヤ８，９の図示を
省略している。
【００２０】こうして、電力制御用半導体素子１０等の
電子部品が基板１上に実装される。ここでも、従来のよ
うに、フォトリソグラフィー法による導体膜のパターニ
ングは不要であり、従来から行われてきた導体ワイヤを
用いたワイヤボンディングのみにより、素子間や素子−
端子間を接続している。このため、製造コストをさらに
削減できる。
電子部品が基板１上に実装される。ここでも、従来のよ
うに、フォトリソグラフィー法による導体膜のパターニ
ングは不要であり、従来から行われてきた導体ワイヤを
用いたワイヤボンディングのみにより、素子間や素子−
端子間を接続している。このため、製造コストをさらに
削減できる。
【００２１】金属層４ａは必須ではないが、上記と同様
の理由により、図示したように形成することが好まし
い。ここでも、セラミック複合板５は、主表面の全面が
実質的に金属層で覆われていることが好ましい。
の理由により、図示したように形成することが好まし
い。ここでも、セラミック複合板５は、主表面の全面が
実質的に金属層で覆われていることが好ましい。
【００２２】図８に示すように、電子部品を実装した
後、基板上方にパッケージ１１を装着し、パッケージ内
部に封止樹脂１３を注入して封止して半導体装置２２が
完成する。この半導体装置は、従来と同様、良好な放熱
特性を有しながらも、製造コストが削減されたものとな
る。
後、基板上方にパッケージ１１を装着し、パッケージ内
部に封止樹脂１３を注入して封止して半導体装置２２が
完成する。この半導体装置は、従来と同様、良好な放熱
特性を有しながらも、製造コストが削減されたものとな
る。
【００２３】この基板を用いて構成する半導体装置に用
いる各部材としても従来から使用されてきた部品や材料
を用いればよい。半導体装置の回路の例を図９に示す。
電力制御用半導体素子は電力を制御する主回路を含んで
おり、この主回路は、外部の制御回路に接続されてい
る。ここでは、主回路には、６個のＩＧＢＴ（絶縁ゲー
ト・バイポーラ・トランジスタ：Insulated Gate Bipol
ar Transistor）素子Ｑ１〜Ｑ６が配置されている。こ
れらの素子は、入力された電力をＵ，Ｖ，Ｗの３相に対
応して制御し、制御した電力をそれぞれ３つの出力端子
（ＯＵＴ（Ｕ）、ＯＵＴ（Ｖ）、ＯＵＴ（Ｗ））を通じ
て装置外へと出力する。
いる各部材としても従来から使用されてきた部品や材料
を用いればよい。半導体装置の回路の例を図９に示す。
電力制御用半導体素子は電力を制御する主回路を含んで
おり、この主回路は、外部の制御回路に接続されてい
る。ここでは、主回路には、６個のＩＧＢＴ（絶縁ゲー
ト・バイポーラ・トランジスタ：Insulated Gate Bipol
ar Transistor）素子Ｑ１〜Ｑ６が配置されている。こ
れらの素子は、入力された電力をＵ，Ｖ，Ｗの３相に対
応して制御し、制御した電力をそれぞれ３つの出力端子
（ＯＵＴ（Ｕ）、ＯＵＴ（Ｖ）、ＯＵＴ（Ｗ））を通じ
て装置外へと出力する。
【００２４】制御回路には、上記出力端子に対応する３
つのＩＣが配置され、それぞれハイサイドおよびローサ
イドの信号入力端子（Ｈｉｎ１〜Ｈｉｎ３およびＬｉｎ
１〜Ｌｉｎ３）に入力される入力信号に応答して、ＩＧ
ＢＴ端子Ｑ１〜Ｑ６のゲートＧ１〜Ｇ６にゲート電圧信
号を送り出す。ＩＧＢＴ端子Ｑ１〜Ｑ６は、このゲート
電圧信号に対応して、エミッタＥ１〜Ｅ６とコレクタＣ
１〜Ｃ６との間の電流の遮断および接続を行う。
つのＩＣが配置され、それぞれハイサイドおよびローサ
イドの信号入力端子（Ｈｉｎ１〜Ｈｉｎ３およびＬｉｎ
１〜Ｌｉｎ３）に入力される入力信号に応答して、ＩＧ
ＢＴ端子Ｑ１〜Ｑ６のゲートＧ１〜Ｇ６にゲート電圧信
号を送り出す。ＩＧＢＴ端子Ｑ１〜Ｑ６は、このゲート
電圧信号に対応して、エミッタＥ１〜Ｅ６とコレクタＣ
１〜Ｃ６との間の電流の遮断および接続を行う。
【００２５】
【発明の効果】以上説明したように、本発明の半導体装
置用基板およびこれを用いた半導体装置によれば、発生
する熱を効率よく外部に放出する構造を備えながらも、
製造コストを抑制できる。また、フォトリソグラフィー
法という、基板等の積層工程とは異種の工程を必要とせ
ず、製造工程を簡略化できる。しかも、機能的に見て不
要な部分にセラミック板を用いていないため、装置小型
化や軽量化の点でも有利である。
置用基板およびこれを用いた半導体装置によれば、発生
する熱を効率よく外部に放出する構造を備えながらも、
製造コストを抑制できる。また、フォトリソグラフィー
法という、基板等の積層工程とは異種の工程を必要とせ
ず、製造工程を簡略化できる。しかも、機能的に見て不
要な部分にセラミック板を用いていないため、装置小型
化や軽量化の点でも有利である。
【図１】 本発明の半導体装置用基板の一形態の断面図
である。
である。
【図２】 図１に示した基板に電子部品を実装した状態
を示す平面図である。
を示す平面図である。
【図３】 図２に示した基板の断面図である。
【図４】 本発明の半導体装置の一形態の断面図であ
る。
る。
【図５】 本発明の半導体装置用基板の別の一形態の断
面図である。
面図である。
【図６】 図５に示した基板に電子部品を実装した状態
を示す平面図である。
を示す平面図である。
【図７】 図６に示した基板の断面図である。
【図８】 本発明の半導体装置の別の一形態の断面図で
ある。
ある。
【図９】 本発明の半導体装置に用いる回路の一形態を
示す回路図である。
示す回路図である。
【図１０】 従来の半導体装置用基板の一形態の断面図
である。
である。
１，２ 半導体素子用基板
３ セラミック板
４ａ，４ｂ 金属層
５ セラミック複合板
６ 金属板
７ 樹脂板
８，９ 導体ワイヤ
１０ 電力制御用半導体素子
１１ パッケージケース
１２ 回路端子
１３ 封止樹脂
１５ 受動回路素子
２１，２２ 半導体装置
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−166962（ＪＰ，Ａ)
特開 昭64−9644（ＪＰ，Ａ)
特開 昭62−239555（ＪＰ，Ａ)
特開2000−31358（ＪＰ，Ａ)
特開2001−36004（ＪＰ，Ａ)
特開2001−185663（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 23/36
H05K 1/02
H05K 7/20
Claims (3)
- 【請求項１】 第１主表面を電力制御用半導体素子の実
装面とし、第２主表面を放熱面として、前記第１主表面
上に実装した前記半導体素子から発生する熱を前記放熱
面から外部へと放出する半導体素子用基板であって、 第１絶縁板の互いに離間した複数の領域に形成した貫通
孔内に、少なくとも一方の主表面に金属層を形成した複
数の第２絶縁板を、前記金属層が前記放熱面の一部を構
成するように配置したことを特徴とする半導体素子用基
板。 - 【請求項２】 第２絶縁板の両主表面に、金属層を備え
ている請求項１に記載の半導体素子用基板。 - 【請求項３】 請求項１または２に記載の半導体素子用
基板と、前記基板上に実装された電力制御用半導体素子
と、を少なくとも備えていることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000131575A JP3444840B2 (ja) | 2000-04-28 | 2000-04-28 | 半導体素子用基板およびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000131575A JP3444840B2 (ja) | 2000-04-28 | 2000-04-28 | 半導体素子用基板およびこれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001313354A JP2001313354A (ja) | 2001-11-09 |
| JP3444840B2 true JP3444840B2 (ja) | 2003-09-08 |
Family
ID=18640446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000131575A Expired - Fee Related JP3444840B2 (ja) | 2000-04-28 | 2000-04-28 | 半導体素子用基板およびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3444840B2 (ja) |
-
2000
- 2000-04-28 JP JP2000131575A patent/JP3444840B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001313354A (ja) | 2001-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7682875B2 (en) | Method for fabricating a module including a sintered joint | |
| JP3333409B2 (ja) | 半導体モジュール | |
| WO2007026944A1 (ja) | 回路装置およびその製造方法 | |
| JP3390661B2 (ja) | パワーモジュール | |
| US20230163078A1 (en) | Semiconductor device | |
| JPH07254759A (ja) | パワー混成集積回路装置 | |
| JP2022025587A (ja) | 半導体装置 | |
| JP2735912B2 (ja) | インバータ装置 | |
| US6292368B1 (en) | Electrical power component mounted by brazing on a support and corresponding mounting process | |
| JP4062191B2 (ja) | 半導体装置及びその製造方法 | |
| JP3444840B2 (ja) | 半導体素子用基板およびこれを用いた半導体装置 | |
| JPH06283639A (ja) | 混成集積回路 | |
| JPH09186288A (ja) | 半導体装置 | |
| JPH09213877A (ja) | マルチチップモジュール半導体装置 | |
| JP2736161B2 (ja) | 半導体装置 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP2005051109A (ja) | パワー半導体モジュール | |
| JP2735920B2 (ja) | インバータ装置 | |
| JP3279849B2 (ja) | 半導体装置 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH0770653B2 (ja) | 高出力混成集積回路組立方法 | |
| WO2023243306A1 (ja) | 半導体装置 | |
| US20230411334A1 (en) | Power module for high-frequency use and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |