JP2020501380A - 電力用半導体モジュールの製造 - Google Patents
電力用半導体モジュールの製造 Download PDFInfo
- Publication number
- JP2020501380A JP2020501380A JP2019547784A JP2019547784A JP2020501380A JP 2020501380 A JP2020501380 A JP 2020501380A JP 2019547784 A JP2019547784 A JP 2019547784A JP 2019547784 A JP2019547784 A JP 2019547784A JP 2020501380 A JP2020501380 A JP 2020501380A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- mold
- power semiconductor
- interlock
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000465 moulding Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 25
- 238000007789 sealing Methods 0.000 claims description 24
- 239000012778 molding material Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 6
- 239000010949 copper Substances 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 238000001721 transfer moulding Methods 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
Abstract
半製品の電力用半導体モジュール（１０）は、少なくとも１つの電力用半導体チップ（２２）をボンディングするための基板（１２）と、基板にボンディングされ電力用端子（２４）を提供する第１のリードフレーム（１４）と、基板にボンディングされ補助端子（２６）を提供する第２のリードフレーム（１６）と、を有しており、第１のリードフレーム（１４）および／または第２のリードフレーム（１６）は、第１のリードフレーム（１４）および第２のリードフレーム（１６）を、それぞれ互いに対して、かつ／または基板（１２）、第１のリードフレーム（１４）および第２のリードフレーム（１６）の周囲の封止部（３８）を金型成形するための金型（４０）に対して、アライメントするために適合されたインターロック部材（３４）を有する。
Description
本発明は、電力用半導体モジュールの製造の分野に関する。具体的には、本発明は、半製品の電力用半導体モジュール、電力用半導体モジュール、および電力用半導体モジュールの製造方法に関する。
ＩＧＢＴまたは電力用ＭＯＳＦＥＴといった固体半導体スイッチを含む電力用半導体モジュールは、様々な電力エレクトロニクス用途において、電流のスイッチングまたは整流のために用いられる。重要な急成長している用途は、電気自動車またはハイブリッド自動車のためのコンバータシステムである。かかる用途のために典型的な６パックモジュールは、最大１２００Ｖまでの定格電圧および数１００アンペアの定格電流を有する可能性がある。
電力用半導体モジュールをＡＣ側（例えばモータ）およびＤＣ側（例えばバッテリ）に接続する大電流電力用端子の他、かかる電力用半導体モジュールは通常、例えばゲートドライバ回路基板に接続するための複数の補助端子も有しており、この場合、ゲートドライバ回路基板は、電力用半導体モジュールにおける半導体スイッチを制御し、かつ／または故障状況を検出する。典型的な６パック電力用半導体モジュールは、ハーフブリッジごとに最大１０個までのかかる補助端子を有することができ、つまり３０個の補助端子を有することができる。
補助端子のために一般的に用いられる技術は、ねじ込み式接続、はんだピン接続およびプレスフィット接続である。プレスフィット接続技術は、高い信頼性、高温対応能力および組み立ての容易さといったこの技術の魅力的な特性ゆえに、特に自動車産業においてしばしば用いられるソリューションである。例えばプレスフィット接続を、回路基板を電力用半導体モジュールに取り付けるために用いることができる。
特に自動車の電力用半導体モジュールのための別のソリューションは、エポキシ成形封止であり、これは例えば、高温対応能力、耐湿性、コストおよび大量生産性の点などで、注型封入のアプローチと比べて利点を有することができる。残念ながら、かかる封止のために一般的に用いられるエポキシ成形プロセスすなわちトランスファー成形は通常、電力用半導体モジュールから垂直方向に突出したピンとは両立しない。したがってトランスファー成形された電力用半導体モジュールは、この電力用半導体モジュールの側面にある電力接続と補助接続のためのリードフレーム端子を用いることによってしか使用できない。電力用端子および補助端子は通常、単一のリードフレーム部分によって形成される。
欧州特許第２５４８４２３号明細書（EP 2 548 423 B1）には、垂直方向に積層された複数の導電層を備えたリードフレーム構造が示されている。
欧州特許出願公開第３０７９１７０号明細書（EP 3 079 170 A1）は、リードフレーム、金型、およびリードフレームの製造方法に関するものであり、この場合、リードフレームは、銅材料および青銅材料から形成可能な２つの金属板から成る。これらの金属板は互いにインターロックされている。インターロック部材上に押圧するために、金型が用いられる。
米国特許出願公開第２０１４／１５９０５４号明細書（US 2014/159054 A1）には、異なる厚さを有する電力用端子および補助端子を備えた半導体モジュールが開示されている。
電力用半導体モジュールのすべての端子が、１つのリードフレームによって提供される場合には通常、ゲートドライバ回路基板中にはんだ付けされた補助端子だけしか使用できない。その理由は、プレスフィット端子のためにはいっそう硬い材料が必要とされるからであり、他方、電力用端子のためには、そのようないっそう硬い材料は、導電率が下がりかつ材料コストが上がることから、望ましくない。
本発明の課題は、プレスフィットの補助端子をトランスファー成形された封止部と組み合わせることである。本発明のさらなる課題は、電力用半導体モジュールのための経済的かつ単純な製造プロセスを提供することである。
これらの課題は、独立請求項の保護対象によって達成される。従属請求項および以下の説明には、さらなる例示的な実施形態が示されている。
本発明の第１の態様は、半製品の電力用半導体モジュールに関する。半製品の電力用半導体モジュールを、さらなる処理ステップ後に完全に機能する電力用半導体モジュールに移行させることのできる構成要素とすることができる。
本発明の１つの実施形態によれば、半製品の電力用半導体モジュールは、少なくとも１つの電力用半導体チップをボンディングするための基板、基板にボンディングされ電力用端子を提供する第１のリードフレーム、および基板にボンディングされ補助端子を提供する第２のリードフレームを有する。基板を電気的に絶縁性の基板とすることができ、この基板には１つまたは２つのパターニングされた金属化層が設けられており、この金属化層上に１つまたは複数のチップをボンディングすることができる。第１および第２のリードフレームも、金属化層にボンディングすることができる。さらに第１のリードフレームおよび第２のリードフレームは、それぞれ異なる厚さを有する。
第１のリードフレームおよび／または第２のリードフレームはインターロック部材を有しており、このインターロック部材は、第１のリードフレームおよび／または第２のリードフレームを、それぞれ互いに対して、かつ／または基板ならびに第１および第２のリードフレームの周囲に封止部を金型成形するための金型に対して、アライメントおよび／または固定するために適合されている。
電力接続と補助接続のための端子を備えた、トランスファー成形可能な半製品の電力用半導体モジュールを提供する目的で、リードフレーム構造は、電力用端子と補助端子とについて別個の部分に分割され、つまり第１のリードフレームと第２のリードフレームとに分割され、これらをそれぞれ異なる材料によって形成することができ、かつ／またはこれらはそれぞれ異なる厚さを有することができる。インターロック部材によって、第１および第２のリードフレームを、ボンディングをするにあたり、かつ／または金型成形前に、それぞれ互いに対して安定化することができる。さらにインターロック部材によって、第１および第２のリードフレームは、トランスファー成形プロセスと両立性があるように形成され、特に成形材料によって充填されるべき容積体の密閉に関して、両立性があるように形成される。
半製品の電力用半導体モジュールを金型成形して封止部中に入れることができ、その後、オプションとして、最終的な電力用半導体モジュールを形成するために、１つまたは複数のインターロック部材を取り除くことができる。
トランスファー成形による封止部は、大量生産にとってコスト効率の高いプロセスであるため、この半製品の電力用半導体モジュールによれば、著しくコスト効率の高い製造プロセスを確立することができる。さらに第１および第２のリードフレームを金属シートから打ち抜くことができ、これも大量生産のための安価なプロセスである。
ここで述べておきたいのは、第１および第２のリードフレームを平坦な構成要素とすることができる点、または第１および第２のリードフレームのうち少なくとも一方を３Ｄ形状にすることができる点である。例えばリードフレームの少なくとも一方は、溶接プロセス中の応力を低減するため、エルボ構造を有することができる。エルボ構造によって、溶接点と端子とを相互接続することができる。
本発明の１つの実施形態によれば、第１のリードフレームは、第１のインターロック部材を有しており、第２のリードフレームは、第１のインターロック部材にフィットする形状の第２のインターロック部材を有する。これら２つのインターロック部材を用いることによって、第１および第２のリードフレームを互いに固定することができる。別個のリードフレーム間にインターロック構造を設けることによって、これらのリードフレームをそれぞれ異なる材料から形成することができ、かつ／またはこれらのリードフレームはそれぞれ異なる厚さを有することができる。それにもかかわらずリードフレーム構造全体を、すなわちインターロックされた第１および第２のリードフレームを、トランスファー成形プロセスの要求を満たすことができるように、高精度で組み立てて基板にボンディングすることができる。
本発明の１つの実施形態によれば、インターロック部材の一方は拡幅先端部を有しており、インターロック部材の他方は同じ形状の開口部を有する。例えば、それぞれ異なるリードフレームをインターロックするためのインターロック部材を、ジグソーパズルのような形状にすることができる。ここで述べておきたいのは、リードフレームのインターロック部材をリードフレームと一体化することができる、かつ／またはリードフレームと共に同じ金属シートから打ち抜くことができる、という点である。
本発明の１つの実施形態によれば、第１のリードフレームは、第２のリードフレームを取り囲む保持部材を有しており、この保持部材によってインターロック部材が提供される。例えば保持部材を矩形のフレームとすることができ、この保持部材に、電力用端子、ダム（以下を参照）など、第１のリードフレームのすべての部品が接続される。１つまたは複数のインターロック部材を用いることで、第２のリードフレームをこの保持部材と連結することができる。
本発明の１つの実施形態によれば、第１のリードフレームのインターロック部材および／または第２のリードフレームのインターロック部材は、金型の対応するインターロック部分内に配置するために適合されている。第１および／または第２のリードフレームを金型の一方の半部内にポジショニングするために、１つまたは複数のインターロック部材を用いることができる。例えば、インターロック部材は拡幅先端部を有することができ、金型のインターロック部分は同じ形状の開口部を有することができる。
本発明の１つの実施形態によれば、インターロック部材は、電力用端子および／または補助端子の一方の側に設けられている。１つまたは複数のインターロック部材を、金型成形によって形成された封止部の外側に出たままのリードフレームのポジションのところに設けることができる。このようにすれば、インターロック部材を金型成形後に取り除くことができる。
本発明の１つの実施形態によれば、第１のリードフレームおよび第２のリードフレームのインターロック部材が１つの線上に配置される。この線を、インターロック部材が金型の縁部によって覆われるようにポジショニングすることができる。金型は２つの半部を有することができ、これら２つの半部は、閉じられたときに１つの容積体を形成し、この容積体内に基板およびリードフレームの内側部分が収容される。この容積体は、金型の縁部によって取り囲まれている。金型成形中、圧力が加えられながらこの容積体に成形材料が充填される。インターロック構造によって成形材料に対する密閉がもたらされ、これによって液体成形材料が容積体から流出するのが防止される。
本発明の１つの実施形態によれば、第１のリードフレームおよび／または第２のリードフレームは、複数の端子を相互接続するダム部材を有する。このダム部材は、封止部が金型成形されたときに、金型の縁部によって覆われるようなポジションに設けられている。１つのダム部材は、複数の端子同士を相互接続することができ、かつ／または１つのダム部材を、金型成形後に端子から取り除くことができるようにポジショニングすることができる。１つまたは複数のダム部材は、金型成形中、成形材料が金型の容積体から流出するのを防止する。
本発明の１つの実施形態によれば、第１のリードフレームおよび第２のリードフレームのインターロック部材は、ダム部材と共に１つの線上に設けられている、かつ／またはダム部材の一部である。インターロック部材と共にダム部材によって、金型容積体のための密閉をもたらすことができる。１つまたは複数のダム部材およびインターロック部材に対し、金型の２つの半部によって圧力を加えることにより、金型容積体の気密の密閉を達成することができる。例えばインターロック構造は、それらの間に０．０５ｍｍ〜０．１ｍｍにすぎない幅の空隙しか有さないようにすることができ、これはトランスファー成形プロセスにとって許容できるものである。
本発明の１つの実施形態によれば、第１のリードフレームおよび第２のリードフレームは、それぞれ異なる材料で形成されている。第１および／または第２のリードフレームに、めっきを施すこともできる。電力用端子を備えた第１のリードフレームおよび補助端子を備えた第２のリードフレームを、材料特性、厚さおよび／またはめっきに関して、それぞれ別々に最適化することができる。具体的には、第１のリードフレームをＣｕによって形成することができ、第２のリードフレームよりも厚くすることができ、これによって高い導電率を有する厚いＣｕ端子が電力用端子として提供されるようになり、これらの電力用端子を例えば外部のバスバーに抵抗溶接することができる。第２のリードフレームを、ＣｕＮｉＳｉなどのようないっそう硬い合金によって形成することができ、第２のリードフレームとしていっそう薄く形成することができ、これによっていっそう薄くかついっそう硬い端子が補助端子として提供されるようになり、例えばＳｎめっきされたプレスフィットピンを用いて、これらの補助端子をゲートドライバ回路基板中に挿入することができる。
例えば、第２のリードフレームおよび補助端子の厚さを、０．６ｍｍ〜０．８ｍｍの範囲内の厚さとすることができる。目標とされる定格電流によっては、１．０ｍｍ〜１．５ｍｍの厚さの範囲にある第１のリードフレームおよび電力用端子が要求される可能性がある。
ここで述べておきたいのは、リードフレームまたは端子の厚さを、電力用半導体モジュールの基板の延長線に対し直交する方向に関して測定することができる、という点である。
本発明の１つの実施形態によれば、第１のリードフレームは１つの金属シートから形成されている、かつ／または第２のリードフレームは１つの金属シートから形成されている。リードフレームの各々を、インターロック構造、ダム部材または保持部材が取り除かれるまで、一体のものとすることができる。例えばリードフレームを、スタンピングによって形成することができる。
本発明の１つの実施形態によれば、複数の補助端子のうちの少なくとも一部はプレスフィット先端部を有する。プレスフィット端子は、変形可能な先端部を備えたピンを有することができる。気密で持続的な電気接続を形成するために、例えば回路基板などにおけるスルーホール中に、力を加えることでこの先端部を挿入することができる。先端部をＳｎめっきすることができる。
これによって、エポキシ成形封止部とプレスフィット相互接続との組み合わせを実現することができ、これらは双方ともに、例えば（ハイブリッド）電気自動車用のインバータなどのように、過酷な温度、負荷サイクルおよび／または振動の要求を伴う用途にとって好ましい技術である。
本発明のさらなる態様は、半製品の電力用半導体モジュールから製造可能な電力用半導体モジュールに関する。例えばこの電力用半導体モジュールを、電気自動車、ハイブリッド自動車、オートバイ、バス、トラック、オフロード用の建設車両、ならびに充電ステーションといった自動車の用途に用いることができる。用語「電力用」は、１００Ｖよりも大きい電圧および／または１０Ａよりも大きい電流を処理するために適合されたモジュールおよび／またはチップのことを指すことができる。
本発明の１つの実施形態によれば、電力用半導体モジュールは、少なくとも１つの電力用半導体チップがボンディングされた基板、内部に基板が埋め込まれた金型成形封止部、基板にボンディングされ封止部から突出する電力用端子を提供する第１のリードフレーム部分、および基板にボンディングされ封止部から突出する補助端子を提供する第２のリードフレーム部分を有する。第１および第２のリードフレーム部分は、インターロック部材、ダム部材、保持部材等が取り除かれた後、第１および第２のリードフレームから形成される。第１のリードフレーム部分および第２のリードフレーム部分は、それぞれ異なる材料から形成されており、かつ／または基板の延長方向に対し直交する方向でそれぞれ異なる厚さを有する。
本発明のさらなる態様は、電力用半導体モジュールの製造方法に関する。ここで理解されたいのは、上述および以下の記載で説明する方法の特徴を、上述および以下の記載で説明する（半製品の）電力用半導体モジュールの特徴とすることができ、その逆も可能である、という点である。
本発明の１つの実施形態によれば、この方法は以下のステップを含む。すなわち、少なくとも１つの電力用半導体チップをボンディングするための基板を準備するステップと、第１のリードフレームおよび第２のリードフレームを基板にボンディングするステップであって、第１のリードフレームおよび／または第２のリードフレームは、第１のリードフレームおよび／または第２のリードフレームを、それぞれ互いに対して、かつ／または金型に対して、アライメントおよび／または固定するために適合されたインターロック部材を有する、ステップと、基板、第１のリードフレームおよび第２のリードフレームを、インターロック部材が金型の縁部上にポジショニングされるように、この金型内に配置するステップと、さらに基板、第１のリードフレームおよび第２のリードフレームを、金型成形して成形材料中に入れるステップであって、インターロック部材により、液体成形材料が金型から流出するのを、すなわち金型の縁部を通って流れ出るのを阻止する、ステップとを含む。
金型成形前に、１つまたは複数のチップを、例えばはんだ付け、焼結等によって、基板にボンディングすることができる。さらに２つのリードフレームを、例えばはんだ付け、焼結、超音波溶接等によって、基板にボンディングすることができる。ボンディング中、２つのリードフレームを、それぞれ異なるリードフレームに設けられたインターロックされた２つのインターロック部材によって、互いに固定することができる。
択一的に、またはこれに加えて、リードフレームのボンディング中、金型の下半分のような固定具を用いて、リードフレームを配置することができ、この場合、固定具は、金型の下半分のような１つまたは複数のインターロック部材も有する。
リードフレームのボンディングのために超音波溶接プロセスを用いる場合、リードフレームと固定具とのインターロックは、それぞれ異なる端子部分間の機械的な連結解除が固定具によってもたらされる、という付加的な利点を有することができる。これによって、それぞれ異なるリードフレーム同士がじかに接触していると問題になり得る振動損失による超音波出力の減衰を、低減することができる。
ボンディング後、組み立てられた半製品の電力用半導体モジュールが金型内に配置される。金型の２つの半部がリードフレーム上に押圧されると、インターロック部材および／またはダム部材によってもたらされる気密の密閉を、金型の縁部のところで形成することができる。気密に密閉された容積体内において、エポキシコンパウンドのような成形材料を押圧することができる。
本発明の１つの実施形態によれば、金型は、第１の金型半部と第２の金型半部とを有しており、この場合、第１の金型半部は、インターロック部材を収容するためのインターロック部分を提供する縁部を有する。さらに縁部は、第１のリードフレームおよび第２のリードフレームのそれぞれ異なる厚さを相殺するために、それぞれ異なる高さを有することができる。縁部は、それぞれ異なるリードフレームの厚さに対応する高さの傾斜部分を有することができる。それらの終端部において傾斜部分は、リードフレームのインターロック部材に対応する開口部（すなわちインターロック部分）を有することができる。半製品の電力用半導体モジュールを、インターロック部材がこれらの開口部内に配置されるように、金型半部内に配置することができる。インターロック部材、インターロック部分、縁部の傾斜部分、オプションとしてダム部材および／または保持部材によって、金型の縁部を取り囲む気密の密閉を形成することができる。
本発明の１つの実施形態によれば、この方法はさらに、金型成形後、第１のリードフレームおよび／または第２のリードフレームからインターロック部材を取り除くステップを有する。金型成形後、ダム部材および／または保持部材も取り除くことができる。
上述および以下の記載で説明する半導体モジュールをどのようにして製造できるのかについて、さらなる可能性が存在する。
半製品の電力用半導体モジュールのさらなる実施形態は、少なくとも１つの電力用半導体チップをボンディングするための基板と、基板にボンディングされ電力用端子を提供する第１のリードフレームと、基板にボンディングされ補助端子を提供する第２のリードフレームと、を有しており、この場合、第１のリードフレームは、第１のフォーク部材を有しており、この第１のフォーク部材は、第２のリードフレームの第２のフォーク部材の方向を指していて、第１のフォーク部材と第２のフォーク部材との間に開口部が生じるようにしている。
これらのフォーク部材は、これらの間に弾性の密閉部材を収容することができ、金型成形中、この密閉部材によって、それぞれ異なるリードフレーム間において金型の縁部上に密閉がもたらされる。
この実施形態の第１のリードフレームおよび第２のリードフレームも、それぞれ異なる材料から形成することができ、かつ／またはそれぞれ異なる厚さを有することができる。さらにこれらは、（ダム部材、保持部材等のような）上述および以下の記載の特徴を有することができる。フォーク部材も、（端子の縁部上、１つの線上等のように）ロック部材と同様に配置することができる。
電力用半導体モジュールの製造方法のさらなる実施形態は、以下のステップを含む。すなわち、少なくとも１つの電力用半導体チップをボンディングするための基板を準備するステップと、第１のリードフレームおよび第２のリードフレームを基板にボンディングするステップであって、第１のリードフレームは第１のフォーク部材を有しており、この第１のフォーク部材は、第２のリードフレームの第２のフォーク部材の方向を指していて、第１のフォーク部材と第２のフォーク部材との間に開口部が生じるようにしている、ステップと、基板、第１のリードフレームおよび第２のリードフレームを金型内に配置するステップであって、第１のフォーク部材および第２のフォーク部材が金型の縁部上にポジショニングされるように、かつ金型の密閉部材が開口部の内側にポジショニングされるようにするステップと、さらに基板、第１のリードフレームおよび第２のリードフレームを、金型成形して成形材料中に入れるステップであって、圧縮された密閉部材により、液体成形材料が金型から流出するのを阻止する、ステップとを含む。
密閉部材を圧縮性材料から形成することができ、金型成形プロセス中、これを少なくとも２つのリードフレーム部分の間に挿入することができる。圧縮性密閉部材を、例えばＰＴＦＥまたはシリコーンゴムなど、繰り返し生じる高温および弾性負荷に耐え得る任意の弾性材料から形成することができる。密閉部材を、金型の一方において隣り合うダム部材間に挿入可能なブロックとすることができる。次いで２つの異なるリードフレームを、金型が閉じられたときに圧縮される密閉部材によって固定することができ、このようにして金型の容積体が密閉される。
さらにこの金型の縁部も、第１のリードフレームおよび第２のリードフレームのそれぞれ異なる厚さを相殺するために、それぞれ異なる高さを有することができる。
本発明のこれらの態様およびその他の態様は、以下で述べる実施形態からはっきりと理解することができ、それらの実施形態を参照しながら明らかにされる。
本発明の保護対象について、添付の図面に描かれた例示的な実施形態を参照しながら、以下でいっそう詳しく説明する。
図面において使用される参照符号およびそれらの意味については、符号の説明の欄にまとめて列挙されている。図中、原則的に、同じ部材には同じ参照符号が付されている。
図１には、基板１２を有する半製品の電力用半導体モジュール１０が示されており、基板１２上に複数のリードフレーム１４、１６がボンディングされている。
実質的に矩形である基板１２は、例えばセラミックから成る絶縁性の基層１８を有する。基層１８上に、パターニングされた金属化層２０が設けられており、これを例えばＣｕ層とすることができる。１つまたは複数の半導体チップ２２を、金属化層２０にボンディングすることができる。
モジュール１０は、電力用端子２４を備えた２つのリードフレーム１４ａ、１４ｂと、補助端子２６を備えた２つの補助リードフレーム１６ａ、１６ｂと、を有する。リードフレーム１４ａ、１４ｂ、１６ａ、１６ｂはすべて、金属化層２０にボンディングされている。
これらのリードフレーム１４ａ、１４ｂ、１６ａ、１６ｂはすべて、保持部材２８とダム部材３０とを有しており、これらによって端子２４、２６同士が相互接続されている。保持部材２８はホールを有しており、かつ／またはリードフレーム１４ａ、１４ｂ、１６ａ、１６ｂが基板１２にボンディングされるときに、基板１２に対して個々のリードフレーム１４ａ、１４ｂ、１６ａ、１６ｂをポジショニングするために、保持部材２８を用いることができる。
ダム部材３０も、１つのリードフレーム１４ａ、１４ｂ、１６ａ、１６ｂの個々の端子２４、２６同士を相互接続している。ただしダム部材３０は、成形材料が金型から流出するのを阻止するダムが端子２４、２６間に設けられるように（下記参照）、端子２４、２６の中間部分にポジショニングされている。これとは対照的に、リードフレームの端子２４、２６の保持部材２８は、個々の端子２４、２６の先端部よりも外側にポジショニングされている。
リードフレーム１４ａ、１４ｂをＣｕから形成することができる。また、リードフレーム１６ａ、１６ｂをＣｕＮｉＳｉすなわちＣｕよりも硬い材料から形成することができる。さらにリードフレーム１４ａ、１４ｂを、リードフレーム１６ａ、１６ｂよりも厚くすることができる。このようにすれば、図１に示されているようにプレスフィット先端部３２を形成するために適合された材料から、補助端子２６を形成することができる。他方、電力用端子２４を、低損失で大電流を流すために適合させることができる。
図１によれば、１つのリードフレーム１４ｂは、モジュール１０の第１の側にポジショニングされており、他の３つのリードフレーム１４ａ、１６ａ、１６ｂは、モジュール１０の反対側の第２の側にポジショニングされている。電力用端子２４を備えたリードフレーム１４ａは、補助端子２６を備えた２つのリードフレーム１６ａ、１６ｂの間に介在してポジショニングされている。
図１には、金型の金型容積体の密閉個所が破線で表されている。金型容積体を閉じるために、１つの金型の２つの半部がそれらの縁部でこの破線上にポジショニングされる。リードフレームのダム部材３０は、エポキシ成形コンパウンドなどのような成形材料が金型容積体から漏出するのを防止するために、金型の縁部にポジショニングされたダムを成している。
第２の側におけるリードフレーム１４ａ、１６ａ、１６ｂのダム部材３０は、１つの線上にアライメントされており、モジュール１０の第２の側においてそれらが合わさってダムを成している。２つのリードフレーム１４ａ、１６ａ、１６ｂのダム部材３０同士が接する場所で、リードフレームにインターロック部材３４が設けられている。インターロック部材３４は、端子２４、２６の中間部分のところで一方の側に設けられている。２つのリードフレーム１４ａ、１６ａ、１６ｂのインターロック部材３４は、ジグソーピースのように互いに係合しており、これによってリードフレーム１４ａ、１６ａ、１６ｂ間の接続が改善され、成形材料の漏出が低減される。特に、ジグソー機構周囲のスロット長を長くすることが、このリスクを低減するのに役立つことになる。
一般に、一方のインターロック部材３４は、拡幅先端部を有することができるのに対し、他方のインターロック部材３４は、同じ形状の開口部を有する。図１の場合、拡幅先端部を有するインターロック部材３４は、リードフレーム１４ａによって提供され、開口部を有するインターロック部材３４は、リードフレーム１６ａ、１６ｂによって提供される。ただし、これとは逆にしてもよい。
図２には、半製品の電力用半導体モジュール１０に基づき形成された電力用半導体モジュール１０’が示されている。
電力用半導体モジュール１０’は、金型成形された封止部３８を有しており、これは基板１２を１つまたは複数のチップ２２と共に取り囲んでいる。封止部３８の互いに反対の２つの側から、端子２４、２６が突出している。電力用端子２４をＣｕの電力用端子とすることができ、これは（封止部３８の延長方向に対し直交する方向で）補助端子２６よりも厚い。補助端子２６をＣｕＮｉＳｉ端子とすることができ、かつ／または補助端子２６はプレスフィット先端部３２を有することができる。プレスフィット先端部３２は、例えばＳｎから形成されためっき３６を有することができる。さらに補助端子２６および／またはプレスフィット先端部３２を、ゲートドライバ回路基板とのプレスフィット接続のために、上方または下方に（もっと一般的には封止部３８の延長方向に対し直交する方向に）折り曲げることができる。
電力用半導体モジュール１０’を、以下のようにして形成することができる。
第１のステップにおいて基板１２を準備することができ、この基板１２上には、１つまたは複数の電力用半導体チップ２２およびリードフレーム１４ａ、１４ｂ、１６ａ、１６ｂがボンディングされている。ボンディングの前に、リードフレーム１４ａ、１６ａ、１６ｂを、インターロック部材３４を介して互いにインターロックすることができる。
第２のステップにおいて、ダム部材３０とインターロック部材３４とが第１の金型半部の縁部上にポジショニングされるように、基板１２とボンディングされたリードフレーム１４、１６とが金型内に配置される。実質的に気密に密閉された金型容積体が形成されて、その中に基板１２とリードフレーム１４、１６の内側部分とが配置されるように、第２の金型半部が第１の金型半部上にポジショニングされる。圧力が加えられながら成形材料が金型容積体内に挿入され、基板１２およびリードフレームが封止部３８中に金型成形される。金型成形中、ダムおよびインターロック部材３４によって、液体成形材料が側方で金型から流出するのが阻止される。
第３のステップにおいて、モジュール１０’が金型から取り出される。その後、封止部３８の外側にあるインターロック部材３４、ダム部材３０および保持部材２８が、端子２４、２６から取り除かれる。例えばこれらの部材３４、２８、３０を、スタンピングによって取り除くことができる。補助端子２６を、それらの先端がモジュール１０’の上側に向けて突出するように折り曲げることもできる。
図１に関して、基板１２の一方の側において３つのリードフレーム１４ａ、１６ａ、１６ｂの組み立ておよびアライメントを、インターロック部材３４によって改善することができる。しかしながら、基板１２の他方の側におけるリードフレーム１４ｂに対して要求される相対的なアライメントの許容度を、依然として達成しにくい可能性がある。
図３には、半製品の電力用半導体モジュール１０のさらなる実施形態が示されている。この実施形態の場合には、補助端子２６とは反対側にある電力用端子２４も、補助端子２６に対し相対的にインターロック部材３４によって固定されている。
この場合、図１のリードフレーム１４ａおよび１４ｂは、１つのリードフレーム１４として一体化されており、これはすべての端子２４、２６を包囲する保持部材２８’を有する。補助端子２６とは反対側にあるダム部材３０も、保持部材２８’と相互接続されている。補助端子２６の側において、保持部材２８’およびこれと接続された電力用端子２４によって、リードフレーム１４ａ、１４ｂのためのインターロック部材３４が提供される。図３の場合、リードフレーム１６ａ、１６ｂは、両側でリードフレーム１４とインターロックされており、つまりこれらのリードフレーム各々は、２つのインターロック部材３４を有することができる。
リードフレーム１６ａ、１６ｂもインターロック部材３４を有しており、これらのリードフレーム１６ａ、１６ｂはリードフレーム１４に挿入される。これによって、種々の端子２４、２６と、モジュール１０全体を巡るように設けられたダム部材３０との間のアライメント精度が改善される、という利点を得ることができる。この場合も、金型容積体の密閉個所が破線で表されている。
図４には、図１の細部が斜視図で示されている。図３の実施形態を同様に設計することができる。図４には、拡幅先端部を備えたインターロック部材３４が、電力用端子２４の一方の側においていっそう厚いリードフレーム１４上で突出していることが示されている。開口部を備えた対応するインターロック機構は、いっそう薄いリードフレーム１６ａによって提供される。
図５には、２つの拡幅先端部を有することのできるインターロック部材３４、およびこの拡幅先端部を受け入れるための２つの開口部を有する対応するインターロック部材３４についての、さらなる実施形態が示されている。これによれば、２つのリードフレーム１４、１６間の接続、およびインターロック部材３４によってもたらされる密閉を、さらに改善できるようになる。
図６には、図１に示したものと同様の半製品の電力用半導体モジュール１０が示されているが、この場合、インターロック部材３４が異なるように配置されている。図６にはさらに、金型４０の第１の半部４２が示されており、この中にモジュール１０が挿入されている。
図６の実施形態を、図３の保持部材２８’と組み合わせることができ、かつ／または図２を参照しながら説明したように製造することができる。
図６の場合、すべての電力用およびリードフレームの端子２４、２６のための４つの別個のリードフレーム部分１４ａ、１４ｂ、１６ａ、１６ｂが、金型４０の下半分４２内に直接挿入される。この目的で、リードフレーム１４ａ、１４ｂ、１６ａ、１６ｂはすべて、インターロック部材３４を有しており、これらのインターロック部材３４は金型４０のインターロック部分４４内に挿入される。この場合も、金型容積体の密閉個所が破線で表されている。
リードフレーム１４ａ、１４ｂ、１６ａ、１６ｂ上のインターロック部材３４をすべて、外部の端子２４、２６の中間部分の一方の側に直接設けることができる。図１〜図５と同様にこれらの端子を、インターロック部材３４と同様に金型半部４２の縁部４６上にポジショニングされたダム部材３０によって、相互接続することができる。
金型４０内に直接挿入されたリードフレーム１４、１６によって、リードフレーム１４、１６のボンディングプロセスのポジショニングの許容度を、２つのリードフレーム１４、１６についてまとめる必要がない。
金型半部４２の縁部４６上のインターロック部分を、隆起構造によって提供することができ、これによって金型半部４２の縁部上にダム部材３０’が提供される。ダム部材３０’の終端部において、インターロック部材３４に対応する開口部によって、インターロック部分４４が提供される。
図７においていっそうよくわかるように、ダム部材３０’はその終端部で、さらに対応するインターロック部分４４も、インターロックされたリードフレーム１４、１６の厚さと同じ高さを有する。ダム部材３０’における段状部によって、リードフレーム１４、１６の異なる厚さが相殺される。このことが有利になり得る理由とは、金型４０の下半分および上半分４２を、いっそう高い精度で製造してアライメントさせることができるからであり、したがって２つの金型半部４２における段状部間のアライメントを、金型４０およびリードフレーム１４、１６における段状部間のアライメントよりも容易に達成することができるからである。択一的に、ダム部材３０’に垂直な段状部を持たせる代わりに傾斜を付けることができ、これによって異なる厚さが相殺されて、金型容積体のさらに改善された密閉をもたらすことができる。
図８には、半製品の電力用半導体モジュール１０のさらなる実施形態が概略的に示されており、これを図１〜図７に示されたものと同様に設計することができるが、ただしこの場合、インターロック部材３４がフォーク部材４８によって置き換えられている。
それぞれ異なるリードフレーム１４、１６に設けられた２つのフォーク部材４８が、互いに反対側に配置されている。インターロック部材３４のケースの場合のように、これらのフォーク部材をダム部材３０の続きとみなすことができる。
各フォーク部材４８は、２つのフォーク部材４８が開口部を包囲するように、２つのアームを有しており、この開口部内にラバーブロックなどのような密閉部材５０を挿入することができる。
要約すると、図８のモジュールは、少なくとも１つの電力用半導体チップ２２をボンディングするための基板１２、基板１２にボンディングされ電力用端子２４を提供する第１のリードフレーム１４、および基板１２にボンディングされ補助端子２６を提供する第２のリードフレーム１６を有することができる。第１のリードフレーム１４は第１のフォーク部材４８を有しており、この第１のフォーク部材４８は、第２のリードフレーム１６の第２のフォーク部材４８の方向を指していて、第１のフォーク部材４８と第２のフォーク部材４８との間に開口部が生じるようにしている。
図９および図１０には、それぞれ開けられた状態と閉じられた状態の金型４０において、図８のモジュール１０が示されている。
図９には、金型半部４２のうちの一方における開口部内に、密閉部材５０が設けられていることが示されている。金型半部４２の一方は、リードフレーム１４、１６のそれぞれ異なる厚さを相殺するためのダム部材３０’を有することもできる。
図１０に示されているように、金型が閉じられると、圧縮性密閉部材５０を圧縮することができ、フォーク部材４８と金型半部４２との間のスペースを完全に充填することができ、これによってリードフレーム１４、１６間の密閉がもたらされる。
図８〜図９に示された電力用半導体モジュール１０の製造方法は、以下のステップを含むことができる。すなわち、少なくとも１つの電力用半導体チップ２２をボンディングするための基板１２を準備するステップと、第１のリードフレーム１４および第２のリードフレーム１６を基板１２にボンディングするステップであって、第１のリードフレーム１４は第１のフォーク部材４８を有しており、この第１のフォーク部材４８は、第２のリードフレーム１６の第２のフォーク部材４８の方向を指していて、第１のフォーク部材４８と第２のフォーク部材４８との間に開口部が生じるようにしている、ステップと、基板１２、第１のリードフレーム１４および第２のリードフレーム１６を金型４０内に配置するステップであって、第１のフォーク部材４８および第２のフォーク部材４８が金型４０の縁部４６上にポジショニングされるように、かつ金型４０の密閉部材５０が開口部の内側にポジショニングされるようにする、ステップと、さらに基板１２、第１のリードフレーム１４および第２のリードフレーム１６を、金型成形して成形材料中に入れるステップであって、圧縮された密閉部材５０により、液体成形材料が金型４０から流出するのを阻止する、ステップと、を含むことができる。
これまで本発明について、図面および前述の説明において詳細に例示し記述してきたけれども、かかる例示および説明は、例示的なものまたは具体例として挙げたものであり限定的なものではないとみなされるべきであり、つまり本発明は開示した実施形態に限定されるものではない。請求項に係る発明を実施する当業者であれば、図面、開示内容および添付の請求項を精査すれば、開示した実施形態に対する他の変形を理解し実施することができる。請求項において、単語「有する」は、他の要素またはステップを除外するものではなく、不定冠詞「１つの」は「複数」を除外するものではない。ただ１つのプロセッサまたはコントローラまたは他のユニットが、請求項において挙げられた複数の製品の機能を果たすことができる。また、特定の手段が相互に異なる従属請求項において挙げられている、ということだけで、それらの手段の組み合わせを有利に使用することができない、ということを表すものではない。さらに請求項中のいかなる参照符号も、範囲の限定と解釈されるべきではない。
１０ 半製品の電力用半導体モジュール
１０’ 電力用半導体モジュール
１２ 基板
１４，１４ａ、１４ｂ 第１のリードフレーム
１６、１６ａ、１６ｂ 第２のリードフレーム
１８ 基層
２０ 金属化層
２２ 半導体チップ
２４ 電力用端子
２６ 補助端子
２８、２８’ 保持部材
３０、３０’ ダム部材
３２ プレスフィット先端部
３４ インターロック部材
３６ めっき
３８ 封止部
４０ 金型
４２ 金型半部
４４ インターロック部分
４６ 縁部
４８ フォーク部材
５０ 密閉部材
１０’ 電力用半導体モジュール
１２ 基板
１４，１４ａ、１４ｂ 第１のリードフレーム
１６、１６ａ、１６ｂ 第２のリードフレーム
１８ 基層
２０ 金属化層
２２ 半導体チップ
２４ 電力用端子
２６ 補助端子
２８、２８’ 保持部材
３０、３０’ ダム部材
３２ プレスフィット先端部
３４ インターロック部材
３６ めっき
３８ 封止部
４０ 金型
４２ 金型半部
４４ インターロック部分
４６ 縁部
４８ フォーク部材
５０ 密閉部材
Claims (14)
- 半製品の電力用半導体モジュール（１０）であって、
少なくとも１つの電力用半導体チップ（２２）をボンディングするための基板（１２）と、
前記基板にボンディングされ電力用端子（２４）を提供する第１のリードフレーム（１４）と、
前記基板にボンディングされ補助端子（２６）を提供する第２のリードフレーム（１６）と、
を有しており、
前記第１のリードフレーム（１４）および／または前記第２のリードフレーム（１６）は、前記第１のリードフレーム（１４）および前記第２のリードフレーム（１６）を、それぞれ互いに対して、かつ／または、前記基板（１２）、前記第１のリードフレーム（１４）および前記第２のリードフレーム（１６）の周囲の封止部（３８）を金型成形するための金型（４０）に対して、アライメントするために適合されたインターロック部材（３４）を有しており、
前記第１のリードフレーム（１４）および前記第２のリードフレーム（１６）は、それぞれ異なる厚さを有する、
半製品の電力用半導体モジュール（１０）。 - 前記第１のリードフレーム（１４）は、第１のインターロック部材（３４）を有しており、
前記第２のリードフレーム（１６）は、前記第１のインターロック部材（３４）にフィットする形状の第２のインターロック部材（３４）を有する、
請求項１記載の半製品の電力用半導体モジュール（１０）。 - 前記インターロック部材（３４）の一方は、拡幅先端部を有しており、
前記インターロック部材（３４）の他方は、同じ形状の開口部を有する、
請求項２記載の半製品の電力用半導体モジュール（１０）。 - 前記第１のリードフレーム（１４）は、前記第２のリードフレーム（１６）を取り囲む保持部材（２８’）を有しており、前記保持部材（２８’）によってインターロック部材（３４）が提供される、
請求項２または３記載の半製品の電力用半導体モジュール（１０）。 - 前記第１のリードフレーム（１４）のインターロック部材（３４）は、前記金型（４０）の対応するインターロック部分内に配置するために適合されている、かつ／または、
前記第２のリードフレームのインターロック部材（３４）は、前記金型（４０）の対応するインターロック部分（４４）内に配置するために適合されている、
請求項１または２記載の半製品の電力用半導体モジュール（１０）。 - 前記インターロック部材（３４）は、電力用端子（２４）および／または補助端子（２６）の一方の側に設けられている、
請求項１から５までのいずれか１項記載の半製品の電力用半導体モジュール（１０）。 - 前記第１のリードフレーム（１４）および前記第２のリードフレーム（１６）のインターロック部材（３４）は、前記金型（４０）の縁部によって覆われる１つの線上に配置されている、
請求項１から６までのいずれか１項記載の半製品の電力用半導体モジュール（１０）。 - 前記第１のリードフレーム（１４）は、複数の前記電力用端子（２４）を相互接続するダム部材（３０）を有しており、前記ダム部材（３０）は、前記金型（４０）の縁部によって覆われる、かつ／または、
前記第２のリードフレーム（１６）は、複数の前記補助端子（２６）を相互接続するダム部材（３０）を有しており、前記ダム部材（３０）は、前記金型（４０）の縁部によって覆われる、
請求項１から７までのいずれか１項記載の半製品の電力用半導体モジュール（１０）。 - 前記第１のリードフレーム（１４）および前記第２のリードフレーム（１６）のインターロック部材（３４）は、前記ダム部材（３０）と共に１つの線上に設けられている、かつ／または、前記ダム部材（３０）の一部である、
請求項８項記載の半製品の電力用半導体モジュール（１０）。 - 前記第１のリードフレーム（１４）および前記第２のリードフレーム（１６）は、それぞれ異なる材料で形成されている、
請求項１から９までのいずれか１項記載の半製品の電力用半導体モジュール（１０）。 - 前記第１のリードフレーム（１４）は、１つの金属シートから形成されている、かつ／または、
前記第２のリードフレーム（１６）は、１つの金属シートから形成されている、
請求項１から１０までのいずれか１項記載の半製品の電力用半導体モジュール（１０）。 - 前記補助端子（２６）のうちの少なくとも一部は、プレスフィット先端部（３２）を有する、
請求項１から１１までのいずれか１項記載の半製品の電力用半導体モジュール（１０）。 - 電力用半導体モジュール（１０’）の製造方法であって、前記方法は、
少なくとも１つの電力用半導体チップ（２２）をボンディングするための基板（１２）を準備するステップと、
第１のリードフレーム（１４）および第２のリードフレーム（１６）を前記基板（１２）にボンディングするステップであって、前記第１のリードフレーム（１４）および／または前記第２のリードフレーム（１６）は、前記第１のリードフレーム（１４）および前記第２のリードフレーム（１６）を、それぞれ互いに対して、かつ／または、金型（４０）に対して、アライメントするために適合されたインターロック部材（３４）を有するステップと、
前記基板（１２）、前記第１のリードフレーム（１４）および前記第２のリードフレーム（１６）を、前記インターロック部材（３４）が前記金型（４０）の縁部上にポジショニングされるように、前記金型（４０）内に配置するステップと、
前記基板（１２）、前記第１のリードフレーム（１４）および前記第２のリードフレーム（１６）を、金型成形して成形材料中に入れるステップであって、前記インターロック部材（３４）により、液体成形材料が前記金型（４０）から流出するのを阻止し、第１の金型半部（４２）は、前記第１のリードフレーム（１４）および前記第２のリードフレーム（１６）のそれぞれ異なる厚さを相殺するために、それぞれ異なる高さの縁部（４６）を有するステップと、
を含む、
方法。 - 前記金型（４０）は、第１の金型半部（４２）と第２の金型半部（４２）とを有しており、
前記縁部（４６）によって、前記インターロック部材（３４）を収容するためのインターロック部分（４４）を提供する、
請求項１３記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP16200329.7 | 2016-11-23 | ||
| EP16200329 | 2016-11-23 | ||
| PCT/EP2017/080248 WO2018096050A1 (en) | 2016-11-23 | 2017-11-23 | Manufacturing of a power semiconductor module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020501380A true JP2020501380A (ja) | 2020-01-16 |
| JP7162001B2 JP7162001B2 (ja) | 2022-10-27 |
Family
ID=57394431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019547784A Active JP7162001B2 (ja) | 2016-11-23 | 2017-11-23 | 電力用半導体モジュールの製造 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11189556B2 (ja) |
| EP (1) | EP3545550B1 (ja) |
| JP (1) | JP7162001B2 (ja) |
| CN (1) | CN109983574B (ja) |
| WO (1) | WO2018096050A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220000966A (ko) * | 2020-06-27 | 2022-01-04 | 김기중 | 복수의 단자를 포함하는 케이블 커넥터 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130175704A1 (en) | 2012-01-05 | 2013-07-11 | Ixys Corporation | Discrete power transistor package having solderless dbc to leadframe attach |
| CN113711351A (zh) | 2019-04-18 | 2021-11-26 | 日立能源瑞士股份公司 | 具有激光焊接的引线框的功率半导体模块 |
| EP4040471A1 (en) * | 2021-02-08 | 2022-08-10 | Hitachi Energy Switzerland AG | Power semiconductor module, power semiconductor device and method for producing a power semiconductor device |
| US11404392B1 (en) * | 2021-03-03 | 2022-08-02 | Infineon Technologies Ag | Molded semiconductor module for PCB embedding |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09102571A (ja) * | 1995-10-03 | 1997-04-15 | Mitsubishi Electric Corp | 電力用半導体装置の製造方法およびリードフレーム |
| JPH09129822A (ja) * | 1995-10-26 | 1997-05-16 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002141453A (ja) * | 2000-11-01 | 2002-05-17 | Mitsui High Tec Inc | リードフレーム |
| JP2014049584A (ja) * | 2012-08-31 | 2014-03-17 | Shindengen Electric Mfg Co Ltd | リードフレーム及び樹脂封止型半導体装置の製造方法 |
| WO2015083263A1 (ja) * | 2013-12-05 | 2015-06-11 | 新電元工業株式会社 | リードフレーム、金型、実装部品付きリードフレームの製造方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3088193B2 (ja) * | 1992-06-05 | 2000-09-18 | 三菱電機株式会社 | Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム |
| US5339518A (en) * | 1993-07-06 | 1994-08-23 | Motorola, Inc. | Method for making a quad leadframe for a semiconductor device |
| US6072228A (en) * | 1996-10-25 | 2000-06-06 | Micron Technology, Inc. | Multi-part lead frame with dissimilar materials and method of manufacturing |
| AU2003242873A1 (en) * | 2002-06-06 | 2003-12-22 | Koninklijke Philips Electronics N.V. | Quad flat non-leaded package comprising a semiconductor device |
| US6713317B2 (en) * | 2002-08-12 | 2004-03-30 | Semiconductor Components Industries, L.L.C. | Semiconductor device and laminated leadframe package |
| US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
| US8252615B2 (en) * | 2006-12-22 | 2012-08-28 | Stats Chippac Ltd. | Integrated circuit package system employing mold flash prevention technology |
| US8354740B2 (en) * | 2008-12-01 | 2013-01-15 | Alpha & Omega Semiconductor, Inc. | Top-side cooled semiconductor package with stacked interconnection plates and method |
| DE102010002945A1 (de) | 2010-03-17 | 2011-09-22 | Robert Bosch Gmbh | Schaltungsanordnung und zugehöriges steuergerät für ein kraftfahrzeug |
| US8513784B2 (en) * | 2010-03-18 | 2013-08-20 | Alpha & Omega Semiconductor Incorporated | Multi-layer lead frame package and method of fabrication |
| JP2012114238A (ja) * | 2010-11-25 | 2012-06-14 | Panasonic Corp | 電子部品用リードフレームとその製造方法 |
| CN102074540B (zh) * | 2010-11-26 | 2013-01-09 | 天水华天科技股份有限公司 | 矩阵式dip引线框架、该框架的ic封装件及其生产方法 |
| JP5649142B2 (ja) * | 2011-04-05 | 2015-01-07 | パナソニック株式会社 | 封止型半導体装置及びその製造方法 |
| US20130127029A1 (en) * | 2011-11-18 | 2013-05-23 | Texas Instruments Incorporated | Two level leadframe with upset ball bonding surface and device package |
| US9265144B2 (en) * | 2011-11-21 | 2016-02-16 | Panasonic Intellectual Property Management Co., Ltd. | Electrical component resin, semiconductor device, and substrate |
| JP2013258387A (ja) | 2012-05-15 | 2013-12-26 | Rohm Co Ltd | パワーモジュール半導体装置 |
| US8698288B1 (en) * | 2013-05-23 | 2014-04-15 | Freescale Semiconductor, Inc. | Flexible substrate with crimping interconnection |
| US20150060123A1 (en) * | 2013-09-04 | 2015-03-05 | Texas Instruments Incorporated | Locking dual leadframe for flip chip on leadframe packages |
| EP3196931A4 (en) * | 2014-11-20 | 2019-02-20 | NSK Ltd. | HEAT DISSIPATING SUBSTRATE FOR MOUNTING AN ELECTRICAL COMPONENT |
| US20170103904A1 (en) * | 2015-10-12 | 2017-04-13 | Texas Instruments Incorporated | Integrated circuit package mold assembly |
| US10312184B2 (en) * | 2015-11-04 | 2019-06-04 | Texas Instruments Incorporated | Semiconductor systems having premolded dual leadframes |
| US9917039B2 (en) * | 2016-04-20 | 2018-03-13 | Amkor Technology, Inc. | Method of forming a semiconductor package with conductive interconnect frame and structure |
| DE102016112289B4 (de) * | 2016-07-05 | 2020-07-30 | Danfoss Silicon Power Gmbh | Leiterrahmen und Verfahren zur Herstellung desselben |
| DE102017207564A1 (de) * | 2017-05-05 | 2018-11-08 | Robert Bosch Gmbh | Halbleitermodul |
| US20190181076A1 (en) * | 2017-12-07 | 2019-06-13 | Stmicroelectronics S.R.L. | Method of manufacturing leadframes of semiconductor devices,corresponding leadframe and semiconductor device |
| US10546805B2 (en) * | 2017-12-29 | 2020-01-28 | Texas Instruments Incorporated | Integrated circuit package with conductive clips |
-
2017
- 2017-11-23 WO PCT/EP2017/080248 patent/WO2018096050A1/en unknown
- 2017-11-23 EP EP17801058.3A patent/EP3545550B1/en active Active
- 2017-11-23 JP JP2019547784A patent/JP7162001B2/ja active Active
- 2017-11-23 CN CN201780072618.0A patent/CN109983574B/zh active Active
-
2019
- 2019-05-22 US US16/419,668 patent/US11189556B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09102571A (ja) * | 1995-10-03 | 1997-04-15 | Mitsubishi Electric Corp | 電力用半導体装置の製造方法およびリードフレーム |
| JPH09129822A (ja) * | 1995-10-26 | 1997-05-16 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002141453A (ja) * | 2000-11-01 | 2002-05-17 | Mitsui High Tec Inc | リードフレーム |
| JP2014049584A (ja) * | 2012-08-31 | 2014-03-17 | Shindengen Electric Mfg Co Ltd | リードフレーム及び樹脂封止型半導体装置の製造方法 |
| WO2015083263A1 (ja) * | 2013-12-05 | 2015-06-11 | 新電元工業株式会社 | リードフレーム、金型、実装部品付きリードフレームの製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220000966A (ko) * | 2020-06-27 | 2022-01-04 | 김기중 | 복수의 단자를 포함하는 케이블 커넥터 |
| KR102348395B1 (ko) * | 2020-06-27 | 2022-01-10 | 김기중 | 복수의 단자를 포함하는 케이블 커넥터 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109983574A (zh) | 2019-07-05 |
| WO2018096050A1 (en) | 2018-05-31 |
| US11189556B2 (en) | 2021-11-30 |
| US20190273040A1 (en) | 2019-09-05 |
| CN109983574B (zh) | 2023-05-12 |
| EP3545550B1 (en) | 2021-02-17 |
| JP7162001B2 (ja) | 2022-10-27 |
| EP3545550A1 (en) | 2019-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7162001B2 (ja) | 電力用半導体モジュールの製造 | |
| CN107170718B (zh) | 半导体模块 | |
| EP3288075B1 (en) | Power semiconductor module | |
| JP7030844B2 (ja) | 露出した端子領域を有する樹脂封止パワー半導体モジュール | |
| US10910296B2 (en) | Lead frame and method of fabricating the same | |
| EP2597675B1 (en) | Encapsulated semiconductor device and method for producing same | |
| CN104392985A (zh) | 包括衬底的多芯片器件 | |
| CN111883490A (zh) | 具有用于顶侧冷却的多级传导夹的半导体封装 | |
| EP2765601B1 (en) | Semiconductor device and method of manufacture thereof | |
| CN109473410A (zh) | 具有顶侧冷却部的smd封装 | |
| EP1696484B1 (en) | Process for assembling a double-sided circuit component | |
| JP4906650B2 (ja) | パワー半導体モジュール及びその製法 | |
| CN108155172B (zh) | 集成电路封装 | |
| US10304777B2 (en) | Semiconductor device having a plurality of semiconductor modules connected by a connection component | |
| WO2005122250A2 (en) | High power mcm package with improved planarity and heat dissipation | |
| US11937413B2 (en) | Power electronics module and method for fabricating a power electronics module | |
| CN113113400A (zh) | 半导体电路和半导体电路的制造方法 | |
| CN110998832B (zh) | 半导体装置以及半导体模块 | |
| WO2023100771A1 (ja) | 半導体モジュール、電力変換装置、および半導体モジュールの製造方法 | |
| JP7278077B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200331 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200623 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200623 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200828 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211026 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20211129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221017 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7162001 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |