KR20130047362A - 전력 모듈 패키지 - Google Patents

전력 모듈 패키지 Download PDF

Info

Publication number
KR20130047362A
KR20130047362A KR1020110112335A KR20110112335A KR20130047362A KR 20130047362 A KR20130047362 A KR 20130047362A KR 1020110112335 A KR1020110112335 A KR 1020110112335A KR 20110112335 A KR20110112335 A KR 20110112335A KR 20130047362 A KR20130047362 A KR 20130047362A
Authority
KR
South Korea
Prior art keywords
lead frame
circuit pattern
semiconductor chip
power module
substrate
Prior art date
Application number
KR1020110112335A
Other languages
English (en)
Inventor
김광수
곽영훈
윤선우
이영기
오규환
손진숙
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110112335A priority Critical patent/KR20130047362A/ko
Priority to US13/610,671 priority patent/US9105611B2/en
Priority to CN2012103640284A priority patent/CN103094224A/zh
Priority to US13/659,497 priority patent/US20130105956A1/en
Publication of KR20130047362A publication Critical patent/KR20130047362A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의 일 실시 예에 따른 전력 모듈 패키지는 일면에 세라믹층이 형성된 기판과, 상기 세라믹층 상에 형성된 회로패턴과, 일측은 상기 회로패턴 상에 접하고, 타측은 외부로 돌출된 제1리드 프레임 및 상기 제1리드 프레임의 일측 상에 실장된 제1반도체칩을 포함한다.

Description

전력 모듈 패키지{Power module package}
본 발명은 전력 모듈 패키지에 관한 것이다.
전 세계적으로 에너지 사용량이 증대됨에 따라, 에너지의 효율적 사용 및 환경 보호를 위해 가전용, 산업용 등의 용도에 인버터(inverter)와 같은 전력변환장치의 채용이 증대되고 있다.
인버터의 채용 증대와 함께 주목받고 있는 IPM(Intelligent Power Module)은 인버터에서 DC 정류 및 AC 변환의 기능을 수행하는 핵심 부품으로 냉장고, 세탁기, 에어컨 등과 같은 가전용 어플리케이션부터 산업용 모터 등의 산업용 어플리케이션, HEV, EV 등 차세대 어플리케이션에 적용될 수 있다.
일반적으로 전력 변환 과정에서 높은 열이 발생하게 되고, 발생된 열을 효율적으로 제거하지 못하면, 모듈 및 전체 시스템의 성능 저하 및 파손 발생까지도 가능하다. 더욱이, 최근의 경향인 부품의 다기능, 소형화가 IPM에서도 필수 요소이기 때문에 다기능, 소형화를 위한 구조 개선뿐 아니라, 이로 인해 발생되는 열의 효율적 방열 역시 중요한 요소가 된다.
한편, 종래 방식 중 하나로, 세라믹(ceramic)을 기준으로 양쪽으로 구리(copper) 판재를 열과 압력으로 소결하여 붙인 DBC(Direct Bonded Copper) 기판을 사용하고 있다.
그러나, 상술한 DBC 기판의 경우 방열 특성 및 열전도도 특성은 뛰어난 장점이 있으나, 공정 특성상 가격이 비싸며, 얇은 세라믹 특성상 큰 사이즈로 제작하는 것이 어려운 단점이 있다.
또한, 상술한 DBC 기판은 세라믹 양쪽 면에 구리(copper) 판재를 접합한 구조이기 때문에, 세라믹으로부터 구리 판재가 디라미네이션(delamination)되는 문제가 발생할 수 있다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 방열 특성이 향상된 전력 모듈 패키지를 제공하는 것이다.
또한, 본 발명의 다른 측면은 전력소자로부터 발생하는 열이 제어소자에 미치는 영향을 최소화할 수 있는 전력 모듈 패키지를 제공하는 것이다.
또한, 본 발명의 또 다른 측면은 재료 단가 및 공정 비용이 절감된 전력 모듈 패키지를 제공하는 것이다.
또한, 본 발명의 또 다른 측면은 메탈층 간의 디라미네이션 발생을 방지할 수 있는 전력 모듈 패키지를 제공하는 것이다.
본 발명의 일 실시 예에 따른 전력 모듈 패키지는 일면에 세라믹층이 형성된 기판과, 상기 세라믹층 상에 형성된 회로패턴과, 일측은 상기 회로패턴 상에 접하고, 타측은 외부로 돌출된 제1리드 프레임 및 상기 제1리드 프레임의 일측 상에 실장된 제1반도체칩을 포함한다.
또한, 상기 회로패턴과 상기 제1리드 프레임 사이에 형성된 접합층을 더 포함할 수 있다.
이때, 상기 회로패턴은 무전해 도금층 및 전해 도금층을 포함할 수 있다.
또한, 상기 제1리드 프레임과 이격 형성되되, 상기 제1반도체칩과 전기적으로 연결되는 제2리드 프레임 및 상기 제2리드 프레임 상에 실장된 제2반도체칩을 더 포함할 수 있다.
여기에서, 상기 제1리드 프레임과 상기 제2리드 프레임은 단차지도록 형성될 수 있다.
또한, 상기 기판의 측면부터 상기 제1반도체칩을 감싸도록 형성된 몰딩재를 더 포함할 수 있다.
또한, 상기 기판은 금속 기판일 수 있다.
본 발명의 다른 실시 예에 따른 전력 모듈 패키지는 일면에 세라믹층이 형성된 기판과, 상기 세라믹층 상에 형성된 회로패턴 및 상기 회로패턴 상에 접합되는 리드 프레임을 포함한다.
여기에서, 상기 리드 프레임은 일측은 상기 회로패턴 상에 접하고, 타측은 외부로 돌출된 제1리드 프레임 및 제2리드 프레임을 포함하고, 상기 제1리드 프레임의 일측과 상기 제2리드 프레임의 일측은 서로 마주하도록 이격 형성될 수 있다.
또한, 상기 제1리드 프레임 상에 실장된 제1반도체칩 및 상기 제2리드 프레임 상에 실장된 제2반도체칩을 더 포함할 수 있다.
또는, 상기 제1리드 프레임 상에 실장된 제1반도체칩 및 상기 회로패턴 상에 실장된 제2반도체칩을 더 포함할 수 있다.
또는, 상기 회로패턴 상에 실장된 제1반도체칩 및 제2반도체칩을 더 포함하고, 상기 제1반도체칩이 실장된 회로패턴과 상기 제2반도체칩이 실장된 회로패턴은 서로 이격 형성될 수 있다.
또한, 상기 회로패턴과 상기 리드 프레임 사이에 형성된 접합층을 더 포함할 수 있다.
여기에서, 상기 회로패턴은 무전해 도금층 및 전해 도금층을 포함할 수 있다.
또한, 상기 기판의 측면부터 상기 리드 프레임 상부를 감싸도록 형성된 몰딩재를 더 포함할 수 있다.
이때, 상기 기판은 금속 기판일 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 우수한 방열 특성 및 절연 특성을 갖는 세라믹층을 갖는 금속 기판상에 리드 프레임을 접합함으로써, 이에 실장되는 발열소자로부터 발생되는 열을 리드 프레임과 금속 기판 모두를 이용하여 방출하므로 방열 특성이 향상되는 효과가 있다.
또한, 본 발명은 전력소자와 제어소자를 열적으로 분리되도록 실장함으로써, 전력소자로부터 발생된 열이 제어소자에 미치는 영향을 최소화할 수 있는 효과가 있다.
또한, 본 발명은 도금 공정을 통해 배선층을 형성한 금속 기판에 리드 프레임을 접합하여 이용함으로써, 두꺼운 동박의 사용이 불필요하므로 메탈층 간의 응력에 의한 디라미네이션(delamination) 발생을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 제1실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
도 2는 본 발명의 제2실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
도 3은 본 발명의 제3실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
도 4는 본 발명의 제4실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명하기로 한다.
< 제1실시예 >
도 1은 본 발명의 제1실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
도 1을 참조하면, 본 실시 예에 따른 전력 모듈 패키지(100)는 일면에 세라믹층(103)이 형성된 기판(101) 및 세라믹층(103) 상에 형성된 회로패턴을 포함한다.
또한, 본 실시 예에서는 상기 회로패턴 상에 접하는 제1리드 프레임(110) 및 제1리드 프레임(110)과 이격 형성된 제2리드 프레임(120)을 더 포함할 수 있다.
또한, 본 실시 예에서는 제1리드 프레임(110) 상에 실장된 제1반도체칩(130) 및 제2리드 프레임(120) 상에 실장된 제2반도체칩(140)을 더 포함할 수 있다.
본 실시 예에서 기판(101)은 금속 기판일 수 있으나, 특별히 이에 한정되는 것은 아니며, 예를 들어, 인쇄회로기판(Printed Circuit Board:PCB), 절연된 금속 기판(Insulated Metal Substrate:IMS), 프리-몰딩(pre-molded) 기판을 포함할 수 있다.
본 실시 예에서 기판(101)의 일면에는 세라믹층(103)이 형성될 수 있다.
여기에서, 세라믹층(103)의 형성은 스프레이(spray) 공정, 딥핑(dipping) 공정, 바 코팅(bar coating) 공정, 스핀 코팅(spin coating) 공정 등을 통하여 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 세라믹은 특성상 원하는 두께로 형성하는 것이 용이하므로, 용도에 따라 1㎛ 내지 500㎛까지 다양한 두께의 세라믹층(103)을 형성할 수 있다.
또한, 세라믹층(103)을 형성하기 전에 기판(101) 표면에 조도를 형성함으로써, 세라믹층(103)과 기판(101)과의 접착력을 향상시킬 수 있다.
여기에서, 상기 조도는 샌드 블라스트(sand blast), 플라즈마(plasma) 처리, 습식 표면 처리, 브러시 버프(brush buff) 등을 이용하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서, 세라믹층(103) 상에는 회로패턴이 형성될 수 있다.
여기에서, 상기 회로패턴은 도 1에 도시한 바와 같이, 무전해 도금층(105) 및 전해 도금층(107)을 포함할 수 있다.
또한, 상기 회로패턴은 구리(Cu) 또는 구리합금을 포함하여 구성된 금속층 패턴일 수 있으며, 이 경우 구리(Cu)는 우수한 전기전도성을 제공하고, 구리 회로패턴 상에 산화방지를 위한 니켈(Ni)층이 더 형성될 수 있다.
또한, 상기 니켈(Ni)층은 구리(Cu)에 대한 피복성이 우수하지 못하여 니켈(Ni)층 역시 산화될 수 있으므로, 니켈(Ni)층 상에 다시 금(Au)층을 형성하기도 한다.
그러나, 본 실시 예에서 상기 회로패턴은 이러한 구성에 한정되지 않으며, 우수한 전기전도도를 갖는 금속 또는 금속합금을 포함하여 구성될 수 있다. 예로써, 알루미늄 또는 알루미늄 합금을 포함하여 구성될 수 있다.
본 실시 예에서, 상기 회로패턴을 형성하는 단계는 다음과 같다.
우선, 기판(101) 일면에 형성된 세라믹층(103) 상에 무전해 도금층인 시드층(105)을 형성한다.
이때, 시드층(105)은 습식 도금 공정 또는 건식 도금 공정을 이용하여 형성될 수 있으며, 여기에서, 습식 도금 공정은 무전해 도금 공정이고, 건식 도금 공정은 스퍼터링(sputtering) 공정일 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 상기 무전해 도금 공정은 니켈(Ni), 구리(Cu) 및 은(Ag) 중 어느 하나의 금속을 이용하여 수행되며, 상기 스퍼터링(sputtering) 공정은 티타늄(Ti), 크롬(Cr) 및 니켈(Ni) 중 어느 하나의 금속을 이용하여 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 형성된 시드층(105) 상에 전해 도금층인 도금층(107)을 형성한다.
이때, 도금층(107) 역시 전해 도금 공정 또는 스퍼터링(sputtering) 공정에 의해 형성될 수 있으며, 도금층(107)은 구리(Cu)로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다. 도금층(107)을 구리로 형성하는 것은, 후속 공정에서 도금층(107)과 리드 프레임(110)을 솔더링하여 접합하게 되는데, 구리(Cu)가 솔더 접합성이 좋기 때문이다.
다음, 형성된 도금층(107) 상에 회로패턴 형성용 개구부를 갖는 에칭 레지스트를 형성한 다음, 에칭 공정을 수행하여 상기 회로패턴 형성용 개구부에 의해 노출된 도금층(107) 및 시드층(105)을 제거함으로써, 회로패턴이 형성될 수 있다.
본 실시 예에서는 상기 회로패턴 형성 공정으로서, 상술한 바와 같은 서브스트랙티브(substractive) 공법을 예로써 설명하였으나, 회로패턴 형성 공정이 이에 한정되는 것은 아니며, 통상적으로 인쇄회로기판 분야에서 사용되는 모든 회로 형성 공정을 적용할 수 있을 것이다.
본 실시 예에서, 제1리드 프레임(110)의 일측(110a)은 세라믹층(103) 상에 형성된 상기 회로패턴의 도금층(107) 상에 접합되고, 타측(110b)은 기판(101)으로부터 외부로 돌출될 수 있다.
이때, 제1리드 프레임(110)의 일측(110a)과 상기 회로패턴 중 도금층(107)과의 사이에 형성된 접합층(109)을 더 포함할 수 있다.
여기에서 접합층(109)은 솔더링일 수 있으며, 접합층(109)으로 인하여 제1리드 프레임(110)의 일측(110a)과 도금층(107)이 기계적, 전기적으로 연결될 수 잇다.
또한, 본 실시 예에서 제2리드 프레임(120)은 기판(101) 상에 접하지 않고, 제1리드 프레임(110)과 이격 형성될 수 있다. 이때, 제2리드 프레임(120)은 제1리드 프레임(110)과 단차지도록 형성될 수 있으며, 도 1에서는, 제2리드 프레임(120)의 일측(120a)과 제1리드 프레임(110)의 일측(110a)이 서로 겹치도록 형성되어 있으나, 이는 하나의 예에 불과할 뿐이며, 겹치지 않도록 형성되는 것 역시 가능하다 할 것이다.
또한, 도 1에는 한 쌍의 리드 프레임(110, 120)이 도시되어 있으나, 이는 단면으로 도식화하여 그리 보이는 것일 뿐, 여러 쌍의 리드 프레임이 형성될 수 있음은 자명할 것이다.
이와 같이, 금속 기판의 일면에 방열 특성이 우수한 세라믹층을 형성한 다음 형성된 세라믹층 상에 최소 두께의 회로패턴을 형성하고, 상기 회로패턴 상에 리드 프레임을 접합하여 리드 프레임이 방열기판의 기능을 하도록 함으로써, 방열기판 제작 비용은 감소시키는 동시에 방열 특성은 향상시킬 수 있다.
본 실시 예에서는 도 1에 도시한 바와 같이, 제1리드 프레임(110) 상에 실장되는 제1반도체칩(130)과 제2리드 프레임(120) 상에 실장되는 제2반도체칩(140)을 더 포함할 수 있다.
이때, 도 1에는 도시되지 않았으나, 제1반도체칩(130) 및 제2반도체칩(135)은 접착부재(미도시)를 이용하여 각각 제1리드 프레임(110) 및 제2리드 프레임(120) 상에 접합될 수 있으며, 여기에서 상기 접착부재(미도시)는 도전성이거나 비도전성일 수 있다.
예를 들어, 상기 접착부재는 도금에 의해 형성될 수 있거나, 도전성 페이스트 또는 도전성 테이프일 수 있다. 또한, 상기 접착부재는 솔더(solder), 금속 에폭시, 금속 페이스트, 수지계 에폭시 또는 내열성이 우수한 접착 테이프일 수 있다.
예를 들어, 상기 접착부재로 사용될 수 있는 접착 테이프는 상용화된 공지의 유리 테이프, 실리콘 테이프, 테프론 테이프, 스테인리스 호일 테이프, 세라믹 테이프 등과 같은 고온 테이프가 사용될 수 있으며, 또한, 상기 접착부재는 상술한 재료들을 조합하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 제1반도체칩(130)은 실리콘 제어 정류기(Silicon Controlled Rectifier:SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터 또는 이들이 조합된 고전력 반도체칩 또는 다이오드가 사용될 수 있다.
또한, 제2반도체칩(140)은 상기 고전력 반도체칩을 제어하기 위한 저전력 반도체칩 예를 들어, 전력 소자를 제어하기 위한 제어소자가 포함될 수 있다.
본 실시 예에서 제1리드 프레임(110) 및 제2리드 프레임(120)에 각각 접합된 제1반도체칩(130) 및 제2반도체칩(140)은 와이어 본딩을 통해 각각의 리드 프레임(110), 120)과 전기적으로 연결될 수 있다.
이때, 와이어 본딩 공정은 당 기술분야에서 잘 알려진 볼 본딩(ball bonding), 웨지 본딩(wedge bonding) 및 스티치 본딩(stitch bonding)에 의해 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
한편, 도 1에서는 제1리드 프레임(110) 상에 실장된 제1반도체칩(130)과 제2리드 프레임(120) 상에 실장된 제2반도체칩(140)이 모두 같은 리드 프레임에 와이어 본딩된 것처럼 도시되어 있으나, 이는 단면도로 도식화하여 그리 보이는 것일 뿐, 각 반도체칩이 서로 다른 리드 프레임과 와이어 본딩될 수 있다는 것은 당업자라면 누구나 알 수 있는 자명한 사항일 것이다.
또한, 본 실시 예에서는 도 1에 도시한 바와 같이, 기판(101)의 측면부터 기판(101) 상부 예로써, 기판(101) 상에 접합된 제1리드 프레임(110)에 실장된 제1반도체칩(130) 및 제2리드 프레임(120) 상에 실장된 제2반도체칩(140)을 감싸도록 형성된 몰딩재(150)를 더 포함할 수 있다.
몰딩재(150)는 와이어를 포함하여 제1반도체칩(130) 및 제2반도체칩(140)를 외부환경으로부터 보호하기 위한 것으로, 예를 들어 에폭시 몰딩 컴파운드(Epoxy Molded Compound:EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 도 1에서는, 기판(101) 측면 중심부에서부터 상부로 몰딩재(150)가 형성되어 있으나, 이는 하나의 실시 예에 불과할 뿐, 특별히 이에 한정되는 것은 아니며, 측면 전체에 형성될 수도 있다.
또한, 방열 특성을 향상시키기 위하여 기판(101)의 바닥면에 별도의 히트 싱크(heat sink)가 부착될 수도 있다.
본 실시 예에 따른 전력 모듈 패키지(100)는 세라믹층을 형성한 기판을 전력부에만 적용하여, 전력부에서 발생한 열이 제어부에 영향을 주지 않고 바로 히트싱크로 빠져나갈 수 있도록 함으로써, 방열 특성의 향상과 동시에 열적 분리를 극대화할 수 있다.
또한, 제어부를 전력부와 단차지도록 설계함으로써, 몰딩재에 의한 열전달 효과를 최소화할 수 있다.
< 제2실시예 >
도 2는 본 발명의 제2실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
본 실시 예에서는 상기 제1실시 예와 중복되는 구성에 대한 설명은 생략하며, 제1실시 예와 동일한 구성에 대해서는 같은 도면을 부가할 것이다.
도 2를 참조하면, 본 실시 예에 따른 전력 모듈 패키지(200)는 제1리드 프레임(110)과 제2리드 프레임(120)이 모두 기판(101) 상에 접합된 구조이다.
즉, 제1리드 프레임(110) 일측은 기판(101) 일면에 형성된 세라믹층(103) 상에 형성된 회로패턴의 도금층(107a)에 접하고, 타측은 기판(101)으로부터 외부로 돌출된다.
마찬가지로, 제2리드 프레임(120) 일측은 기판(101) 일면에 형성된 세라믹층(103) 상에 형성된 회로패턴의 도금층(107b)에 접하고, 타측은 외부로 돌출된다.
이때, 제1리드 프레임(110)의 일측과 제2리드 프레임(120)의 일측은 서로 마주하도록 이격되어 접합되며, 제1리드 프레임(110)과 제2리드 프레임(120)이 접하는 회로패턴의 도금층(107a, 107b) 역시 세라믹층(103) 상에 이격 형성된다.
또한, 본 실시 예에 따른 전력 모듈 패키지(200)는 제1리드 프레임(110) 상에 실장된 제1반도체칩(130)과 제2리드 프레임(120) 상에 실장된 제2반도체칩(140)을 더 포함할 수 있다.
본 실시 예에 따른 전력 모듈 패키지(200)는 방열 특성 및 열전도도가 우수한 금속 기판의 일면에 방열 특성이 우수한 세라믹층을 형성하고, 형성된 세라믹층 상에 최소 두께의 회로패턴을 형성한 다음, 상기 회로패턴 상에 리드 프레임을 접합하여 리드 프레임이 방열기판의 기능을 하도록 함으로써, 방열기판 제작 비용은 절감하는 동시에 방열 특성은 향상시킬 수 있다.
< 제3실시예 >
도 3은 본 발명의 제3실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
본 실시 예에서는 상기 제1실시 예와 중복되는 구성에 대한 설명은 생략하며, 제1실시 예와 동일한 구성에 대해서는 같은 도면부호를 부가할 것이다.
도 3을 참조하면, 본 실시 예에 따른 전력 모듈 패키지(300)는 상술한 제2실시 예에 따른 전력 모듈 패키지(200)와는 달리, 제1반도체칩(130)은 제1리드 프레임(110) 상에 실장되고, 제2반도체칩(140)은 기판(101)의 세라믹층(103) 상에 형성된 회로패턴의 도금층(107b) 상에 접합된 구조이다.
본 실시 예에 따른 전력 모듈 패키지(300)는 상대적으로 적은 열을 발생시키는 저전력 반도체칩인 제2반도체칩(140)을 기판(101) 상에 형성된 회로패턴의 도금층(107b)에 바로 접합함으로써, 리드 프레임의 사용을 줄여 전체 제품의 단가를 절감할 수 있다.
< 제4실시예 >
도 4는 본 발명의 제4실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
본 실시 예에서는 상기 제1실시 예와 중복되는 구성에 대한 설명은 생략하며, 제1실시 예와 동일한 구성에 대해서는 같은 도면부호를 부가할 것이다.
도 4를 참조하면, 본 실시 예에 따른 전력 모듈 패키지(400)는 상술한 제2실시 예에 따른 전력 모듈 패키지(200)와는 달리, 제1반도체칩(130) 및 제2반도체칩(140)을 모두 기판(101)의 세라믹층(103) 상에 형성된 회로패턴의 도금층(107b, 107c)에 바로 실장한 구조이다.
이와 같이, 제1반도체칩(130)과 제2반도체칩(140)을 모두 기판(101) 상에 형성된 회로패턴의 도금층(107b, 107c) 상에 바로 실장함으로써, 상기 제2실시 예에 따른 전력 모듈 패키지(200) 보다 방열 특성은 다소 낮을 수도 있는 반면, 리드 프레임의 사용을 크게 줄임으로써 전체 제품 단가를 현저히 낮출 수 있다.
이상 본 발명의 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로 본 발명에 따른 전력 모듈 패키지는 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 200, 300, 400 : 전력 모듈 패키지
101 : 금속 기판 103 : 세라믹층
105a, 105b, 105c, 105d : 무전해 도금층
107a, 107b, 107c, 107d : 전해 도금층
109a, 109b : 접합층 110 : 제1리드 프레임
110a : 제1리드 프레임 일측 110b : 제1리드 프레임 타측
120 : 제2리드 프레임 120a : 제2리드 프레임 일측
120b : 제2리드 프레임 타측 130 : 제1반도체칩
140 : 제2반도체칩 150 : 몰딩재

Claims (16)

  1. 일면에 세라믹층이 형성된 기판;
    상기 세라믹층 상에 형성된 회로패턴;
    일측은 상기 회로패턴 상에 접하고, 타측은 외부로 돌출된 제1리드 프레임; 및
    상기 제1리드 프레임의 일측 상에 실장된 제1반도체칩
    을 포함하는 전력 모듈 패키지.
  2. 청구항 1에 있어서,
    상기 회로패턴과 상기 제1리드 프레임 사이에 형성된 접합층을 더 포함하는 전력 모듈 패키지.
  3. 청구항 1에 있어서,
    상기 회로패턴은 무전해 도금층 및 전해 도금층을 포함하는 전력 모듈 패키지.
  4. 청구항 1에 있어서,
    상기 제1리드 프레임과 이격 형성되되, 상기 제1반도체칩과 전기적으로 연결되는 제2리드 프레임; 및
    상기 제2리드 프레임 상에 실장된 제2반도체칩
    을 더 포함하는 전력 모듈 패키지.
  5. 청구항 4에 있어서,
    상기 제1리드 프레임과 상기 제2리드 프레임은 단차지도록 형성된 전력 모듈 패키지.
  6. 청구항 1에 있어서,
    상기 기판의 측면부터 상기 제1반도체칩을 감싸도록 형성된 몰딩재를 더 포함하는 전력 모듈 패키지.
  7. 청구항 1에 있어서,
    상기 기판은 금속 기판인 전력 모듈 패키지.
  8. 일면에 세라믹층이 형성된 기판;
    상기 세라믹층 상에 형성된 회로패턴; 및
    상기 회로패턴 상에 접합되는 리드 프레임
    을 포함하는 전력 모듈 패키지.
  9. 청구항 8에 있어서,
    상기 리드 프레임은,
    일측은 상기 회로패턴 상에 접하고, 타측은 외부로 돌출된 제1리드 프레임 및 제2리드 프레임을 포함하고,
    상기 제1리드 프레임의 일측과 상기 제2리드 프레임의 일측은 서로 마주하도록 이격 형성된 전력 모듈 패키지.
  10. 청구항 9에 있어서,
    상기 제1리드 프레임 상에 실장된 제1반도체칩; 및
    상기 제2리드 프레임 상에 실장된 제2반도체칩
    을 더 포함하는 전력 모듈 패키지.
  11. 청구항 9에 있어서,
    상기 제1리드 프레임 상에 실장된 제1반도체칩; 및
    상기 회로패턴 상에 실장된 제2반도체칩
    을 더 포함하는 전력 모듈 패키지.
  12. 청구항 9에 있어서,
    상기 회로패턴 상에 실장된 제1반도체칩 및 제2반도체칩을 더 포함하고,
    상기 제1반도체칩이 실장된 회로패턴과 상기 제2반도체칩이 실장된 회로패턴은 서로 이격 형성된 전력 모듈 패키지.
  13. 청구항 8에 있어서,
    상기 회로패턴과 상기 리드 프레임 사이에 형성된 접합층을 더 포함하는 전력 모듈 패키지.
  14. 청구항 8에 있어서,
    상기 회로패턴은 무전해 도금층 및 전해 도금층을 포함하는 전력 모듈 패키지.
  15. 청구항 8에 있어서,
    상기 기판의 측면부터 상기 리드 프레임 상부를 감싸도록 형성된 몰딩재를 더 포함하는 전력 모듈 패키지.
  16. 청구항 8에 있어서,
    상기 기판은 금속 기판인 전력 모듈 패키지.
KR1020110112335A 2011-10-31 2011-10-31 전력 모듈 패키지 KR20130047362A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110112335A KR20130047362A (ko) 2011-10-31 2011-10-31 전력 모듈 패키지
US13/610,671 US9105611B2 (en) 2011-10-31 2012-09-11 Power module package
CN2012103640284A CN103094224A (zh) 2011-10-31 2012-09-26 功率模块封装
US13/659,497 US20130105956A1 (en) 2011-10-31 2012-10-24 Power module package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110112335A KR20130047362A (ko) 2011-10-31 2011-10-31 전력 모듈 패키지

Publications (1)

Publication Number Publication Date
KR20130047362A true KR20130047362A (ko) 2013-05-08

Family

ID=48171538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110112335A KR20130047362A (ko) 2011-10-31 2011-10-31 전력 모듈 패키지

Country Status (3)

Country Link
US (1) US9105611B2 (ko)
KR (1) KR20130047362A (ko)
CN (1) CN103094224A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051513A (ko) * 2014-11-03 2016-05-11 주식회사 솔루엠 전력 모듈 및 그 제조 방법
KR20170004572A (ko) * 2015-07-03 2017-01-11 삼성전기주식회사 전력 모듈 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104603933B (zh) * 2012-08-31 2018-09-18 三菱综合材料株式会社 功率模块用基板及功率模块
US10438877B1 (en) * 2018-03-13 2019-10-08 Semiconductor Components Industries, Llc Multi-chip packages with stabilized die pads
CN109243986B (zh) * 2018-08-20 2020-04-14 浙江亚芯微电子股份有限公司 一种多芯片封装工艺
CN111816576B (zh) * 2020-07-01 2022-09-30 浙江亚芯微电子股份有限公司 3d封装工艺

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386141A (en) * 1992-03-31 1995-01-31 Vlsi Technology, Inc. Leadframe having one or more power/ground planes without vias
US5365409A (en) * 1993-02-20 1994-11-15 Vlsi Technology, Inc. Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
JP3429921B2 (ja) 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US6603072B1 (en) * 2001-04-06 2003-08-05 Amkor Technology, Inc. Making leadframe semiconductor packages with stacked dies and interconnecting interposer
TWI226110B (en) * 2004-03-17 2005-01-01 Cyntec Co Ltd Package with stacked substrates
TWI284407B (en) * 2005-11-03 2007-07-21 Cyntec Co Ltd Package device with electromagnetic interference shield
US8253233B2 (en) * 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
KR101505552B1 (ko) * 2008-03-31 2015-03-24 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법
JP4634498B2 (ja) 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051513A (ko) * 2014-11-03 2016-05-11 주식회사 솔루엠 전력 모듈 및 그 제조 방법
KR20170004572A (ko) * 2015-07-03 2017-01-11 삼성전기주식회사 전력 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
US20130105953A1 (en) 2013-05-02
US9105611B2 (en) 2015-08-11
CN103094224A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
KR101255946B1 (ko) 전력 모듈 패키지
KR101222831B1 (ko) 전력 모듈 패키지
US20130105956A1 (en) Power module package and method for manufacturing the same
JP6135888B2 (ja) 素子搭載用基板およびその製造方法、ならびに半導体モジュール
US8664755B2 (en) Power module package and method for manufacturing the same
US20170221853A1 (en) Electrode terminal, semiconductor device, and power conversion apparatus
KR20130047362A (ko) 전력 모듈 패키지
US8575756B2 (en) Power package module with low and high power chips and method for fabricating the same
WO2018018847A1 (zh) 一种智能功率模块及其制造方法
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
JP2017220663A (ja) 電子部品パッケージおよびその製造方法
KR101204564B1 (ko) 전력 모듈 패키지 및 그 제조 방법
US9161479B2 (en) Power module package and method for manufacturing the same
KR101156840B1 (ko) 인쇄회로기판 및 그 제조방법
KR101222809B1 (ko) 전력 모듈 패키지 및 그 제조방법
US20140001611A1 (en) Semiconductor package
US20150146382A1 (en) Package substrate, method of manufacturing the same, and power module package using package substrate
KR20130055358A (ko) 전력 모듈 패키지 및 그 제조방법
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법
KR101216777B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR20140055000A (ko) 전력 모듈 패키지
JP2017045905A (ja) 半導体装置
KR20130045607A (ko) 전력 모듈 패키지
KR20140113133A (ko) 전력 모듈 패키지 및 그 제조방법
KR101474618B1 (ko) 전력 모듈 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application