KR101156840B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101156840B1
KR101156840B1 KR1020100063511A KR20100063511A KR101156840B1 KR 101156840 B1 KR101156840 B1 KR 101156840B1 KR 1020100063511 A KR1020100063511 A KR 1020100063511A KR 20100063511 A KR20100063511 A KR 20100063511A KR 101156840 B1 KR101156840 B1 KR 101156840B1
Authority
KR
South Korea
Prior art keywords
base substrate
cavity
layer
circuit
forming
Prior art date
Application number
KR1020100063511A
Other languages
English (en)
Other versions
KR20120002812A (ko
Inventor
강정은
최석문
박성근
임창현
김광수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100063511A priority Critical patent/KR101156840B1/ko
Priority to JP2010258977A priority patent/JP2012015479A/ja
Priority to US12/954,416 priority patent/US20120000697A1/en
Publication of KR20120002812A publication Critical patent/KR20120002812A/ko
Application granted granted Critical
Publication of KR101156840B1 publication Critical patent/KR101156840B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 바람직한 실시예에 따른 인쇄회로기판은 캐비티(60)가 형성된 베이스기판(10), 베이스기판(10)을 아노다이징 처리하여 형성된 양극산화절연층(20) 및 캐비티(60)에 형성된 회로층(52, 53)을 포함한다. 본 발명에 따르면, 베이스기판(10)의 캐비티(60)에 회로층(52, 53)를 형성함으로써, 고전력 반도체 페키지를 구현하기 위한 두께의 회로층(52, 53) 형성이 용이하며, 후막의 도금 레지스트의 자재의 조달에 따른 어려움을 제거할 수 있다. 또한, 두꺼운 회로층(52, 53)을 형성함으로써 발생하는 전기적 단락 및 에칭 후 잔류하는 화합물에 따른 전기적 단락문제를 해소함으로써 회로층(52, 53)의 전기적 신뢰성 및 안정성을 향상시키는 효과가 있다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and the method of manufacturing thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 신호 처리에 필요한 반도체 기술의 급속한 발전으로 인하여 반도체 소자가 괄목할만한 성장을 이루고 있다. 이와 함께 반도체 소자 등의 전자소자를 인쇄회로기판에 미리 실장하여 패키지로 구성하는 SIP(System in package), CSP(Chip sized package), FCP(Flip chip package) 등의 반도체 패키지에 대한 개발이 활발히 이루어지고 있다. 최근에는, 반도체 기술의 발전으로 인해 다이(die)의 크기가 축소되고 있으며, 이로 인해 반도체 소자 등을 실장하기 위한 패키지용 기판의 크기 또한 축소되어, 전자소자와의 전기적 연결을 위해 기판에 형성되는 본드패드(Bond pad)를 구현할 수 있는 면적도 줄어 들고 있는 실정이다.
전력소자, 예를 들면, 실리콘 제어 정류기, 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터, 모스 트랜지스터, 전력정류기, 전력 레귤레이터, 인버터, 컨버터, 또는 이들이 조합된 고전력 반도체 칩은 30V 내지 1000V 또는 그 이상의 전압에서 동작되도록 설계된다. 고전력 반도체 칩은 논리 소자 또는 메모리 소자와 같은 저전력 반도체 칩과 달리 고전압에서 동작하므로, 고전력 반도체 칩으로부터 발생하는 열의 우수한 방출능력과 고압에서의 절연능력이 요구된다.
도 1은 종래의 고전력 반도체 패키지(100)의 구조를 도식적으로 나타낸 도면이다. 종래 고전력 반도체 패키지(100)의 구조는 기판(140)상에 고전력 반도체칩(150a) 또는 저전력 반도체칩(150b)이 탑재되고, 고전력 반도체칩(150a) 및 저전력 반도체칩(150b) 일면에 대응되는 배선패턴(130)에 전기적으로 연결되는 본딩패드(151)들이 형성된다. 고전력 반도체칩(150a) 또는 저전력 반도체칩(150b)의 본딩패드(151)는 일반적으로 와이어(160)에 의해 배선패턴(130)에 전기적으로 연결된다. 와이어 본딩 공정 후에 배선패턴(130)은 반도체 패키지의 외부 단자 역할을 하는 리드에 연결되고, EMC(epoxy molding process)와 같은 몰딩 부재의 주입공정에 의해 고전력 반도체 패키지(100)가 완성된다. 일반적으로, 고전력 반도체 패키지는 동작시 많은 열을 발생시키므로 기저 금속층(110)상에 방열판(180)이 부착되어 사용된다. 방열판(180)은 통상적으로 열전도율이 우수한 금속으로 이루어진다. 방열판(180)은 내열 그리즈와 같은 접착부재(185)에 의해 기저 금속층(110)상에 부착될 수 있다. 이러한 방열판(180)을 구비한 종래의 고전력 반도체 패키지의 경우에는, 열방출을 위한 방열판(180)을 구비하기 위해 별도의 기저 금속층(110)이 필요하며, 방열판(180)이 구비됨으로써 구조상의 두께 제어가 쉽지 않고, 사이즈의 소형화를 이루기 쉽지 않은 문제점이 있다. 또한, 제조공정상에서 리드 프레임을 이용해 칩을 실장하고, 와이어 본딩하는 공정 이외에, 기저 금속층을 접착하고 주입공정 등의 복잡한 공정이 추가되므로, 공정의 신속성 및 신뢰성에 문제가 발생될 수 있으며, 별도의 기저 금속층(110)의 구비 및 접착 부재의 필요성으로 인해 전체적인 제조 비용이 증가 되는 문제점이 있었다. 그리고, 방열특성을 위한 기저 금속층(110)에 의한 방열효과의 한계가 있으므로, 필요한 방열효과가 충분하지 못한 문제점이 있었다.
상술한 문제점을 해결하기 위해, 종래에는 별도의 방열판을 구비하지 않고 열전도도가 높은 양극산화법에 의한 절연층을 형성하고, 절연층 상에 회로층을 형성한 인쇄회로기판을 이용하여 고전력 반도체 페키지를 구현하였다. 여기서, 고전력 반도체 패키지에 사용되는 인쇄회로기판은 고전력 소자의 고열과 고압을 견디기 위해서 회로 패턴의 두께를 두껍게 형성해야 한다. 그리고, 두꺼운 회로패턴을 형성하기 위해서는 후막의 레지스트를 필요로 한다. 그러나, 후막의 레지스트의 자재수급의 어려움과 회로패턴이 두꺼워짐에 따라 회로벽면의 직진성이 떨어짐으로 전기적 단락이 발생되는 문제점이 있다. 또한, 다른 문제점은 도금을 통해 두꺼운 회로패턴 형성시 스트레스로 인한 알루미늄기판과 산화절연막의 접착력이 떨어지고, 에칭 잔류물에 의한 패드간의 전기적 단락이 발생되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 창출된 것으로써, 본 발명의 목적은 인쇄회로기판의 두꺼운 회로층 형성을 위해 베이스기판에 캐비티를 형성함으로써, 전기적 신뢰성 및 안정성이 확보되는 고전력 반도체 페키지를 구현할 수 있는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판은 캐비티가 형성된 베이스기판, 상기 베이스기판을 아노다이징 처리하여 형성된 양극산화절연층 및 상기 캐비티에 형성된 회로층을 포함한다.
여기서, 상기 회로층의 노출면이 상기 캐비티가 형성된 상기 베이스기판 일면과 동일평면에 형성되는 것을 특징으로 한다.
또한, 상기 회로층의 노출면이 상기 캐비티가 형성된 상기 베이스기판 일면과 동일평면상으로부터 돌출되도록 형성되는 것을 특징으로 한다.
또한, 상기 베이스기판은 알루미늄, 마그네슘, 티타늄 또는 이들의 조합으로 형성되는 것을 특징으로 한다.
또한, 상기 회로층은 300 마이크로미터 내지 400 마이크로미터 범위의 두께로 형성되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은 베이스기판을 준비하는 단계, 상기 베이스기판에 캐비티를 형성하는 단계. 상기 캐비티가 형성된 상기 베이스기판을 아노다이징 처리하는 단계 및 상기 캐비티에 회로층을 형성하는 단계를 포함한다.
여기서, 상기 베이스기판은 알루미늄, 마그네슘, 티타늄 또는 이들의 조합으로 형성되는 것을 특징으로 한다.
또한, 상기 회로층을 형성하는 단계는 상기 캐비티가 형성된 상기 베이스기판에 시드층을 형성하는 단계, 상기 캐비티가 형성된 부분 이외의 노출된 상기 베이스기판에 도금 레지스트를 도포하는 단계, 상기 캐비티에 회로도금층을 형성하는 단계 및 상기 도금 레지스트를 제거한 후, 상기 베이스기판상에 노출된 상기 시드층을 선택적으로 에칭하는 단계를 포함하여 수행되는 것을 특징으로 한다.
또한, 상기 베이스기판에 상기 캐비티를 형성하는 단계는 상기 베이스기판에 에칭 레지스트를 도포하는 단계, 상기 베이스기판을 에칭하는 단계 및 상기 에칭레지스트를 제거하는 단계를 포함하여 수행되는 것을 특징으로 한다.
또한, 상기 에칭하는 단계에서 에칭공정의 시간을 제어하여 상기 캐비티가 형성되는 깊이를 조절하는 것을 특징으로 한다.
또한, 상기 회로층은 300 마이크로미터 내지 400 마이크로미터 범위의 두께로 형성되는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 금속기판에 아노다이징을 통한 양극산화층을 절연층으로 사용함으로써 방열특성을 향상시키는 효과가 있다.
또한, 금속기판에 캐비티를 가공하여 회로층을 형성함으로써, 후막의 레지스트 없이 인쇄회로기판에 두꺼운 회로층을 형성할 수 있는 효과가 있다.
또한, 회로층 형성시 회로층과 양극산화절연층과의 접착면적이 넓어짐에 따라 접착력이 향상되는 효과가 있다.
또한, 회로층 회로벽면 라인의 직진성의 저하를 방지하여 회로패턴간의 전기적 단락 발생을 방지하는 효과가 있다.
또한, 회로층 형성을 위한 에칭시에 잔류하는 화합물 등에 의한 회로패턴간의 전기적 단락을 방지하는 효과가 있다.
또한, 금속기판 캐비티 내부에 회로층을 형성함으로써 패드간의 전기적 단락을 방지하는 효과가 있다.
또한, 회로층 두께를 두껍게 형성하는데 따른 신뢰성 문제를 해결함으로써, 보다 바람직한 고전력 반도체 페키지를 구현할 수 있는 효과가 있다.
도 1은 종래의 고전력 반도체 패키지의 구조를 도식적으로 나타낸 도면;
도 2는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도;
도 3은 본 발명의 바람직한 다른 실시예에 따른 인쇄회로기판의 단면도; 및
도 4 내지 도 12는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조공정을 나타내는 도면이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 그리고, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략하도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 바람직한 실시예에 다른 인쇄회로기판의 단면도를 나타내는 도면이며, 도 3은 본 발명의 바람직한 다른 실시예에 따른 인쇄회로기판의 단면도를 나타내는 도면이다.
도 2 및 도 3에 도시된 바와 같아, 본 발명의 실시예에 따른 인쇄회로기판은 캐비티(60)가 형성된 베이스기판(10), 베이스기판(10)을 아노다이징 처리하여 형성된 양극산화절연층(20) 및 캐비티(60)에 형성된 회로층(52, 53)을 포함한다.
베이스기판(10)은 아노다이징 처리를 통해 양극산화절연층(20)을 형성할 수 있는 재질로 형성되며, 방열효과를 동시에 갖는다. 베이스기판(10)은 알루미늄, 마그네슘, 티타늄 또는 이들의 조합으로 형성될 수 있으며, 아노다이징처리에 의한 양극산화절연층(20)을 형성할 수 있고, 방열특성이 있는 재질의 것이라면 특별히 한정되지 않는다. 캐비티(60)는 베이스기판(10)을 에칭공정 하여 형성된다. 캐비티(60)의 형성깊이는 베이스기판(10)의 에칭공정 시간을 제어함으로써 조절할 수 있다. 캐비티(60)를 형성하기 위한 베이스기판(10)에 수행되는 에칭공정은 인쇄회로기판의 제조공정과 함께 후술한다.
양극산화절연층(20)은 아노다이징처리에 의해 형성되며, 양극산화절연층(20)은 베이스기판(10)을 황산 등의 특정 용액 내에서 양극으로 작용하게 하여 베이스기판(10)의 표면에 산화 작용을 촉진시킴으로써 균일한 두께로 인위적인 산화막이 생성되도록 하여 형성된다. 여기서, 양극산화절연층(20)의 형성은 아노다이징의 처리시간 및 정도에 따라 양극산화절연층(20)의 형성 두께가 결정되며, 절연특성을 위한 양극산화절연층(20)을 형성하기 위해 필요한 범위에서 아노다이징 처리를 수행한다.
회로층(52, 53)은 양극산화절연층(20)상에 형성된다. 회로층(52, 53)의 형성은 서브트랙티브(subtractive) 또는 에디티브(additive) 방식에 의해 형성될 수 있으며, 이외에도 다양한 방식으로 회로층(52, 53)을 형성할 수 있음은 물론이다. 본 발명의 회로층(52, 53)은 고전력 반도체 페키지의 구현을 위한 것으로 고전력 소자에서 발생되는 고열과 고압을 견뎌야 하기 때문에 두껍게 형성하는 것이 바람직하다. 종래의 두꺼운 회로층(52, 53)의 구현을 위해 후막의 레지스트를 사용하였으나, 본 발명은 베이스기판(10)에 캐비티(60)를 형성하고, 캐비티(60)상에 회로층(52, 53)을 형성함으로써 보다 용이하게 두꺼운 회로층(52, 53)의 구현이 가능하다. 캐비티(60)상에 형성되고 베이스기판(10)상에 노출되는 회로층(52, 53)은 캐비티(60)가 형성된 베이스기판(10)의 일면과 동일평면을 이루도록 형성될 수 있고(도 2 참조), 베이스기판(10)의 일면에 돌출되도록 형성될 수도 있다(도 3 참조). 회로층(52, 53)의 두께는 캐비티(60) 깊이 또는 캐비티(60) 양단에 형성된 도금 레지스트(40)의 높이를 통해 조절할 수 있다. 고전력 반도체 페키지를 구현하기 위한 인쇄회로기판의 회로층(52, 53)의 두께는 대략 300㎛ 내지 400㎛의 범위에서 형성되는 것이 바람직하나, 회로층(52, 53)의 두께범위가 이에 한정되는 것은 아니다.
도 4 내지 도 12는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조공정을 나타내는 도면이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은 베이스기판(10)을 준비하는 단계, 베이스기판(10)에 캐비티(60)를 형성하는 단계, 캐비티(60)가 형성된 베이스기판(10)을 아노다이징 처리하는 단계 및 캐비티(60)에 회로층(52, 53)을 형성하는 단계를 포함한다.
도 4는 베이스기판(10)을 준비하는 단계를 도시한 도면이다. 여기서, 베이스기판(10)은 아노다이징 처리를 통해 양극산화절연층(20)을 형성할 수 있는 재질로 형성되며, 방열효과를 동시에 갖는다. 베이스기판(10)은 알루미늄, 마그네슘, 티타늄 또는 이들의 조합으로 형성될 수 있으며, 아노다이징처리에 의한 양극산화절연층(20)을 형성할 수 있고, 방열특성이 있는 재질의 것이라면 특별히 한정되지 않는다.
도 5는 베이스기판(10)에 캐비티(60)를 형성하는 단계를 나타내는 도면이다. 베이스기판(10)의 캐비티(60)에 회로층(52, 53)을 형성하여, 회로층(52, 53)의 두께를 두껍게 형성함으로써 고전력 반도체 패키지에 사용되는 인쇄회로기판의 회로층(52, 53)이 갖는 전기적 신뢰성 및 안정성을 향상시킬 수 있다. 베이스기판(10)에 에칭공정을 수행함으로써 캐비티(60)를 형성할 수 있다. 또한, 베이스기판(10)에 캐비티(60)를 형성하는 방법은 이에 한정되지 않으며, 레이저가공 등 다양한 방법이 사용될 수 있다. 베이스기판(10)에 수행되는 에칭공정은 구체적으로, 상기 베이스기판(10)에 에칭 레지스트를 도포하는 단계, 베이스기판(10)을 에칭하는 단계 및 에칭 레지스트를 제거하는 단계를 포함하여 이루어진다. 베이스기판(10)에 형성되는 캐비티(60)의 깊이는 베이스기판(10)의 에칭공정 수행시간을 제어함으로써 조절할 수 있다.
도 6은 캐비티(60)가 형성된 베이스기판(10)에 아노다이징처리를 수행하는 단계를 나타내는 도면이다. 아노다이징처리를 통해 양극산화절연층(20)을 형성하여, 절연성 및 방열특성을 동시에 갖는 양극산화절연층(20)을 형성할 수 있다. 아노다이징처리에 의한 양극산화절연층(20)을 형성하기 위해, 베이스기판(10)은 알루미늄, 마그네슘, 타타늄 또는 이들의 조합으로 형성된 금속기판을 사용하는 것이 바람직하다. 아노다이징처리는 황산 등의 특정 용액 내에서 양극으로 작용하게 하여 금속기판의 표면에 산화 작용을 촉진시켜 균일한 두께로 인위적인 산화막이 생성되도록 한다. 양극산화절연층(20)의 형성은 아노다이징의 처리시간 및 정도에 따라 양극산화절연층(20)의 형성 두께가 결정되며, 절연특성을 위한 양극산화절연층(20)을 형성하기 위해 필요한 범위에서 아노다이징 처리를 수행할 수 있다.
도 7은 양극산화절연층(20)이 형성된 베이스기판(10)에 회로층(52, 53)을 형성하기 위해 시드층(30)을 형성하는 단계를 나타내는 도면이다. 시드층(30)은 전해도금을 위한 인입선의 역할을 하는 것으로, 습식도금법(무전해) 또는 건식도금법(스퍼터링)으로 형성될 수 있다.
도 8은 도금 레지스트(40)를 베이스기판(10)에 형성된 캐비티(60) 양단에 도포하는 단계를 나타내는 도면이다. 캐비티(60)를 형성함으로써, 후막의 도금 레지스트를 사용하지 않고도 원하는 두께의 회로층(52, 53)을 안정적으로 형성할 수 있다. 또한, 후막의 도금 레지스트의 자재를 수급하는 어려움도 극복할 수 있다. 캐비티(60)에 회로층(52, 53)을 형성하기 위해, 도금 레지스트(40)는 캐비티(60) 양끝단에 형성하는 것이 바람직하며, 캐비티(60)의 형상에 따라 도금 레지스트(40)의 도포부분도 다양하게 변경될 수 있을 것이다. 여기서, 도금 레지스트(40)는 회로층(52. 53)의 두께에 대응되는 두께로 형성되지 않아도 되므로, 회로층(52, 53)의 두께보다 얇은 도금 레지스트(40)를 사용하여 보다 두꺼운 회로층(52, 53)을 형성할 수 있다.
도 9는 베이스기판(10)에 도금 레지스트(40)를 형성한 후, 회로도금층(51)을 형성하는 단계를 나타내는 도면이다. 캐비티(60)에 형성되고 베이스기판(10)상에 노출된 회로도금층(51) 일면이, 캐비티(60)가 형성된 베이스기판(10) 일면과 동일평면상에 형성되도록 할 수 있다(도 2 참조). 또한, 캐비티(60)에 형성되고 베이스기판(10)에 노출된 회로도금층(51) 일면이, 캐비티(60)가 형성된 베이스기판(10) 일면상으로 돌출되도록 형성함으로써, 캐비티(60)의 깊이보다 두꺼운 회로층을 형성할 수도 있다(도 3 참조)
도 10은 회로도금층(51)을 형성한 후, 도금 레지스트(40)를 제거하는 단계를 나타내는 도면이다.
도 11은 도 10에서 도금 레지스트(40)를 제거한 후, 회로패턴을 형성하지 않고 베이스기판(10)상에 노출되어 남아있는 시드층(30)을 선택적 에칭함으로써 최종적인 회로층(52, 53)을 형성하는 단계를 나타내는 도면이다. 여기서는, 캐비티(60)에 형성되고 베이스기판(10)상에 노출된 회로도금층(51) 일면이, 캐비티(60)가 형성된 베이스기판(10) 일면과 동일평면상에 형성되도록 하여, 최종적인 인쇄회로기판의 회로층(52)이 형성된 것을 나타낸 도면이다. 다른 실시예로써, 도 12는 캐비티(60)에 형성되고 베이스기판(10)상에 노출된 회로도금층(51) 일면이, 캐비티(60)가 형성된 베이스기판(10) 일면상에 돌출되도록 형성함으로써, 최종적인 회로층(53)을 형성한 것을 나타낸 도면이다. 도금 레지스트(40)를 이용하여, 캐비티(60)의 깊이보다 더 두꺼운 회로층(52, 53)을 형성할 수 있는 것이다. 따라서, 이 경우도 캐비티(60)에 회로층을 형성함에 따라 후막의 도금 레지스트를 사용하지 않을 수 있는 이점이 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
10: 베이스기판 20: 양극산화절연층(20)
30: 시드층 40: 도금 레지스트
51: 회로도금층 52, 53: 회로층
60: 캐비티

Claims (11)

  1. 일면에 캐비티가 형성된 베이스기판;
    상기 베이스기판을 아노다이징 처리하여 형성된 양극산화절연층; 및
    상기 캐비티 내부를 채우도록 형성된 회로층;을 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 회로층의 노출면은 상기 캐비티가 형성된 부분 이외의 상기 베이스기판 일면과 동일평면에 형성되는 것을 특징으로 하는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 회로층의 노출면은 상기 캐비티가 형성된 부분 이외의 상기 베이스기판 일면과 동일평면상으로부터 돌출되도록 형성되는 것을 특징으로 하는 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 베이스기판은 알루미늄, 마그네슘, 티타늄 또는 이들의 조합으로 형성되는 것을 특징으로 하는 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 회로층은 300 마이크로미터 내지 400 마이크로미터 범위의 두께로 형성되는 것을 특징으로 하는 인쇄회로기판.
  6. 베이스기판을 준비하는 단계;
    상기 베이스기판의 일면에 캐비티를 형성하는 단계;
    상기 캐비티가 형성된 상기 베이스기판 일면을 아노다이징 처리하는 단계; 및
    상기 캐비티 내부를 채우도록 회로층을 형성하는 단계;를 포함하는 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 베이스기판은 알루미늄, 마그네슘, 티타늄 또는 이들의 조합으로 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 청구항 6에 있어서,
    상기 회로층을 형성하는 단계는
    상기 캐비티가 형성된 상기 베이스기판 일면에 시드층을 형성하는 단계;
    상기 캐비티가 형성된 부분 이외의 노출된 상기 베이스기판 일면에 도금 레지스트를 도포하는 단계;
    상기 캐비티 내부를 채우도록 회로도금층을 형성하는 단계; 및
    상기 도금 레지스트를 제거한 후, 상기 베이스기판상에 노출된 상기 시드층을 선택적으로 에칭하는 단계;를 포함하여 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 청구항 6에 있어서,
    상기 베이스기판 일면에 상기 캐비티를 형성하는 단계는
    상기 베이스기판 일면에 상기 캐비티가 형성될 부분 이외의 부분에 에칭 레지스트를 도포하는 단계;
    상기 베이스기판 일면을 에칭하는 단계; 및
    상기 에칭레지스트를 제거하는 단계;를 포함하여 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 에칭하는 단계에서
    에칭공정의 시간을 제어하여 상기 캐비티가 형성되는 깊이를 조절하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 6에 있어서,
    상기 회로층은 300 마이크로미터 내지 400 마이크로미터 범위의 두께로 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.



KR1020100063511A 2010-07-01 2010-07-01 인쇄회로기판 및 그 제조방법 KR101156840B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100063511A KR101156840B1 (ko) 2010-07-01 2010-07-01 인쇄회로기판 및 그 제조방법
JP2010258977A JP2012015479A (ja) 2010-07-01 2010-11-19 プリント基板及びその製造方法
US12/954,416 US20120000697A1 (en) 2010-07-01 2010-11-24 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100063511A KR101156840B1 (ko) 2010-07-01 2010-07-01 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120002812A KR20120002812A (ko) 2012-01-09
KR101156840B1 true KR101156840B1 (ko) 2012-06-18

Family

ID=45398836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100063511A KR101156840B1 (ko) 2010-07-01 2010-07-01 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20120000697A1 (ko)
JP (1) JP2012015479A (ko)
KR (1) KR101156840B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212788A (ja) * 2011-03-31 2012-11-01 Dowa Holdings Co Ltd 金属ベース基板およびその製造方法
KR101237668B1 (ko) 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
JP2017076663A (ja) * 2015-10-13 2017-04-20 日本精工株式会社 電子部品実装基板
JP6890668B2 (ja) * 2017-09-26 2021-06-18 富士フイルム株式会社 金属充填微細構造体の製造方法および絶縁性基材
CN112638048A (zh) * 2020-12-30 2021-04-09 重庆凯歌电子股份有限公司 Pcb板保护式印刷方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030091275A (ko) * 2002-05-27 2003-12-03 삼성전기주식회사 리드 방열 세라믹 패키지
KR100849181B1 (ko) * 2007-04-12 2008-07-30 삼성전자주식회사 반도체 패키지, 이의 제조방법, 및 이를 제조하기 위한반도체 패키지 몰딩장치 및 몰딩방법
KR100897130B1 (ko) * 2007-09-11 2009-05-14 엘지이노텍 주식회사 발광다이오드 패키지 및 그 제조방법
KR20100003900A (ko) * 2008-07-02 2010-01-12 삼성전기주식회사 발광소자 패키지 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3035749A1 (de) * 1980-09-22 1982-05-06 Siemens AG, 1000 Berlin und 8000 München Waermeableitende leiterplatten
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5534356A (en) * 1995-04-26 1996-07-09 Olin Corporation Anodized aluminum substrate having increased breakdown voltage
JP2000133913A (ja) * 1998-10-28 2000-05-12 Ngk Spark Plug Co Ltd プリント配線板の製造方法及び金属板
US6433379B1 (en) * 2001-02-06 2002-08-13 Advanced Micro Devices, Inc. Tantalum anodization for in-laid copper metallization capacitor
JP2005032894A (ja) * 2003-07-10 2005-02-03 Hitachi Cable Ltd 半導体装置用テープキャリア
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100859008B1 (ko) * 2007-08-21 2008-09-18 삼성전기주식회사 배선기판 제조방법
KR20100125805A (ko) * 2009-05-21 2010-12-01 삼성전기주식회사 방열기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030091275A (ko) * 2002-05-27 2003-12-03 삼성전기주식회사 리드 방열 세라믹 패키지
KR100849181B1 (ko) * 2007-04-12 2008-07-30 삼성전자주식회사 반도체 패키지, 이의 제조방법, 및 이를 제조하기 위한반도체 패키지 몰딩장치 및 몰딩방법
KR100897130B1 (ko) * 2007-09-11 2009-05-14 엘지이노텍 주식회사 발광다이오드 패키지 및 그 제조방법
KR20100003900A (ko) * 2008-07-02 2010-01-12 삼성전기주식회사 발광소자 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20120002812A (ko) 2012-01-09
US20120000697A1 (en) 2012-01-05
JP2012015479A (ja) 2012-01-19

Similar Documents

Publication Publication Date Title
KR101148226B1 (ko) 인쇄회로기판 및 그 제조방법
KR101022906B1 (ko) 전력반도체 모듈 및 그 제조방법
KR101321282B1 (ko) 전력 모듈 패키지 및 이를 구비한 시스템 모듈
US8350369B2 (en) High power semiconductor package
US8575756B2 (en) Power package module with low and high power chips and method for fabricating the same
US9202798B2 (en) Power module package and method for manufacturing the same
US7977161B2 (en) Method of manufacturing a semiconductor package using a carrier
US9142472B2 (en) Integrated circuit and method of making
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
US10573618B1 (en) Package structures and methods for fabricating the same
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
KR101156840B1 (ko) 인쇄회로기판 및 그 제조방법
US9305829B2 (en) Semiconductor package with an indented portion and manufacturing method thereof
US9161479B2 (en) Power module package and method for manufacturing the same
US11348863B2 (en) Semiconductor package having a semiconductor die on a plated conductive layer
US20130181351A1 (en) Semiconductor Device Package with Slanting Structures
US20150091152A1 (en) External connection terminal, semiconductor package having external connection terminal and method of manufacturing the same
US20150146382A1 (en) Package substrate, method of manufacturing the same, and power module package using package substrate
CN111564415A (zh) 具有填充的导电腔体的半导体封装
JP2015018934A (ja) プリント基板およびその製造方法
KR20150021250A (ko) 반도체 패키지, 반도체 패키지 제조 방법 및 적층형 반도체 패키지
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP4881369B2 (ja) 半導体装置の製造方法
KR101474618B1 (ko) 전력 모듈 패키지
KR101168412B1 (ko) 리드 프레임 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee