JP2005032894A - 半導体装置用テープキャリア - Google Patents

半導体装置用テープキャリア Download PDF

Info

Publication number
JP2005032894A
JP2005032894A JP2003194750A JP2003194750A JP2005032894A JP 2005032894 A JP2005032894 A JP 2005032894A JP 2003194750 A JP2003194750 A JP 2003194750A JP 2003194750 A JP2003194750 A JP 2003194750A JP 2005032894 A JP2005032894 A JP 2005032894A
Authority
JP
Japan
Prior art keywords
wiring
base material
conductor
semiconductor device
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003194750A
Other languages
English (en)
Inventor
Hirohisa Endo
裕寿 遠藤
Hiroshi Okikawa
寛 沖川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2003194750A priority Critical patent/JP2005032894A/ja
Publication of JP2005032894A publication Critical patent/JP2005032894A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】十分な導体厚みをとることができ、半導体装置などの実装においても良好な接続が得られるようにし、また微細ピッチの配線を可能とする。
【解決手段】配線パターンとなる突起部21が形成されたスタンパ20を作製する。このスタンパ20を基材11に押圧して、基材11上に配線用パターン溝12を転写する。スタンパ20を基材11から離した後、全体にパラジウムなどの触媒13を塗布する。さらに触媒13を塗布した基材11の表層のみを削り落とす。このようにしてできた配線用パターン溝12にめっきなどで導体15の一部を充填し、さらにその量を制御して基材11の表面から導体15の残部を突き出さして突出部16を有する構成をとる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置用テープキャリアに係り、特に、テープキャリアに配線が埋め込まれた形態をもつ半導体装置用テープキャリアに関する。
【0002】
【従来の技術】
従来のプリント基板は、一般的にフォトリソ工程により配線パターンが形成されてきた。すなわち、基材表面の導体層上に露光現像によりレジストパターンを形成し、これをマスクとしてウェットエッチングにより導体層に配線パターンを形成する方式である。
【0003】
しかし、半導体装置用テープキャリアでは、実装の高密度化により配線幅、間隔も狭くなってきており、フォトリソ工程を用いた従来方式では安定的に配線を形成することが困難となってきた。
【0004】
これを補う方法として、型を転写することによって配線パターンを形成する方法が提案されている(例えば、特許文献1参照)。これは、型によって基材表面の配線領域のみを化学的に変性させて、その変性させた領域に配線を形成するものである。具体的には、図4に示すように、突起部5からなる配線用パターンが形成された型(スタンパ)1の突起部5に、基材2の表層を変性させる物質を塗布し(a)、このスタンパ1の突起部5を基材2の表面に接触させて変性物質を付着させ(b)、これにより化学的に変性した変性層3のパターンを基材2の表面に形成する(c)。ここで変性物質としては、例えば無電解めっきの触媒を用いる。この後に、機能性材料、例えば銅めっきなどの導電層4を変性層3の上に積み上げて配線パターンを形成して、パターン形成体を完成する(d)。
【0005】
また、同様に型を転写する方法であるが、型を押し込むことによって配線パターンを形成する方法も提案されている(例えば、特許文献2参照)。具体的には、図5に示すように、配線パターンにしたがって形成された突起部5を有するスタンパ1を用意し(a)、基材2の表面にシート状体6を配置して構成した積層体に、離型シート7を介在させてスタンパ1を押し込み(b)、これにより転写溝である配線用パターン溝8を形成するとともに積層体を一体化し(c)、その配線用パターン溝8に導体9を埋め込んで配線を形成する方法である(d)。
【0006】
さらに、レーザ光を用いて配線パターンを形成する方法も提案されている(例えば、特許文献3参照)。具体的には、図6に示すように、マスク32を通して基材2上にレーザ光31を照射して配線用パターン溝8を形成する(a)。このとき、レーザ光31で加工された溝は高い光子エネルギーによって電荷33が蓄積されるため、これを金属触媒に浸すことで、溝加工部のみに選択的に導体9を形成する(b)。
【0007】
【特許文献1】
特開2002−184752号公報(図1)
【0008】
【特許文献2】
特開2001−230526号公報(図1、図2)
【0009】
【特許文献3】
特開平7−240568公報(図1)
【0010】
【発明が解決しようとする課題】
しかしながら、上述した特許文献1〜3に記載されたものでは、次のような問題点があった。
【0011】
特許文献1に記載されたものでは、パターンの形成が容易で、微細パターンピッチにも対応可能である。しかし、導体抵抗を考慮すると、配線厚みを厚くする必要があるが、型を接触させて表面を変性させて配線パターンを形成するので、断面積の大きな配線パターンを一度に形成することができない。そのためにパターン上に機能性材料をめっきなどによって別個に積み上げて導電層4を厚くしようとするが、配線パターンの断面形状が矩形にならず、半導体装置用テープキャリア等の適切な配線基板を形成することが困難であった。
【0012】
特許文献2に記載されたものでは、配線形成には導電性の樹脂、あるいは銅めっきなどを基材に形成した配線用パターン溝に埋め込む形を取っているので、断面積の大きな配線パターンを一度に形成することはできるが、配線用パターン溝の形成と同時に積層体を一体化させているため、シート状体を加熱する必要がありプロセスが複雑になるという欠点があった。
【0013】
また、基板上に形成された配線が基板面と同一となっている。微細ピッチを有する基板に対してLCD用などの半導体チップを接合する場合、半田ボールなどではなく、図7に示すように、半導体チップ25上にバンプを形成したパッド26を用いて、ACF(Anisotropic Conductive Film:異方性導電フィルム)27により接合する方式がとられるのが一般的である。ACF27内には厚み方向に垂直に導通柱(又は導通球)23が整列されているが、基材2の表面と導体9が同一のレベルにある場合には、ACF27内の導通柱(又は導通球)23が適切に導体9上に載置されず、半導体チップ25と導体9との接続が困難となる。
【0014】
特許文献3に記載されたものでも、基材2と導体9が同一のレベルにあるので、特許文献2の場合と同様に、ACF内の導通柱又は導通球が適切に導体上に載置されず、半導体チップと導体との接続が困難となる。したがって信頼性の高い半導体装置用テープキャリアが得られなかった。
【0015】
本発明の課題は、上述した従来技術の問題点を解消して、十分な導体厚みをとることができ、また半導体装置などの実装においても良好な接続が得られる半導体装置用テープキャリアを提供することにある。また、本発明の課題は、微細ピッチの配線が可能で信頼性の高い半導体装置用テープキャリアを提供することにある。
【0016】
【課題を解決するための手段】
第1の発明は、配線となる導体の一部が基材に埋め込まれた形態をもつ半導体装置用テープキャリアにおいて、前記導体の残部が基材の表面よりも突き出ていることを特徴とする半導体装置用テープキャリアである。
【0017】
配線となる導体の一部が基材に埋め込まれた形態をもつので、十分な導体厚みをとることができる。また、導体が基材の表面よりも突き出ているので、半導体装置用テープキャリアへの半導体装置の実装が容易になる。特に、導通柱又は導通球を埋設した異方性導電フィルムを介在させて半導体装置を半導体装置用テープキャリアへ実装する場合には、異方性導電フィルムに埋設した導通柱又は導通球と、基材に設けた導体との接続が容易となる。
【0018】
第2,3の発明は、第1の発明において、突起部からなる配線用パターンが形成された型を基材に押圧して該基材上に配線用溝パターンを転写し、前記転写された配線用パターン溝にめっきして前記導体の残部が基材の表面から突き出るようにするか、又は前記配線用パターン溝に導電性の材料を充填した後、基材の表面を削って前記導体の残部が基材の表面から突き出るようにした半導体装置用テープキャリアである。
【0019】
上記第1の発明に記載の効果に加えて、配線用パターン溝に導電性の材料をめっきによって充填するようにすれば、めっき条件によって、導体の残部を基材の表面から容易に突き出すことができる。また、配線用パターン溝に導電性の材料を充填した後に基材の表面を削ることによっても、容易に基材の表面から導体の残部を突き出すことができる。
【0020】
第4の発明は、配線となる導体の一部が基材上に形成された膜に埋め込まれた形態をもつ半導体装置用テープキャリアにおいて、前記導体の残部が前記膜の表面よりも突き出ていることを特徴とする半導体装置用テープキャリアである。
【0021】
導体が基材上に形成された膜の表面よりも突き出ているので、半導体装置用テープキャリアへの半導体装置の実装が容易になる。特に、導通柱又は導通球を埋設した異方性導電フィルムを介在させて半導体装置を半導体装置用テープキャリアへ実装する場合には、異方性導電フィルに埋設した導通柱又は導通球と、基材上に形成された膜に設けた導体との接続が容易となる。
【0022】
第5,6の発明は、第4の発明において、光照射によって固化する性質を有する材料からなる膜を基材上に形成し、露光、現像などのフォトリソによって前記膜上に配線用パターン溝を形成し、前記配線用パターン溝にめっきして前記導体の残部が基材上に形成された膜の表面から突き出るようにするか、又は前記配線用パターン溝に導電性の材料を充填した後、基材上に形成された膜の表面を削って前記導体の残部が基材の表面から突き出るようにした半導体装置用テープキャリアである。
【0023】
また、上記第4の発明に記載の効果に加えて、光照射によって固化する性質を有する材料からなる膜を基材上に形成し、露光、現像などのフォトリソによって膜上に配線用パターン溝を形成するので、配線用パターン溝を高精度に溝加工ができる。したがって、微細ピッチの配線が可能で信頼性の高い半導体装置用テープキャリアが得られる。
【0024】
【発明の実施の形態】
以下に本発明の実施の形態を説明する。
【0025】
図1は、スタンパを用いた半導体装置用テープキャリアなどの第1の実装基板の製造方法を示す工程図である。
【0026】
突起部21からなる配線用パターンが形成されたスタンパ20を用意する(a)。このスタンパ20を基材11に対して押圧し、基材11の配線パターン形成予定領域に配線用パターン溝12を転写する(b)。ここにスタンパ20としては、例えばシリコン基板等を用いる。スタンパ20を基材11から離した後、パターン溝12を転写したスタンパ表面全体にパラジウムなどの触媒13を塗布する(c)。さらに触媒13を塗布した基材11の表層のみを削り落とす(d)。このようにしてできた基材11の配線用パターン溝12にめっきなどで導体15を充填し、さらにその量を制御して基材11の表面から突き出す突出部16を有する構成とする(e)。これにより、導体15は基材11上に突き出した断面矩形状の配線パターンとして構成される。また、突出部16はボンディングパッドの役割を果たすことになる。なお、基材11の上に形成されているすべての配線パターンが基材11の面よりも突出した形状となっている。
【0027】
導体15を基材11の面よりも突出させる方法としては、例えばめっき液中の添加物を調整することにより行うことができる。
【0028】
このようにスタンパ20を押し当てて配線用パターン溝12を形成する場合には、基材11は例えば高耐熱性、且つ熱硬化性の樹脂、より具体的にはポリイミド樹脂などが考えられるが、Bステージの半硬化状態の材料を用いれば加圧力が少なくても良くなり、配線用パターン溝の成形が容易になる。また、このスタンパ20はプラズマなどのドライエッチング手法により配線用パターンの溝加工されたものを用いると高精度な配線パターン形成が可能となる。
【0029】
ここで、配線幅が10μm程度のときにはパターン溝深さも10μm程度で、また導体の突出部16は1〜5μm程度とするのが望ましい。突出量が少ない時にはACFでの導体とパッドとを十分に接続することができず、また突出量が大きすぎると基材11の表面方向へめっきが成長し、平坦性がくずれた形状となってしまうため、パッドとして不適切な形状となってしまう。
【0030】
この基板の形成法は、基材上に直接溝を形成しているが、基材上に直接溝を形成するのではなく、別材料を成膜してその膜に対して溝形成を行い、溝内へ導体を充填する方式もある。
【0031】
図2は、このような第2の実装基板の製造方法を示す工程図である。
【0032】
基材11上に基材とは異なる別部材として膜10を形成したものを用意する(a)。基材11上に別部材として形成された膜10は、半導体チップを実装する際における耐熱性を有し、且つ光硬化型の材料、例えば感光性ポリイミド樹脂を用いることができる。
【0033】
この基材11に対して光硬化型の材料を用いてフォトリソの工程によって配線用パターン溝12を形成する(b)。光硬化型材を用いたフォトリソ工程によって膜10に対し選択的に凹凸を形成し、配線用パターン溝12を形成するので、高精度に溝加工ができる。
【0034】
次に配線用パターン溝12を形成した全体にパラジウムなどの触媒13を塗布する(c)。さらにパターン溝12を形成した膜10の凸部の上面のみを削り落とす(d)。このようにしてできた配線用パターン溝12にめっきなどで導体15を充填し、さらにその量を制御して基材表面から突き出させて突出部16を有する構成とする(e)。
【0035】
上述した第1及び第2の実施の形態は、いずれも基材表面からメッキで導体を突出させる方式をとっているが、それとは逆に、基材表面を削って導体を基材表面から突出させるようにしてもよい。
【0036】
図3は、そのような第3の実装基板の製造方法を示す工程図である。
【0037】
突起部21からなる配線用パターンを形成したスタンパ20を用意する(a)。このスタンパ20を基材11に対して押圧する(b)。基材11は、例えばポリイミドフィルムで構成する。この押圧により、基材11の配線パターン形成予定領域に配線用パターン溝12を転写する(c)。このようにしてできた配線用パターン溝12にめっきなどで導体15を充填する(d)。充填後、基材11の表面を溶かして基材11を薄くし、導体15を基材11の表面よりも突出させる(e)。これにより、導体15は基材11上に突き出した断面矩形状の配線パターンとしての役割を果たす。また、このことにより、基材11の上に形成されているすべての配線パターンが基材11の面よりも突出した形状となっている。
【0038】
上述したように第1〜第3の実施の形態によれば、配線用パターン溝内に導体の一部が埋め込まれた方式を採っているため、微細ピッチでも隣接配線とのショート等の不具合がなく、良好な配線形成が可能である。また、一般に微細ピッチの配線を形成しようとすると導体厚を薄くする必要があるが、そうすると逆に導体抵抗が高くなってしまう。これに対して実施の形態では溝内に導体を形成するので、導体厚みを簡単にかつ十分に大きく取ることが可能となる。さらに、基材の表面から導体の残部を突き出させるようにしたので、ACF内の導通柱又は導通球が適切にパッド上に載置でき、半導体チップと配線との接続が容易となる。したがって、半導体チップとの接続を容易、且つ信頼性の高いものとすることができる。その結果、半導体装置用テープキャリアは半導体チップを実装するためのCOF(Chip On Film)に好適である。
【0039】
【発明の効果】
本発明によれば、十分な導体厚みをとることができ、また半導体装置などの実装においても良好な接続を得ることができる。また、微細ピッチの配線が可能で信頼性を向上できる。
【図面の簡単な説明】
【図1】第1の実施の形態による半導体装置用テープキャリアの製造方法を示す工程図である。
【図2】第2の実施の形態による半導体装置用テープキャリアの製造方法を示す工程図である。
【図3】第3の実施の形態による半導体装置用テープキャリアの製造方法を示す工程図である。
【図4】従来例によるパターン形成体の製造方法を示す工程図である。
【図5】他の従来例による実装基板の製造方法を示す工程図である。
【図6】他の従来例による回路基板の製造方法を示す工程図である。
【図7】従来例による導通柱を埋設した異方性導電フィルムを介して半導体チップを実装した実装基板の断面図である。
【符号の説明】
11 基材
12 配線用パターン溝
13 触媒
15 導体
16 突出部
20 スタンパ(型)
21 突起部

Claims (6)

  1. 配線となる導体の一部が基材に埋め込まれた形態をもつ半導体装置用テープキャリアにおいて、
    前記導体の残部が基材の表面よりも突き出ていることを特徴とする半導体装置用テープキャリア。
  2. 突起部からなる配線用パターンが形成された型を基材に押圧して該基材上に配線用溝パターンを転写し、
    前記転写された配線用パターン溝にめっきして前記導体の残部が基材の表面から突き出るようにした請求項1に記載の半導体装置用テープキャリア。
  3. 突起部からなる配線用パターンが形成された型を基材に押圧して該基材に配線用溝パターンを転写し、前記配線用パターン溝に導電性の材料を充填した後、基材の表面を削って前記導体の残部が基材の表面から突き出るようにした請求項1に記載の半導体装置用テープキャリア。
  4. 配線となる導体の一部が基材上に形成された膜に埋め込まれた形態をもつ半導体装置用テープキャリアにおいて、
    前記導体の残部が前記膜の表面よりも突き出ていることを特徴とする半導体装置用テープキャリア。
  5. 光照射によって固化する性質を有する材料からなる膜を基材上に形成し、露光、現像などのフォトリソによって前記膜上に配線用パターン溝を形成し、
    前記配線用パターン溝にめっきして前記導体の残部が基材上に形成された膜の表面から突き出るようにした請求項4に記載の半導体装置用テープキャリア。
  6. 光照射によって固化する性質を有する材料からなる膜を基材上に形成し、露光、現像などのフォトリソによって前記膜状に配線用パターン溝を形成し、
    前記配線用パターン溝に導電性の材料を充填した後、基材上に形成された膜の表面を削って前記導体の残部が基材の表面から突き出るようにした請求項4に記載の半導体装置用テープキャリア。
JP2003194750A 2003-07-10 2003-07-10 半導体装置用テープキャリア Pending JP2005032894A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003194750A JP2005032894A (ja) 2003-07-10 2003-07-10 半導体装置用テープキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003194750A JP2005032894A (ja) 2003-07-10 2003-07-10 半導体装置用テープキャリア

Publications (1)

Publication Number Publication Date
JP2005032894A true JP2005032894A (ja) 2005-02-03

Family

ID=34205804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003194750A Pending JP2005032894A (ja) 2003-07-10 2003-07-10 半導体装置用テープキャリア

Country Status (1)

Country Link
JP (1) JP2005032894A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660154B1 (ko) 2005-05-27 2006-12-21 스템코 주식회사 필름 캐리어 테이프의 제조 방법 및 그 제조 장치
JP2007110092A (ja) * 2005-09-15 2007-04-26 Fujifilm Corp 配線基板及びその製造方法、並びに液体吐出ヘッド
JP2008235665A (ja) * 2007-03-22 2008-10-02 Toyota Motor Corp フレキシブル基板およびその製造方法
JP2010507258A (ja) * 2006-10-18 2010-03-04 スリーエム イノベイティブ プロパティズ カンパニー 高分子基材上に付着金属のパターンを形成する方法
JP2012015479A (ja) * 2010-07-01 2012-01-19 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法
JPWO2010087336A1 (ja) * 2009-01-27 2012-08-02 パナソニック株式会社 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
US8764996B2 (en) 2006-10-18 2014-07-01 3M Innovative Properties Company Methods of patterning a material on polymeric substrates
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660154B1 (ko) 2005-05-27 2006-12-21 스템코 주식회사 필름 캐리어 테이프의 제조 방법 및 그 제조 장치
JP2007110092A (ja) * 2005-09-15 2007-04-26 Fujifilm Corp 配線基板及びその製造方法、並びに液体吐出ヘッド
JP2014103419A (ja) * 2006-10-18 2014-06-05 3M Innovative Properties Co 高分子基材上に付着金属のパターンを形成する方法
JP2010507258A (ja) * 2006-10-18 2010-03-04 スリーエム イノベイティブ プロパティズ カンパニー 高分子基材上に付着金属のパターンを形成する方法
US8764996B2 (en) 2006-10-18 2014-07-01 3M Innovative Properties Company Methods of patterning a material on polymeric substrates
JP2008235665A (ja) * 2007-03-22 2008-10-02 Toyota Motor Corp フレキシブル基板およびその製造方法
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
JPWO2010087336A1 (ja) * 2009-01-27 2012-08-02 パナソニック株式会社 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
US8759148B2 (en) 2009-01-27 2014-06-24 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
US8901728B2 (en) 2009-01-27 2014-12-02 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
US9795033B2 (en) 2009-01-27 2017-10-17 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
JP2012015479A (ja) * 2010-07-01 2012-01-19 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP4880006B2 (ja) 流れ防止用ダムを備えたプリント基板の製造方法
US7820479B2 (en) Conductive ball mounting method
TW451368B (en) Flip chip assembly of semiconductor IC chips
US9455219B2 (en) Wiring substrate and method of manufacturing the same
TWI415529B (zh) Wiring board and manufacturing method thereof
TWI516180B (zh) A printed circuit board for parts and a method for manufacturing the same
JP2008108908A (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
TW200306775A (en) Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
JP4058443B2 (ja) 半導体装置及びその製造方法
JP2005032894A (ja) 半導体装置用テープキャリア
US20060193108A1 (en) Circuit device and manufacturing method thereof
JP2009218561A (ja) 配線回路基板の製造方法
KR101009187B1 (ko) 인쇄회로기판 및 그 제조방법
US7964106B2 (en) Method for fabricating a packaging substrate
JP2003197665A (ja) 半導体装置およびその製造方法
JPH07111379A (ja) マルチチップモジュール実装型プリント配線板
JP2004134183A (ja) 電極シートおよびその製造方法
JP2725665B2 (ja) プリント配線板製造方法
JP3999222B2 (ja) フリップチップ実装方法およびフリップチップ実装構造
JP3770794B2 (ja) 接続構造体の製造方法
KR20140025824A (ko) 전자 칩이 내장된 회로기판의 제조 방법
JP2006319255A (ja) 多層配線基板の製造方法
JP4637591B2 (ja) 配線形成体の製造方法
JP2004158651A (ja) 樹脂基板の製造方法、樹脂多層基板の製造方法、および樹脂基板
JP2005005435A (ja) 実装基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050826

A977 Report on retrieval

Effective date: 20060306

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

A131 Notification of reasons for refusal

Effective date: 20070522

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070925