CN103094224A - 功率模块封装 - Google Patents

功率模块封装 Download PDF

Info

Publication number
CN103094224A
CN103094224A CN2012103640284A CN201210364028A CN103094224A CN 103094224 A CN103094224 A CN 103094224A CN 2012103640284 A CN2012103640284 A CN 2012103640284A CN 201210364028 A CN201210364028 A CN 201210364028A CN 103094224 A CN103094224 A CN 103094224A
Authority
CN
China
Prior art keywords
lead frame
power module
module package
semiconductor chip
circuit patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103640284A
Other languages
English (en)
Inventor
金洸洙
郭煐熏
尹善禹
李荣基
吴圭焕
孙晋淑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103094224A publication Critical patent/CN103094224A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明于此披露了一种功率模块封装，该功率模块封装包括：衬底，该衬底具有形成在该衬底的一个表面的陶瓷层；电路图样，该电路图样形成在陶瓷层上；第一引线框，该第一引线框具有接触电路图样的一侧和向外部伸出的另一侧；以及第一半导体芯片，该第一半导体芯片安装在第一引线框的一侧上。

Description

功率模块封装
相关申请的交叉引用
本申请要求于2011年10月31日提交的标题为“功率模块封装”的韩国专利申请No.10-2011-0112335的权益，该韩国专利申请在此被整体引用作为这个申请的参考。
技术领域
本发明涉及一种功率模块封装。
背景技术
随着全球能源使用量的增加，为了能源的高效利用和环境的保护，用于家庭和工业的电力转换装置（例如逆变器）已经被越来越多的应用。
随着逆变器使用的增加，令人关注的智能功率模块（IPM）是执行整流直流电流（DC）和转换交流电流（AC）功能的核心部件，并且其可以被应用到例如冰箱、洗衣机、空调等的家用电器，例如工业电动机的工业电器，以及例如混合动力汽车（HEV）、电动汽车（EV）等的下一代电器。
总的来说，如果在电力转换过程期间产生极大的热量，并且产生的热量不能被有效的去除，则模块和整个系统在性能方面可能被恶化且被损害。此外，根据最近的趋势，由于多功能和小型部件对于IPM是必要的，所以由于多功能和小型部件的有效散热与多功能小部件的结构优化一样也是重要的因素。
同时，作为传统方法中的一种，通过施加热量和压力将铜衬底烧结和粘合到关于陶瓷的两侧得到的直接绑定铜（DBC）衬底被使用。
然而，上述的DBC衬底有利地是具有极好的散热特性和传导特性，而不利的是加工特性方面是昂贵的，以及在薄陶瓷特性方面很难制造大尺寸的DBC衬底。
另外，上述的DBC衬底具有所述铜衬底被粘合到所述陶瓷两侧的结构，可能有问题地引起铜衬底与所述陶瓷的分层。
发明内容
本发明致力于提供一种具有提高的散热特性的功率模块封装。
进一步地，本发明致力于提供一种功率模块封装，能够使从功率装置到控制装置产生的热量的影响最小化。
进一步地，本发明致力于提供一种功率模块封装，该功率模块封装降低了材料成本和加工费用。
进一步地，本发明致力于提供一种功率模块封装，能够防止金属层之间发生分层。
根据本发明第一优选实施方式，提供了一种功率模块封装，该功率模块封装包括：衬底，具有形成在该衬底的一个表面的陶瓷层；电路图样，形成在所述陶瓷层上；第一引线框，具有接触所述电路图样的一侧和向外部伸出的另一侧；以及第一半导体芯片，安装在所述第一引线框的一侧上。
所述功率模块封装还可以包括：粘结层，形成在所述电路图样和所述第一引线框之间。
所述电路图样可以包括化学镀层和电镀层。
所述功率模块封装还可以包括：第二引线框，与所述第一引线框分隔开且电连接至所述第一半导体芯片；以及第二半导体芯片，安装在所述第二引线框上。
所述第一引线框和所述第二引线框可以形成为在他们之间具有梯级。
所述功率模块封装还可以包括：模具材料，形成为从所述衬底的一侧围绕所述第一半导体芯片。
所述衬底可以是金属衬底。
根据本发明第二优选实施方式，提供了一种功率模块封装，该功率模块封装包括：衬底，具有形成在该衬底的一个表面的陶瓷层；电路图样，形成在所述陶瓷层上；以及引线框，粘合在所述电路图样上。
所述引线框可以包括第一引线框和第二引线框，该第一引线框具有接触所述电路图样的一侧和向外部伸出的另一侧，该第二引线框具有接触所述电路图样的一侧和向外部伸出的另一侧，其中所述第一引线框的一侧和所述第二引线框的一侧彼此相对分隔开。
所述功率模块封装还可以包括：第一半导体芯片，安装在所述第一引线框上；以及第二半导体芯片，安装在所述第二引线框上。
所述功率模块封装还可以包括：第一半导体芯片，安装在所述第一引线框上；以及第二半导体芯片，安装在所述电路图样上。
所述功率模块封装还可以包括：安装在所述电路图样上的第一半导体芯片和第二半导体芯片，其中，其上安装有第一半导体芯片的电路图样和其上安装有第二半导体芯片的电路图样彼此分隔开。
所述功率模块封装还可以包括：粘合层，形成在所述电路图样和所述引线框之间。
所述电路图样可以包括化学镀层和电镀层。
所述功率模块封装还可以包括：模具材料，形成为从所述衬底的一侧围绕所述引线框的上部。
所述衬底是金属衬底。
附图说明
结合附图，将从以下详细的描述中更清楚地理解本发明上述的和其它的目的、特征和优点，在附图中：
图1是根据本发明第一实施方式的功率模块封装的结构的横截面视图；
图2是根据本发明第二实施方式的功率模块封装的结构的横截面视图；
图3是根据本发明第三实施方式的功率模块封装的结构的横截面视图；以及
图4是根据本发明第四实施方式的功率模块封装的结构的横截面视图。
具体实施方式
结合附图，将从以下优选的实施方式的详细的描述中更清楚地理解本发明的目的、特征和优点。贯穿所述附图，相同的参考数字被用来标记相同或者相似的部件，并且其中的多余描述被省略。而且，在以下描述中，术语“第一”、“第二”、“一侧”、“另一侧”及相似的术语被用来从其它的部件中区分确定的部件，但是这样的部件的结构不应该被解释为由所述术语限定。而且，在本发明的描述中，当确定相关技术的详细描述使本发明的主旨难理解时，其描述将被省略。
在下文中，本发明优选的实施方式将参考附图被详细的描述。
第一实施方式
图1是根据本发明第一实施方式的功率模块封装100的结构的横截面视图。
参照图1，本实施方式的功率模块封装100包括具有形成在其一个表面中的陶瓷层103的衬底101以及形成在陶瓷层103上的电路图样。
而且，在本实施方式中，功率模块封装100还可以包括接触电路图样的第一引线框110以及与第一引线框110分隔开的第二引线框120。
而且，在本实施方式中，功率模块封装100还可以包括安装在第一引线框110上的第一半导体芯片130以及安装在第二引线框120上的第二半导体芯片140。
在本实施方式中，虽然衬底101可以是金属衬底，但本发明不限于此。例如，衬底101可以包括印刷电路板（PCB）、绝缘金属衬底（IMS）、预成型衬底。
在本实施方式中，陶瓷层103可以形成在衬底101的一个表面中。
就这一点而言，陶瓷层103可以通过喷雾工艺、浸渍工艺、杆式涂层工艺（bar coating process）、旋涂工艺等等形成。然而特别地本发明不限于此。
就这一点而言，由于根据陶瓷特性形成具有期望的厚度的陶瓷是简单的，因此根据其用途可以形成具有从1μm到500μm的不同厚度的陶瓷层103。
进一步地，在形成陶瓷层103之前，在衬底101的表面上形成粗糙度，从而增强陶瓷层103和衬底101之间的粘合力。
就这一点而言，可以用喷沙、等离子体工艺、湿表面工艺、电刷抛光（brushbuff）等形成粗糙度，然而特别地本发明不限于此。
而且，在本发明中，电路图样可以形成在陶瓷层103上。
就这一点而言，如图1所示，电路图样可以包括化学镀层105和电镀层107。
进一步地，电路图样可以是包括铜（Cu）或者铜合金的金属层图样。在这种情况下，铜（Cu）可以提供极好的电导率，并且抗氧化的镍（Ni）层还可以形成在铜电路图样上。
进一步地，由于镍（Ni）层无法展现关于铜（Cu）的极好的涂层性能，因此还可能被氧化，金属（Au）层还可以形成在镍（Ni）层上。
然而，多数电路图样不限于本发明的结构，并且可以包括有极好的导电率的金属或者金属合金。例如，电路图样可以包括铝或者铝合金。
在本发明中，形成电路图样的操作如下。
首先，为化学镀层的籽晶层105形成在衬底101的一个表面中的陶瓷层103上。
就这一点而言，籽晶层105可以通过湿镀（wet plating）工艺或者干镀工艺形成。就这一点而言，湿镀工艺可以是化学镀工艺，干镀工艺可以是溅射工艺，但是特别地本发明不限于此。
就这一点而言，化学镀工艺可以通过用镍（Ni）、铜（Cu）和银（Ag）中的一者进行，而溅射工艺可以通过用钛（Ti）、铬（Cr）和镍（Ni）中的一者进行，但是特别的本发明不限于此。
接下来，为电镀层的镀层107形成在籽晶层105上。
就这一点而言，镀层107也可以通过用电镀工艺或者溅射工艺形成，并且可以由铜（Cu）形成，但是特别地本发明不限于此。由于镀层107在随后的工艺中通过焊接被粘合到第一引线框110上，因此镀层107由展现良好的焊接粘合性能的铜（Cu）形成。
接下来，具有用于形成电路图样的开口单元的蚀刻阻剂形成在镀层107上，执行蚀刻工艺，并且通过用于形成电路图样的开口单元暴露的镀层107和籽晶层105被移除，且由此电路图样可以形成。
在本实施方式中，虽然消减技术（substractive technique）被描述为形成电路图样的工艺，但本发明不限于此，并且通常被用在PCB领域中的形成电路图样的所有工艺可以被应用。
在本实施方式中，第一引线框110的一侧110a被粘合在形成在陶瓷层103上的电路图样的镀层107上，而其另一侧110b可以从衬底101向外伸出。
同时，粘合层109还可以形成在第一引线框110的一侧110a与电路图样的镀层107之间。
就这一点而言，所述粘合层109可以被焊接，并且可以被用来将第一引线框110的一侧110a与镀层107彼此机械和电连接。
进一步地，在本实施方式中，第二引线框120可以不接触衬底101而是可以与第一引线框110分开。就这一点而言，第二引线框120可以形成为具有与第一引线框110的梯级。在图1中，虽然第二引线框120的一侧120a可以形成为与第一引线框110的一侧110a重叠，但这仅仅是一个示例，第二引线框120的一侧120a也可以形成为与第一引线框110的一侧110a不重叠。
进一步地，虽然在图1中示出了一对引线框110和120，但是这仅仅是横截面视图，并且显而易见的是可以形成多对引线框。
如上文所述，具有极好的散热特性的陶瓷层形成在金属衬底的一个表面上，最小厚度的电路图样形成在陶瓷层上，并且引线框被粘合在电路图样上，且因此引线框起散热衬底的作用，从而减少了散热衬底的制造成本以及同时增强了散热特性。
在本实施方式中，如图1所示，功率模块封装100还可以包括安装在第一引线框110上的第一半导体芯片130和安装在第二引线框120上的第二半导体芯片140。
虽然没有在图1中示出，但是通过用粘合部件（未示出）可以将第一半导体芯片130和第二半导体芯片140分别粘合在第一引线框110和第二引线框120上。胶黏剂（未示出）可以是导电的或者不到电的。
例如，胶黏剂（未示出）可以通过镀金形成或者可以是导电胶或者导电胶带。此外，胶黏剂（未示出）可以是焊锡、环氧金属（metal epoxy）、环氧树脂或者具有极好的抗热性的粘合胶带。
例如，可以被用做胶黏剂（未示出）的粘合胶带可以是高温胶带（例如商业化的众所周知的玻璃胶带、硅胶带、聚四氟乙烯胶带（Teflon tape）、不锈钢箔带和陶瓷胶带）。胶黏剂（未示出）可以由以上材料的组合制成，但是特别地本发明不限于此。
就这一点而言，第一半导体芯片130可以用可控硅整流器（SCR），功率晶体管、绝缘栅双极晶体管（IGBT），MOS晶体管、功率整流器、功率调节器、逆变器、转换器，或者这些或者二极管的组合的高功率半导体芯片。
进一步地，第二半导体芯片140可以包括控制高功率半导体芯片的低功率半导体芯片，例如，控制功率装置的控制装置。
在本实施方式中，通过使用导线的引线接合法，分别粘合在第一引线框110和第二引线框120上的第一半导体芯片130和第二半导体芯片140可以被分别电连接至第一引线框110和第二引线框120。
就这一点而言，引线接合法工艺可以通过与本发明有关的技术领域中的已知的球焊、楔形接合以及针脚式接合来执行，但特别地本发明不限于此。
同时，在图1中，虽然被安装在第一引线框110上的第一半导体芯片130以及被安装在第二引线框120上的第二半导体芯片140被引线接合到同样的引线框，但是这仅仅是横截面视图，并且显而易见的是每个半导体芯片可以被引线接合到不同引线框。
进一步地，在本实施方式中，如图1所示，功率模块封装100还可以包括模具材料150，该模具材料150形成为环绕接合在衬底101上的被安装在第一引线框110上的第一半导体芯片130以及被安装在第二引线框120上的第二半导体芯片140，作为从衬底101的一侧到它的顶部的一个示例。
模具材料150包括引线并且保护第一半导体芯片130和第二半导体芯片140免受外部的环境影响并且可以使用，例如环氧模塑料（EMC）等等，但是特别地本发明不限于此。
就这一点而言，在图1中，虽然模具材料150从衬底101的侧面的中部形成达到它的顶部，但是这仅仅是一个示例，且特别地本发明不限于此。模具材料150可以形成在衬底101的整个侧面中。
进一步地，散热器可以被连接在衬底101的底面以便提高散热特性。
根据本实施方式，功率模块封装100将在其中形成陶瓷层的衬底应用于功率单元，且因此从功率单元产生的热量不影响控制单元而是可以直接排出到散热器，从而提高散热特性并且同时将热分离最大化。
另外，控制单元和功率单元被设计为具有梯级，从而通过模具材料将热传递的影响最小化。
第二实施方式
图2是根据本发明第二实施方式的功率模块封装200的结构的横截面视图。
第一实施方式和第二实施方式之间多余的描述将在这里被省略，并且相同的参考数字将表示在其间相同的元件。
参照图2，根据本实施方式的功率模块封装200具有其中第一引线框110和第二引线框120两者都被粘合在衬底101上的结构。
也就是，第一引线框110的一侧接触在陶瓷层103上形成的电路图样的镀层107a，该陶瓷层103形成在衬底101的一个表面上，以及其另一侧从衬底101伸向外部。
同样地，第二引线框120的一侧接触在陶瓷层103上形成的电路图样的镀层107b，改陶瓷层103形成在衬底101的一个表面上，以及其另一侧从衬底101伸向外部。
就这一点而言，第一引线框110的一侧与第二引线框120的一侧彼此相对分隔开并且被粘合到衬底101，而接触第一引线框110和第二引线框120的电路图样的镀层107a和107b也在陶瓷层103上彼此分隔开。
而且，在本实施方式中，功率模块封装200还可以包括被安装在第一引线框110上的第一半导体芯片130以及被安装在第二引线框120上的第二半导体芯片140。
根据本实施方式的功率模块封装200在具有极好的散热特性和导热系数的金属衬底的一个表面上形成具有极好的散热特性的陶瓷层，在陶瓷层上形成最小厚度的电路图样，并且在电路图样上粘合引线框，且因此引线框起散热衬底的作用，从而减少散热衬底的制造成本以及同时增强散热特性。
第三实施方式
图3是根据本发明第三实施方式的功率模块封装300的结构的横截面视图。
第一实施方式和第二实施方式之间多余的描述将在这里被省略，以及相同的参考数字将表示在其间相同的元件。
参照图3，不同于根据上述第二实施方式所描述的功率模块封装200，根据本实施方式的功率模块封装300具有其中第一半导体芯片130安装在第一引线框110上、以及第二半导体芯片140粘合在形成在衬底101的陶瓷层103上的电路图样的镀层107b上的结构。
根据本实施方式的功率模块封装300直接将第二半导体芯片140粘合在形成在衬底101上的电路图样的镀层107b上，从而通过减少引线框的使用来降低整个产品的成本，第二半导体芯片140是生成相对较少热量的低功率半导体芯片。
第四实施方式
图4是根据本发明第四实施方式的功率模块封装400的结构的横截面视图。
第一实施方式和第二实施方式之间多余的描述将在这里被省略，以及相同的参考数字将表示在其间相同的元件。
参照图4，不同于根据上述第二实施方式所描述的功率模块封装200，根据本实施方式的功率模块封装400具有其中第一半导体芯片130和第二半导体芯片140两者都被粘合在形成在衬底101的陶瓷层103上的电路图样的镀层107b和107c上的结构。
如上文所述，第一半导体芯片130和第二半导体芯片140被粘合在形成在衬底101的陶瓷层103上的电路图样的镀层107b和107c上，且因此散热特性可能稍微比根据第二实施方式的功率模块封装200的散热特性低，但是引线框的使用被大大的减少，从而显著地降低了整个产品的成本。
根据本发明，引线框被粘合在包括具有极好的散热和绝缘特性的陶瓷层的金属衬底上，且因此从安装在引线框中的加热装置生成的热量使用引线框和金属衬底消散，从而提高散热特性。
进一步地，功率装置和控制设备被安装成彼此热分离，从而将从功率设备到控制设备生成的热量的影响最小化。
另外，引线框被粘合到在其中通过电镀工艺形成导线层的金属衬底，其不需要使用厚铜箔，从而避免在金属层之间由于压力而出现分层。
虽然本发明的实施方式已经披露了说明的目的，但是可以理解的是本发明不限于此，并且那些本领域的技术人员将理解在不背离本发明的范围和精神的情况下，各种修改、添加和替换是可以的。
因此，在发明范围内的一些和所有修改、变更或者等价方式是应当被考虑的，并且发明的详细范围将通过随附的权利要求披露。

Claims (16)

1.一种功率模块封装，该功率模块封装包括：
衬底，该衬底具有形成在该衬底的一个表面的陶瓷层；
电路图样，该电路图样形成在所述陶瓷层上；
第一引线框，该第一引线框具有接触所述电路图样的一侧和向外部伸出的另一侧；以及
第一半导体芯片，该第一半导体芯片安装在所述第一引线框的一侧上。
2.根据权利要求1所述的功率模块封装，该功率模块封装还包括：粘结层，该粘结层形成在所述电路图样与所述第一引线框之间。
3.根据权利要求1所述的功率模块封装，其中所述电路图样包括化学镀层和电镀层。
4.根据权利要求1所述的功率模块封装，该功率模块封装还包括：
第二引线框，该第二引线框与所述第一引线框分隔开且该第二引线框电连接到所述第一半导体芯片；以及
第二半导体芯片，该第二半导体芯片安装在所述第二引线框上。
5.根据权利要求4所述的功率模块封装，其中所述第一引线框和所述第二引线框形成为在他们之间具有梯级。
6.根据权利要求1所述的功率模块封装，该功率模块封装还包括：模具材料，该模具材料形成为从所述衬底的一侧围绕所述第一半导体芯片。
7.根据权利要求1所述的功率模块封装，其中所述衬底是金属衬底。
8.一种功率模块封装，该功率模块封装包括：
衬底，该衬底具有形成在该衬底的一个表面的陶瓷层；
电路图样，该电路图样形成在所述陶瓷层上；以及
引线框，该引线框粘合在所述电路图样上。
9.根据权利要求8所述的功率模块封装，其中所述引线框包括第一引线框和第二引线框，该第一引线框具有接触所述电路图样的一侧和向外部伸出的另一侧，该第二引线框具有接触所述电路图样的一侧和向外部伸出的另一侧，
其中所述第一引线框的一侧和所述第二引线框的一侧彼此相对分隔开。
10.根据权利要求9所述的功率模块封装，该功率模块封装还包括：
第一半导体芯片，该第一半导体芯片安装在所述第一引线框上；以及
第二半导体芯片，该第二半导体芯片安装在所述第二引线框上。
11.根据权利要求9所述的功率模块封装，该功率模块封装还包括：
第一半导体芯片，该第一半导体芯片安装在所述第一引线框上；以及
第二半导体芯片，该第二半导体芯片安装在所述电路图样上。
12.根据权利要求9所述的功率模块封装，该功率模块封装还包括：
第一半导体芯片和第二半导体芯片，该第一半导体芯片和第二半导体芯片安装在所述电路图样上，
其中其上安装有所述第一半导体芯片的电路图样和其上安装有所述第二半导体芯片的电路图样彼此分隔开。
13.根据权利要求8所述的功率模块封装，该功率模块封装还包括：粘合层，该粘合层形成在所述电路图样与所述引线框之间。
14.根据权利要求8所述的功率模块封装，其中所述电路图样包括化学镀层和电镀层。
15.根据权利要求8所述的功率模块封装，该功率模块封装还包括：模具材料，该模具材料形成为从所述衬底的一侧围绕所述引线框的上部。
16.根据权利要求8所述的功率模块封装，其中所述衬底是金属衬底。
CN2012103640284A 2011-10-31 2012-09-26 功率模块封装 Pending CN103094224A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0112335 2011-10-31
KR1020110112335A KR20130047362A (ko) 2011-10-31 2011-10-31 전력 모듈 패키지

Publications (1)

Publication Number Publication Date
CN103094224A true CN103094224A (zh) 2013-05-08

Family

ID=48171538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103640284A Pending CN103094224A (zh) 2011-10-31 2012-09-26 功率模块封装

Country Status (3)

Country Link
US (1) US9105611B2 (zh)
KR (1) KR20130047362A (zh)
CN (1) CN103094224A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109243986A (zh) * 2018-08-20 2019-01-18 浙江亚芯微电子股份有限公司 一种多芯片封装工艺
CN111816576A (zh) * 2020-07-01 2020-10-23 浙江亚芯微电子股份有限公司 3d封装工艺

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2892074B1 (en) * 2012-08-31 2018-01-03 Mitsubishi Materials Corporation Power module substrate and power module
KR102304909B1 (ko) * 2014-11-03 2021-09-24 주식회사 솔루엠 전력 모듈 및 그 제조 방법
KR102248521B1 (ko) * 2015-07-03 2021-05-06 삼성전기주식회사 전력 모듈 및 그 제조 방법
US10438877B1 (en) * 2018-03-13 2019-10-08 Semiconductor Components Industries, Llc Multi-chip packages with stabilized die pads

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767573A (en) * 1995-10-26 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5792676A (en) * 1995-10-03 1998-08-11 Mitsubishi Denki Kabushiki Kaisha Method of fabricating power semiconductor device and lead frame
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US20090243061A1 (en) * 2008-03-31 2009-10-01 Yang Gwi-Gyeon Complex Semiconductor Packages and Methods of Fabricating the Same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386141A (en) * 1992-03-31 1995-01-31 Vlsi Technology, Inc. Leadframe having one or more power/ground planes without vias
US5365409A (en) * 1993-02-20 1994-11-15 Vlsi Technology, Inc. Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
US6603072B1 (en) * 2001-04-06 2003-08-05 Amkor Technology, Inc. Making leadframe semiconductor packages with stacked dies and interconnecting interposer
TWI226110B (en) * 2004-03-17 2005-01-01 Cyntec Co Ltd Package with stacked substrates
TWI284407B (en) * 2005-11-03 2007-07-21 Cyntec Co Ltd Package device with electromagnetic interference shield
US8253233B2 (en) * 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
JP4634498B2 (ja) 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792676A (en) * 1995-10-03 1998-08-11 Mitsubishi Denki Kabushiki Kaisha Method of fabricating power semiconductor device and lead frame
US5767573A (en) * 1995-10-26 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US20090243061A1 (en) * 2008-03-31 2009-10-01 Yang Gwi-Gyeon Complex Semiconductor Packages and Methods of Fabricating the Same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109243986A (zh) * 2018-08-20 2019-01-18 浙江亚芯微电子股份有限公司 一种多芯片封装工艺
CN109243986B (zh) * 2018-08-20 2020-04-14 浙江亚芯微电子股份有限公司 一种多芯片封装工艺
CN111816576A (zh) * 2020-07-01 2020-10-23 浙江亚芯微电子股份有限公司 3d封装工艺

Also Published As

Publication number Publication date
US9105611B2 (en) 2015-08-11
KR20130047362A (ko) 2013-05-08
US20130105953A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
US20130105956A1 (en) Power module package and method for manufacturing the same
US8629538B2 (en) Power module package
CN103367321B (zh) 芯片装置及形成芯片装置的方法
EP2469591B1 (en) Semiconductor device package and method for fabricating the same
CN103094224A (zh) 功率模块封装
US10714447B2 (en) Electrode terminal, semiconductor device, and power conversion apparatus
US9153514B2 (en) Power module package
CN107305875B (zh) 双向半导体封装件
CN109216313A (zh) 具有包括钎焊的导电层的芯片载体的模制封装
CN104637832B (zh) 半导体装置及其制造方法
US20130009290A1 (en) Power module package and method for manufacturing the same
US20130062743A1 (en) Power module package and method for manufacturing the same
CN103377957B (zh) 芯片封装及形成芯片封装的方法
US9303327B2 (en) Electric component with an electrophoretically deposited film
US20090243079A1 (en) Semiconductor device package
CN104112719B (zh) 混合集成电路模块及其制造方法
US20120168919A1 (en) Semiconductor package and method of fabricating the same
CN103311193A (zh) 半导体功率模块封装结构及其制备方法
Wang et al. Review of topside interconnections for wide bandgap power semiconductor packaging
JP2017220663A (ja) 電子部品パッケージおよびその製造方法
CN109728736A (zh) 电器、功率器件及其形成方法
CN210467803U (zh) 智能功率模块及空调器
US20150001726A1 (en) Power semiconductor module
KR20130055358A (ko) 전력 모듈 패키지 및 그 제조방법
CN210120134U (zh) 智能功率模块用基板、智能功率模块、空调器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130508