JP2012222077A - 半導体装置、接続子、および、半導体装置の製造方法 - Google Patents

半導体装置、接続子、および、半導体装置の製造方法 Download PDF

Info

Publication number
JP2012222077A
JP2012222077A JP2011084568A JP2011084568A JP2012222077A JP 2012222077 A JP2012222077 A JP 2012222077A JP 2011084568 A JP2011084568 A JP 2011084568A JP 2011084568 A JP2011084568 A JP 2011084568A JP 2012222077 A JP2012222077 A JP 2012222077A
Authority
JP
Japan
Prior art keywords
lead
semiconductor element
electrically connected
semiconductor device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011084568A
Other languages
English (en)
Other versions
JP5615757B2 (ja
Inventor
Kentaro Muramatsu
健太郎 村松
Yuji Morinaga
雄司 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2011084568A priority Critical patent/JP5615757B2/ja
Publication of JP2012222077A publication Critical patent/JP2012222077A/ja
Application granted granted Critical
Publication of JP5615757B2 publication Critical patent/JP5615757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】製造コストを削減することが可能な半導体装置を提供する。
【解決手段】少なくとも３つの端子を有し、ダイパッド１０１の上面と第１の端子１ａが電気的に接続された半導体素子１と、ダイパッド１０１と電気的に接続された第１のリードＬ１と、半導体素子の第２の端子２ｂに一端が電気的に接続され導電性を有する第１の接続部材Ｓ１と、半導体素子の第３の端子１ｃに一端が電気的に接続され導電性を有する第２の接続部材Ｓ２と、第１の接続部材Ｓ１と第２の接続部材Ｓ２との間を支持する支持部材Ｓ３と、を有する接続子Ｓと、第１の接続部材Ｓ１の他端に一端が電気的に接続された第２のリードＬ２と、第２の接続部材Ｓ２の他端に一端が電気的に接続された第３のリードＬ３と、支持部材Ｓ３が露出した状態で封止するモールド樹脂１０２を備える。第２のリードＬ２と第３のリードＬ３との間が絶縁されるように、支持部材Ｓ３の少なくとも一部が切断される。
【選択図】図４

Description

本発明は、半導体装置、接続子、および、半導体装置に関する。
図１は、従来の半導体装置１００Ａの構成の一例を示す図である。なお、図１において、半導体素子を封止するモールド樹脂は、省略されている。
図１に示すように、従来の半導体装置には、半導体素子１に電気的に接続される複数の外部リードＬ１〜Ｌ３が、該半導体素子１を内包する封止樹脂（図示せず）の同一の側面から突出する樹脂封止型の半導体装置１００Ａがある。
この従来の半導体装置１００Ａでは、例えば、半導体素子１Ａの各端子と該複数の外部リードＬ２、Ｌ３とが、一対一に、ボンディングワイヤＢ１、Ｂ２により、接続されている（例えば、特許文献１参照。）。
このような半導体装置１００Ａの製造方法においては、該外部リードＬ２、Ｌ３の一端Ｌ２ａ、Ｌ３ａとボンディングワイヤＢ１、Ｂ２の一端Ｂ１ａ、Ｂ２ａとをボンディングした後、該半導体素子１の端子１ａ、１ｂと該ボンディングワイヤＢ１、Ｂ２の他端Ｂ１ｂ、Ｂ２ｂとをボンディングする。
そして、半導体素子１を内包するように樹脂モールドを実施し、その後、隣接する該該部リードをリードフレームから例えばプレス金型を用いてプレスカットすることにより分離する。
特開２００９−２７２５７８号公報
しかし、既述の従来技術では、各々の該外部リードに対してワイヤボンディング等するため、これらの製造工程自体にかかる時間が長く、また、位置合わせ等も各々の該外部リードに対して実行する必要があり、半導体装置の製造コストが増加する問題があった。
本発明の一態様に係る実施例に従った半導体装置は、
導電性を有する板状のダイパッドと、
前記ダイパッド上に配置され、少なくとも３つの端子を有し、前記ダイパッドの上面と第１の端子が電気的に接続された半導体素子と、
前記ダイパッドと電気的に接続された第１のリードと、
前記半導体素子の第２の端子に一端が電気的に接続され導電性を有する第１の接続部材と、前記半導体素子の第３の端子に一端が電気的に接続され導電性を有する第２の接続部材と、前記第１の接続部材と前記第２の接続部材との間を支持する支持部材と、を有する接続子と、
前記第１の接続部材の他端に一端が電気的に接続された第２のリードと、
前記第２の接続部材の他端に一端が電気的に接続された第３のリードと、
前記支持部材が露出した状態で、前記ダイパッド、前記半導体素子、前記第１の接続部材の少なくとも一部、前記第２の接続部材の少なくとも一部、前記第１のリードの一端、前記第２のリードの一端、および、前記第３のリードの一端を封止するモールド樹脂と、を備え、
前記第２のリードと前記第３のリードとの間が絶縁されるように、前記支持部材の少なくとも一部が切断される
ことを特徴とする。
前記半導体装置において、
前記第２のリードと前記第３のリードとの間が絶縁されるように、前記支持部材の少なくとも一部が除去されることを特徴とする。
前記半導体装置において、
前記支持部材の除去される部分には、切断のための切断用溝が形成されていることを特徴とする。
前記半導体装置において、
前記切断用溝は、前記支持部材の切断の方向に沿って形成されていることを特徴とする。
前記半導体装置において、
前記支持部材の除去される部分の厚さは、前記第２のリードおよび前記第３のリードの厚さよりも薄い
ことを特徴とする。
前記半導体装置において、
前記半導体素子の前記第１の端子は前記半導体素子の下面に配置され、前記半導体素子の前記第２の端子および前記第３の端子は前記半導体素子の上面に配置されている
ことを特徴とする。
前記半導体装置において、
前記第２のリードの一端に第１の嵌合用溝が形成されており、
前記第１の接続部材の他端は、前記第１の嵌合用溝に嵌合された状態で前記第２のリードの一端に接続され、
前記第３のリードの一端に第２の嵌合用溝が形成されており、
前記第２の接続部材の他端は、前記第２の嵌合用溝に嵌合された状態で前記第３のリードの一端に接続されている
ことを特徴とする。
前記半導体装置において、
前記第１の接続部材の他端は、前記第２のリードの一端の側面と接続され、前記第２の接続部材の他端は、前記第３のリードの一端の側面と接続されている
ことを特徴とする。
前記半導体装置において、
前記第２のリードの一端の上面および前記第３のリードの一端の上面の前記ダイパッドの上面に対する高さは、前記第１の接続部材の他端の上面および前記第２の接続部材の他端の上面の前記ダイパッドの上面に対する高さと等しい
ことを特徴とする。
前記半導体装置において、
前記半導体素子の前記第１の端子と前記ダイパッドの上面とは、半田付けにより電気的に接続されていることを特徴とする。
前記半導体装置において、
前記半導体素子の前記第２の端子と前記第１の接続部材の一端とは、半田付けにより電気的に接続され、
前記半導体素子の前記第３の端子と前記第２の接続部材の一端とは、半田付けにより電気的に接続されている
ことを特徴とする。
本発明の一態様に係る実施例に従った接続子は、
導電性を有する板状のダイパッドと、前記ダイパッド上に配置され、少なくとも３つの端子を有し、前記ダイパッドの上面と第１の端子が電気的に接続された半導体素子と、前記ダイパッドと電気的に接続された第１のリードと、第２のリードと、第３のリードと、モールド樹脂と、を備えた半導体装置に適用される接続子であって、
前記接続子は、前記半導体素子の第２の端子に一端が電気的に接続され、第３のリードの一端に前記第２の接続部材の他端が電気的に接続され、前記第２のリードの一端に前記第１の接続部材の他端が電気的に接続され、導電性を有する第１の接続部材と、前記半導体素子の第３の端子に一端が電気的に接続され、導電性を有する第２の接続部材と、前記第１の接続部材と前記第２の接続部材との間を支持する支持部材と、を有し、
モールド樹脂により、前記支持部材が露出した状態で、前記ダイパッド、前記半導体素子、前記第１の接続部材の少なくとも一部、前記第２の接続部材の少なくとも一部、前記第１のリードの一端、前記第２のリードの一端、および、前記第３のリードの一端が封止され、
前記第２のリードと前記第３のリードとの間が絶縁されるように、前記支持部材の少なくとも一部が切断される
ことを特徴とする。
本発明の一態様に係る実施例に従った半導体装置の製造方法は、
導電性を有する第１、第２の接続部材と、前記第１の接続部材と前記第２の接続部材との間を支持する支持部材と、を有する接続子により、リードと半導体素子とを電気的に接続する半導体装置の製造方法であって、
第１のリードが電気的に接続され且つ導電性を有する板状のダイパッド上に、少なくとも３つの端子を有する半導体素子を配置し、前記ダイパッドの上面と前記半導体素子の第１の端子とを電気的に接続する第１の工程と、
前記半導体素子の第２の端子と第２のリードの一端とを、前記第１の接続部材により電気的に接続するとともに、前記半導体素子の第３の端子と第３のリードの一端とを前記第２の接続部材により電気的に接続する第２の工程と、
モールド樹脂により、前記支持部材が露出した状態で、前記ダイパッド、前記半導体素子、前記第１の接続部材の少なくとも一部、前記第２の接続部材の少なくとも一部、前記第１のリードの一端、前記第２のリードの一端、および、前記第３のリードの一端を封止する第３の工程と、
前記第２のリードと前記第３のリードとの間が絶縁されるように、前記支持部材の少なくとも一部を切断する第４の工程と、を備える
ことを特徴とする。
前記半導体装置の製造方法において、
リードフレームから前記第１ないし第３のリードを切り離すタイミングと、前記支持部材を切断するタイミングとが同時である
ことを特徴とする。
前記半導体装置の製造方法において、
プレス金型によりプレスカットすることにより、前記リードフレームから前記第１ないし第３のリードを切り離すとともに、前記支持部材を切断する
ことを特徴とする。
本発明の一態様に係る半導体装置は、導電性を有する板状のダイパッドと、該ダイパッド上に配置され、少なくとも３つの端子を有し、該ダイパッドの上面と第１の端子が電気的に接続された半導体素子と、該ダイパッドと電気的に接続された第１のリードと、該半導体素子の第２の端子に一端が電気的に接続され導電性を有する第１の接続部材と、該半導体素子の第３の端子に一端が電気的に接続され導電性を有する第２の接続部材と、該第１の接続部材と該第２の接続部材との間を支持する支持部材と、を有する接続子と、該第１の接続部材の他端に一端が接続された第２のリードと、該第２の接続部材の他端に一端が接続された第３のリードと、該支持部材が露出した状態で、該ダイパッド、該半導体素子、該第１の接続部材の少なくとも一部、該第２の接続部材の少なくとも一部、該第１のリードの一端、該第２のリードの一端、および、該第３のリードの一端を封止するモールド樹脂と、を備える。
そして、第２のリードと第３のリードとの間が絶縁されるように、支持部材の少なくとも一部が切断される。
このような構成により、１つの接続子で２つの該第２、第３のリードと該半導体素子とを同時に接続することを可能にする。
そして、この半導体装置の製造方法においては、１つの接続子で２つのリードと半導体素子とを同時に接続するので、リードと半導体素子との接続に必要な時間や位置合わせ等の回数を削減することができ、半導体装置の製造コストを削減することができる。
さらに、該接続子の該支持部材に切断用の切断用溝を設けたり、支持部材の厚さを該第２、第３のリードよりも薄くしたりすることにより、より確実に該支持部材を切断することができる。
すなわち、該第２のリードと該第３のリードとの間をより確実に絶縁して半導体装置の信頼性を向上することができる。
図１は、従来の半導体装置１００Ａの構成の一例を示す図である。 図２は、本発明の一態様である実施例１に係る半導体装置１００の構成の一例を示す平面図である。 図３は、図２に示す半導体装置１００を側面から見た側面図である。 図４は、図２に示す半導体装置１００を斜め方向から見た斜視図である。 図５は、図２に示す半導体装置１００の接続子Ｓの支持部材Ｓ３が切断された状態の一例を示す図である。 図６は、実施例１に係る半導体装置１００の製造方法のフローの一例を示す図である。
以下、本発明に係る各実施例について図面に基づいて説明する。
図２は、本発明の一態様である実施例１に係る半導体装置１００の構成の一例を示す平面図である。また、図３は、図２に示す半導体装置１００を側面から見た側面図である。また、図４は、図２に示す半導体装置１００を斜め方向から見た斜視図である。また、図５は、図２に示す半導体装置１００の接続子Ｓの支持部材Ｓ３が切断された状態の一例を示す図である。
図２ないし図４に示すように、半導体装置１００は、半導体素子１と、ダイパッド１０１と、第１のリードＬ１と、第２のリードＬ２と、第３のリードＬ３と、接続子Ｓと、モールド樹脂１０２と、を備える。
ダイパッド１０１は、導電性を有し、板状の形状を有する。このダイパッド１０１は、例えば、銅、鉄、または、それらの少なくとも何れかを含む合金により構成されている。
半導体素子１は、ダイパッド１０１上に配置され、少なくとも３つの端子を有する。半導体素子１の第１の端子１ａは半導体素子１の下面に配置され、半導体素子１の第２の端子１ｂおよび第３の端子１ｃは半導体素子１の上面に配置されている。
半導体素子１は、ダイパッド１０１の上面と第１の端子１ａが電気的に接続されている。半導体素子１の第１の端子１ａとダイパッド１０１の上面とは、半田付けにより電気的に接続されている。
この半導体素子１は、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳトランジスタ、又は、サイリスタである。
また、接続子Ｓは、第１の接続部材Ｓ１と、第２の接続部材Ｓ２と、支持部材Ｓ３と、を有する。
第１の接続部材Ｓ１は、半導体素子１の第２の端子１ｂに一端Ｓ１ａが電気的に接続され導電性を有する。半導体素子１の第２の端子１ｂと第１の接続部材Ｓ１の一端Ｓ１ａとは、半田付けにより電気的に接続されている。
第２の接続部材Ｓ２は、半導体素子１の第３の端子１ｃに一端Ｓ２ａが電気的に接続され導電性を有する。半導体素子１の第３の端子１ｃと第２の接続部材Ｓ２の一端Ｓ２ａとは、半田付けにより電気的に接続されている。
支持部材Ｓ３は、第１の接続部材Ｓ１と第２の接続部材Ｓ２との間を支持するようになっている。
第１のリードＬ１は、ダイパッド１０１と電気的に接続されている。
第２のリードＬ２は、第１の接続部材Ｓ１の他端Ｓ１ｂに一端Ｌ２ａが電気的に接続されている。
第３のリードＬ３は、第２の接続部材Ｓ２の他端Ｄ２ｂに一端Ｌ３ａが電気的に接続されている。
これらの第１ないし第３のリードＬ１〜Ｌ３は、それぞれ間隔を空けて配置されている。これらの第１ないし第３のリードＬ１〜Ｌ３、および、ダイパッド１０１は、例えば、１つのリードフレームを加工することにより、形成される。
なお、第２のリードＬ２の一端Ｌ２ａの上面および第３のリードＬ３の一端Ｌ３ａの上面のダイパッド１０１の上面に対する高さは、第１の接続部材Ｓ１の他端の上面および第２の接続部材Ｓ２の他端の上面のダイパッド１０１の上面に対する高さと等しくなるように設定されている。
第２のリードＬ２の一端Ｌ２ａに第１の嵌合用溝Ｍ１が形成されている。第１の接続部材Ｓ１の他端Ｓ１ｂは、この第１の嵌合用溝Ｍ１に嵌合された状態で第２のリードＬ２の一端Ｌ２ａに接続されている。
第３のリードＬ３の一端Ｌ３ａに第２の嵌合用溝Ｍ２が形成されている。第２の接続部材Ｓ２の他端Ｓ２ｂは、この第２の嵌合用溝Ｍ２に嵌合された状態で第３のリードＬ３の一端に接続されている。
なお、代替的に、第１の接続部材Ｓ１の他端Ｓ１ｂは、第２のリードＬ２の一端Ｌ２ａの側面と接続され、且つ、第２の接続部材Ｓ２の他端Ｓ２ｂは、第３のリードＬ３の一端Ｌ３ａの側面と接続されているようにしてもよい。
また、第１の接続部材Ｓ１の他端Ｓ１ｂと、第２のリードＬ２の一端の下部とが接続され、且つ、第２の接続部材Ｓ２の他端Ｓ２ｂと、第３のリードＬ３の一端の下部とが接続されるようにしてもよい。
また、第１ないし第３のリードＬ１〜Ｌ３は、銅、鉄、または、それらの少なくとも何れかを含む合金により構成されている。
既述の接続子Ｓは、例えば、第１ないし第３のリードＬ１〜Ｌ３と同じ材料で構成されている。すなわち、接続子Ｓは、例えば、銅、鉄、または、それらの少なくとも何れかを含む合金により構成されている。
これにより、第１ないし第３のリードＬ１〜Ｌ３と接続子Ｓとの間の導電性を向上するとともに、熱膨張率等の特性の影響を低減することができる。
なお、図５に示すように、第２のリードＬ２と第３のリードＬ３との間が絶縁されるように、例えば、支持部材Ｓ３の少なくとも一部が切断（除去）される。
支持部材Ｓ３の切断（除去）される部分には、例えば、切断のための切断用溝（図示せず）が形成されている。この切断用溝は、例えば、支持部材Ｓ３の切断の方向に沿って形成されている。また、支持部材Ｓ３の切断（除去）される部分の厚さは、例えば、第２のリードＬ２および第３のリードＬ３の厚さよりも薄くなるように設定されている。
これにより、より確実に該支持部材Ｓ３を切断（除去）することができる。
また、モールド樹脂１０２は、支持部材Ｓ３が露出した状態で、ダイパッド１０１、半導体素子１、第１の接続部材Ｓ１の少なくとも一部、第２の接続部材Ｓ２の少なくとも一部、第１のリードＬ１の一端Ｌ１ａ、第２のリードＬ２の一端Ｌ２ａ、および、第３のリードＬ３の一端Ｌ３ａを封止するようになっている。
なお、このモールド樹脂１０２には、図示省略の放熱フィンを、螺子を用いて取り付けるべく、螺子を挿通するための放熱のための開口部１０２ａが形成されている。
次に、以上のような構成を有する半導体装置１００の製造方法の一例について説明する。
ここで、図６は、実施例１に係る半導体装置１００の製造方法のフローの一例を示す図である。この図６のフローでは、特に、導電性を有する第１、第２の接続部材Ｓ１、Ｓ２と、第１の接続部材Ｓ１と第２の接続部材Ｓ２との間を支持する支持部材Ｓ３と、を有する接続子Ｓにより、リードと半導体素子１とを電気的に接続する方法について示している。
図６に示すように、先ず、第１のリードＬ１が電気的に接続され且つ導電性を有する板状のダイパッド１０１上に、少なくとも３つの端子を有する半導体素子１を配置し、ダイパッド１０１の上面と半導体素子１の第１の端子１ａとを電気的に接続する（ステップＳ１）。
次に、半導体素子１の第２の端子１ｂと第２のリードＬ２の一端Ｌ２ａとを、第１の接続部材Ｓ１により電気的に接続するとともに、半導体素子１の第３の端子１ｃと第３のリードＬ３の一端Ｌ３ａとを第２の接続部材Ｓ２により電気的に接続する（ステップＳ２）。
次に、モールド樹脂により、支持部材Ｓ３が露出した状態で、ダイパッド１０１、半導体素子１、第１の接続部材Ｓ１の少なくとも一部、第２の接続部材Ｓ２の少なくとも一部、第１のリードＬ１の一端Ｌ１ａ、第２のリードＬ２の一端Ｌ２ａ、および、第３のリードＬ３の一端Ｌ３ａを封止する（ステップＳ３）。
次に、第２のリードＬ２と第３のリードＬ３との間が絶縁されるように、支持部材Ｓ３の少なくとも一部を切断する（ステップＳ４）。
なお、例えば、該リードフレームから第１ないし第３のリードＬ１〜Ｌ３を切り離すタイミングと、支持部材Ｓ３を切断するタイミングとが同時に設定される。例えば、プレス金型によりプレスカットすることにより、該リードフレームから第１ないし第３のリードＬ１〜Ｌ３を切り離すとともに、支持部材Ｓ３を切断する。
以上のフローにより、図５に示す状態の半導体装置１００が完成する。
本発明の一態様に係る半導体装置では、第２のリードＬ２と第３のリードＬ３との間が絶縁されるように、支持部材Ｓ３の少なくとも一部が切断される。
このような構成により、１つの接続子Ｓで２つの該第２、第３のリードＬ２、Ｌ３と該半導体素子１とを同時に接続することを可能にする。
そして、この半導体装置の製造方法においては、１つの接続子Ｓで２つのリードと半導体素子１とを同時に接続するので、リードと半導体素子１との接続に必要な時間や位置合わせ等の回数を削減することができ、半導体装置１００の製造コストを削減することができる。
さらに、該接続子Ｓの該支持部材Ｓ３に切断用の切断用溝を設けたり、支持部材Ｓ３の厚さを該第２、第３のリードＬ２、Ｌ３よりも薄くしたりすることにより、より確実に該支持部材Ｓ３を切断することができる。
すなわち、該第２のリードＬ２と該第３のリードＬ３との間をより確実に絶縁して半導体装置の信頼性を向上することができる。
なお、既述の実施例では、半導体装置１００が１つの半導体素子１を備えた場合の一例について説明したが、半導体装置１００が、複数の半導体素子１を備えるようにしてもよい。この場合、接続子Ｓの第１の接続部材Ｓ１は、複数の半導体素子１の第２の端子１ｂに一端が電気的に接続され、接続子Ｓの第２の接続部材Ｓ２は、複数の半導体素子１の第３の端子１ｃに一端が電気的に接続されることになる。
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
１ 半導体素子
１ａ 第１の端子
１ｂ 第２の端子
１ｃ 第３の端子
１００、１００Ａ 半導体装置
１０１ ダイパッド
１０２ モールド樹脂
１０２ａ 開口部
Ｌ１ 第１のリード
Ｌ１ａ 第１のリードの一端
Ｌ２ 第２のリード
Ｌ２ａ 第２のリードの一端
Ｌ３ 第３のリード
Ｌ３ａ 第３のリードの一端
Ｍ１ 第１の嵌合用溝
Ｍ２ 第２の嵌合用溝
Ｓ 接続子
Ｓ１ 第１の接続部材
Ｓ１ａ 第１の接続部材の一端
Ｓ１ｂ 第１の接続部材の他端
Ｓ２ 第２の接続部材
Ｓ２ａ 第２の接続部材の一端
Ｓ２ｂ 第２の接続部材の他端
Ｓ３ 支持部材

Claims (14)

  1. 導電性を有する板状のダイパッドと、
    前記ダイパッド上に配置され、少なくとも３つの端子を有し、前記ダイパッドの上面と第１の端子が電気的に接続された半導体素子と、
    前記ダイパッドと電気的に接続された第１のリードと、
    前記半導体素子の第２の端子に一端が電気的に接続され導電性を有する第１の接続部材と、前記半導体素子の第３の端子に一端が電気的に接続され導電性を有する第２の接続部材と、前記第１の接続部材と前記第２の接続部材との間を支持する支持部材と、を有する接続子と、
    前記第１の接続部材の他端に一端が電気的に接続された第２のリードと、
    前記第２の接続部材の他端に一端が電気的に接続された第３のリードと、
    前記支持部材が露出した状態で、前記ダイパッド、前記半導体素子、前記第１の接続部材の少なくとも一部、前記第２の接続部材の少なくとも一部、前記第１のリードの一端、前記第２のリードの一端、および、前記第３のリードの一端を封止するモールド樹脂と、を備え、
    前記第２のリードと前記第３のリードとの間が絶縁されるように、前記支持部材の少なくとも一部が切断される
    ことを特徴とする半導体装置。
  2. 前記第２のリードと前記第３のリードとの間が絶縁されるように、前記支持部材の少なくとも一部が除去される
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記支持部材の除去される部分には、切断のための切断用溝が形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記切断用溝は、前記支持部材の切断の方向に沿って形成されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記支持部材の除去される部分の厚さは、前記第２のリードおよび前記第３のリードの厚さよりも薄い
    ことを特徴とする請求項１ないし４のいずれか一項に記載の半導体装置。
  6. 前記半導体素子の前記第１の端子は前記半導体素子の下面に配置され、前記半導体素子の前記第２の端子および前記第３の端子は前記半導体素子の上面に配置されている
    ことを特徴とする請求項１ないし５のいずれか一項に記載の半導体装置。
  7. 前記第２のリードの一端に第１の嵌合用溝が形成されており、
    前記第１の接続部材の他端は、前記第１の嵌合用溝に嵌合された状態で前記第２のリードの一端に接続され、
    前記第３のリードの一端に第２の嵌合用溝が形成されており、
    前記第２の接続部材の他端は、前記第２の嵌合用溝に嵌合された状態で前記第３のリードの一端に接続されている
    ことを特徴とする請求項１ないし６のいずれか一項に記載の半導体装置。
  8. 前記第１の接続部材の他端は、前記第２のリードの一端の側面と接続され、前記第２の接続部材の他端は、前記第３のリードの一端の側面と接続されている
    ことを特徴とする請求項１ないし６のいずれか一項に記載の半導体装置。
  9. 前記第２のリードの一端の上面および前記第３のリードの一端の上面の前記ダイパッドの上面に対する高さは、前記第１の接続部材の他端の上面および前記第２の接続部材の他端の上面の前記ダイパッドの上面に対する高さと等しい
    ことを特徴とする請求項７または８に記載の半導体装置。
  10. 前記半導体素子の前記第１の端子と前記ダイパッドの上面とは、半田付けにより電気的に接続されていることを特徴とする請求項１ないし７のいずれか一項に記載の半導体装置。
  11. 導電性を有する板状のダイパッドと、前記ダイパッド上に配置され、少なくとも３つの端子を有し、前記ダイパッドの上面と第１の端子が電気的に接続された半導体素子と、前記ダイパッドと電気的に接続された第１のリードと、第２のリードと、第３のリードと、モールド樹脂と、を備えた半導体装置に適用される接続子であって、
    前記接続子は、前記半導体素子の第２の端子に一端が電気的に接続され、第３のリードの一端に前記第２の接続部材の他端が電気的に接続され、前記第２のリードの一端に前記第１の接続部材の他端が電気的に接続され、導電性を有する第１の接続部材と、前記半導体素子の第３の端子に一端が電気的に接続され、導電性を有する第２の接続部材と、前記第１の接続部材と前記第２の接続部材との間を支持する支持部材と、を有し、
    モールド樹脂により、前記支持部材が露出した状態で、前記ダイパッド、前記半導体素子、前記第１の接続部材の少なくとも一部、前記第２の接続部材の少なくとも一部、前記第１のリードの一端、前記第２のリードの一端、および、前記第３のリードの一端が封止され、
    前記第２のリードと前記第３のリードとの間が絶縁されるように、前記支持部材の少なくとも一部が切断される
    ことを特徴とする接続子。
  12. 導電性を有する第１、第２の接続部材と、前記第１の接続部材と前記第２の接続部材との間を支持する支持部材と、を有する接続子により、リードと半導体素子とを電気的に接続する半導体装置の製造方法であって、
    第１のリードが電気的に接続され且つ導電性を有する板状のダイパッド上に、少なくとも３つの端子を有する半導体素子を配置し、前記ダイパッドの上面と前記半導体素子の第１の端子とを電気的に接続する第１の工程と、
    前記半導体素子の第２の端子と第２のリードの一端とを、前記第１の接続部材により電気的に接続するとともに、前記半導体素子の第３の端子と第３のリードの一端とを前記第２の接続部材により電気的に接続する第２の工程と、
    モールド樹脂により、前記支持部材が露出した状態で、前記ダイパッド、前記半導体素子、前記第１の接続部材の少なくとも一部、前記第２の接続部材の少なくとも一部、前記第１のリードの一端、前記第２のリードの一端、および、前記第３のリードの一端を封止する第３の工程と、
    前記第２のリードと前記第３のリードとの間が絶縁されるように、前記支持部材の少なくとも一部を切断する第４の工程と、を備える
    ことを特徴とする半導体装置の製造方法。
  13. リードフレームから前記第１ないし第３のリードを切り離すタイミングと、前記支持部材を切断するタイミングとが同時である
    ことを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. プレス金型によりプレスカットすることにより、前記リードフレームから前記第１ないし第３のリードを切り離すとともに、前記支持部材を切断する
    ことを特徴とする請求項１２に記載の半導体装置の製造方法。
JP2011084568A 2011-04-06 2011-04-06 半導体装置、接続子、および、半導体装置の製造方法 Expired - Fee Related JP5615757B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011084568A JP5615757B2 (ja) 2011-04-06 2011-04-06 半導体装置、接続子、および、半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011084568A JP5615757B2 (ja) 2011-04-06 2011-04-06 半導体装置、接続子、および、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012222077A true JP2012222077A (ja) 2012-11-12
JP5615757B2 JP5615757B2 (ja) 2014-10-29

Family

ID=47273288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011084568A Expired - Fee Related JP5615757B2 (ja) 2011-04-06 2011-04-06 半導体装置、接続子、および、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5615757B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181235A (ja) * 1995-12-25 1997-07-11 Matsushita Electron Corp 半導体装置，その製造方法及びリードフレーム対
JP2002100716A (ja) * 2000-09-21 2002-04-05 Toshiba Corp 半導体装置の製造方法および半導体装置
US6800932B2 (en) * 1999-05-27 2004-10-05 Advanced Analogic Technologies, Inc. Package for semiconductor die containing symmetrical lead and heat sink
JP2004311539A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP2008016529A (ja) * 2006-07-04 2008-01-24 Renesas Technology Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181235A (ja) * 1995-12-25 1997-07-11 Matsushita Electron Corp 半導体装置，その製造方法及びリードフレーム対
US6800932B2 (en) * 1999-05-27 2004-10-05 Advanced Analogic Technologies, Inc. Package for semiconductor die containing symmetrical lead and heat sink
JP2002100716A (ja) * 2000-09-21 2002-04-05 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2004311539A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP2008016529A (ja) * 2006-07-04 2008-01-24 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
JP5615757B2 (ja) 2014-10-29

Similar Documents

Publication Publication Date Title
US9391006B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10170433B2 (en) Insulated circuit board, power module and power unit
CN105706236A (zh) 电极端子、电力用半导体装置以及电力用半导体装置的制造方法
US20120306086A1 (en) Semiconductor device and wiring substrate
US9171788B1 (en) Semiconductor package with small gate clip and assembly method
US7071543B2 (en) Semiconductor device and manufacturing method thereof
JP5935374B2 (ja) 半導体モジュールの製造方法
US11315850B2 (en) Semiconductor device
US9159676B2 (en) Semiconductor module
TW201539674A (zh) 四方扁平無引腳封裝及其製造方法
JP6119825B2 (ja) パワーモジュール
JP5885545B2 (ja) 樹脂封止型パワーモジュール
US9685396B2 (en) Semiconductor die arrangement
JP2015023226A (ja) ワイドギャップ半導体装置
JP5615757B2 (ja) 半導体装置、接続子、および、半導体装置の製造方法
CN102456655A (zh) 半导体模块
US9953890B2 (en) Semiconductor device
KR101629470B1 (ko) 전력용 반도체 모듈의 조립방법 및 이를 이용하여 제조된 전력용 반도체 모듈
JP2013143519A (ja) 接続子および樹脂封止型半導体装置
JP2012238749A (ja) 半導体装置
US20160093562A1 (en) Non-insulated power semiconductor module and method of manufacturing the same
JP2009164511A (ja) 半導体装置およびその製造方法
KR102394542B1 (ko) 반도체 패키지 및 그 제조 방법
US20130069217A1 (en) Semiconductor device and electrode terminal
JP2015149363A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140910

R150 Certificate of patent or registration of utility model

Ref document number: 5615757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees