JP3206716B2 - 半導体装置及びリードフレーム対 - Google Patents
半導体装置及びリードフレーム対Info
- Publication number
- JP3206716B2 JP3206716B2 JP33700895A JP33700895A JP3206716B2 JP 3206716 B2 JP3206716 B2 JP 3206716B2 JP 33700895 A JP33700895 A JP 33700895A JP 33700895 A JP33700895 A JP 33700895A JP 3206716 B2 JP3206716 B2 JP 3206716B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor chip
- lead
- electrode portion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高周波信号や大電
流信号を取り扱う回路に使用される半導体装置および当
該半導体装置の製造方法の実施に直接使用されるリード
フレーム対に関するものである。
流信号を取り扱う回路に使用される半導体装置および当
該半導体装置の製造方法の実施に直接使用されるリード
フレーム対に関するものである。
【０００２】
【従来の技術】従来より、携帯電話等に代表される移動
体通信機器の送受信用増幅器においては、８００ＭＨｚ
以上の高周波信号を増幅する際に高利得が実現できるＧ
ａＡｓＭＥＳＦＥＴやこれらの集積回路が用いられてい
る。このような高周波信号の送受信段で用いられるＭＥ
ＳＦＥＴまたは集積回路の実装体中では、チップとリー
ドフレームとの間は、ＡｕまたはＡｌ等のワイヤを用い
て接続されている。その場合、このような高周波信号が
ワイヤを流れる際のインダクタンスが大きいと、高周波
特性、特に利得を著しく低下させる。そこで、一般的に
は、ワイヤを短く，太くしたり、多数本のワイヤを用い
る等の手段を講ずることで、インダクタンスの低減を図
っていた。
体通信機器の送受信用増幅器においては、８００ＭＨｚ
以上の高周波信号を増幅する際に高利得が実現できるＧ
ａＡｓＭＥＳＦＥＴやこれらの集積回路が用いられてい
る。このような高周波信号の送受信段で用いられるＭＥ
ＳＦＥＴまたは集積回路の実装体中では、チップとリー
ドフレームとの間は、ＡｕまたはＡｌ等のワイヤを用い
て接続されている。その場合、このような高周波信号が
ワイヤを流れる際のインダクタンスが大きいと、高周波
特性、特に利得を著しく低下させる。そこで、一般的に
は、ワイヤを短く，太くしたり、多数本のワイヤを用い
る等の手段を講ずることで、インダクタンスの低減を図
っていた。
【０００３】また、大電力用トランジスタやパワーダイ
オードにおいても、大電流がワイヤに流れるために、ワ
イヤ抵抗が大きいと電圧降下によりオン抵抗や順方向電
圧の増大を招く。このため、高周波信号を扱う場合と同
様に、ワイヤを短く，太くしたり、さらに多数本のワイ
ヤを用いる等によりワイヤ抵抗を小さくするようにして
いる。
オードにおいても、大電流がワイヤに流れるために、ワ
イヤ抵抗が大きいと電圧降下によりオン抵抗や順方向電
圧の増大を招く。このため、高周波信号を扱う場合と同
様に、ワイヤを短く，太くしたり、さらに多数本のワイ
ヤを用いる等によりワイヤ抵抗を小さくするようにして
いる。
【０００４】以下、従来のワイヤを用いた実装方法につ
いて図を用いて説明する。
いて図を用いて説明する。
【０００５】図３（ａ），（ｂ）は、それぞれ従来のワ
イヤを用いた実装体の平面図及び側面図である。図３
（ａ），（ｂ）に示すように、例えばＮｉメッキされた
Ｃｕなどで構成されるリードフレーム５０は、外枠を構
成するレール５１と、該レール５１から櫛状に延びるリ
ード５２と、該各リード５２間を連結する連結リード５
３と、半導体チップを搭載するためのダイパッド５４と
を主要要素として備えている。ただし、この例では、上
記リード５２のうちの１つがダイパッド５４とレール５
１とを連結する吊りピンとして機能している。上記ダイ
パッド５４には、例えばＧａＡｓを用いたＭＥＳＦＥＴ
等の半導体チップ６０が搭載され、該半導体チップ６０
上には例えばＡｕメッキなどの金属電極部６１が形成さ
れている。そして、例えばＡｕ、Ａｌなどの配線用ワイ
ヤ６２を介して、上記リードフレーム５０のリード５２
先端と半導体チップ６０の金属電極部６１とが接続され
ている。
イヤを用いた実装体の平面図及び側面図である。図３
（ａ），（ｂ）に示すように、例えばＮｉメッキされた
Ｃｕなどで構成されるリードフレーム５０は、外枠を構
成するレール５１と、該レール５１から櫛状に延びるリ
ード５２と、該各リード５２間を連結する連結リード５
３と、半導体チップを搭載するためのダイパッド５４と
を主要要素として備えている。ただし、この例では、上
記リード５２のうちの１つがダイパッド５４とレール５
１とを連結する吊りピンとして機能している。上記ダイ
パッド５４には、例えばＧａＡｓを用いたＭＥＳＦＥＴ
等の半導体チップ６０が搭載され、該半導体チップ６０
上には例えばＡｕメッキなどの金属電極部６１が形成さ
れている。そして、例えばＡｕ、Ａｌなどの配線用ワイ
ヤ６２を介して、上記リードフレーム５０のリード５２
先端と半導体チップ６０の金属電極部６１とが接続され
ている。
【０００６】ここで、図３（ａ），（ｂ）に示す実装体
を得るための手順について簡単に説明すると、リードフ
レーム５０のダイパッド５４にＡｕＳｎ合金などを用い
て半導体チップ６０を接着した後、ワイヤボンディング
を行って、半導体チップ６０上の金属電極６１とリード
フレーム５０のリード５２先端とをワイヤ６２を介して
接続するようにしている。
を得るための手順について簡単に説明すると、リードフ
レーム５０のダイパッド５４にＡｕＳｎ合金などを用い
て半導体チップ６０を接着した後、ワイヤボンディング
を行って、半導体チップ６０上の金属電極６１とリード
フレーム５０のリード５２先端とをワイヤ６２を介して
接続するようにしている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のワイヤボンディングを利用した実装方法では、下記
のような問題があった。
来のワイヤボンディングを利用した実装方法では、下記
のような問題があった。
【０００８】すなわち、上述のように、ワイヤインダク
タンスやワイヤ抵抗を低減するためにワイヤを短くした
り、ワイヤを太くしようとしても、実装上各種諸条件の
制限があるために、現実には、ワイヤ長を５００μｍ以
下にするのは困難であり、ワイヤの太さを３００μｍ以
上にするのは困難である。また、ワイヤ本数を増加させ
ると半導体チップ上の金属電極部の大きさや数を増大さ
せる必要があるので、半導体チップの面積の増大を招く
憾みがある。
タンスやワイヤ抵抗を低減するためにワイヤを短くした
り、ワイヤを太くしようとしても、実装上各種諸条件の
制限があるために、現実には、ワイヤ長を５００μｍ以
下にするのは困難であり、ワイヤの太さを３００μｍ以
上にするのは困難である。また、ワイヤ本数を増加させ
ると半導体チップ上の金属電極部の大きさや数を増大さ
せる必要があるので、半導体チップの面積の増大を招く
憾みがある。
【０００９】加えて、高周波信号や大電流を扱う半導体
チップにおいては発熱量が大きいので、半導体チップ面
積を低減しようとすると、使用可能な電力を小さくせざ
るを得ず、かつ信頼性も十分確保できない虞れがある。
チップにおいては発熱量が大きいので、半導体チップ面
積を低減しようとすると、使用可能な電力を小さくせざ
るを得ず、かつ信頼性も十分確保できない虞れがある。
【００１０】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、半導体チップを支持する第１のリー
ドフレームとは別に信号の授受を行う第２のリードフレ
ームを設け、第２のリードフレームを半導体チップと直
接接合することにより、半導体チップの面積の増大を招
くことなく、半導体チップとリードフレームとの間の接
合部におけるインダクタンスや抵抗を低減し、かつ半導
体チップの両面からの放熱効果を得て、使用可能な電力
の増大と信頼性の向上とを図ることにある。
あり、その目的は、半導体チップを支持する第１のリー
ドフレームとは別に信号の授受を行う第２のリードフレ
ームを設け、第２のリードフレームを半導体チップと直
接接合することにより、半導体チップの面積の増大を招
くことなく、半導体チップとリードフレームとの間の接
合部におけるインダクタンスや抵抗を低減し、かつ半導
体チップの両面からの放熱効果を得て、使用可能な電力
の増大と信頼性の向上とを図ることにある。
【００１１】
【課題を解決するための手段】本発明に係る半導体装置
は、上面側に電極部を有する半導体チップと、上記半導
体チップを支持するダイパッドを有する第１のリードフ
レームと、上記半導体チップの電極部に電気的に導通す
るように上記電極部に直接接続されたリードを有し、上
記第１のリードフレームと一体に形成された第２のリー
ドフレームとを備え、上記第２のリードフレームは、上
記第１のリードフレームに対して折り返されている。
は、上面側に電極部を有する半導体チップと、上記半導
体チップを支持するダイパッドを有する第１のリードフ
レームと、上記半導体チップの電極部に電気的に導通す
るように上記電極部に直接接続されたリードを有し、上
記第１のリードフレームと一体に形成された第２のリー
ドフレームとを備え、上記第２のリードフレームは、上
記第１のリードフレームに対して折り返されている。
【００１２】これにより、第２リードフレームと半導体
チップの電極部とが直接接合されるので、ワイヤを介し
た接合に比べて接合部におけるインダクタンスや抵抗が
極めて小さくなる。しかも、半導体チップの両面にリー
ドフレームが接続され半導体チップの両面から放熱され
る構造となっているので、半導体チップの温度上昇を可
及的に抑制できる。すなわち、使用可能な電力の増大と
信頼性の向上とを図ることができる。
チップの電極部とが直接接合されるので、ワイヤを介し
た接合に比べて接合部におけるインダクタンスや抵抗が
極めて小さくなる。しかも、半導体チップの両面にリー
ドフレームが接続され半導体チップの両面から放熱され
る構造となっているので、半導体チップの温度上昇を可
及的に抑制できる。すなわち、使用可能な電力の増大と
信頼性の向上とを図ることができる。
【００１３】上記半導体装置において、以下のような好
ましい態様を採用することができる。
ましい態様を採用することができる。
【００１４】上記第２のリードフレームには、上記半導
体チップの電極部に嵌合する凸状の電極を形成しておく
ことができる。
体チップの電極部に嵌合する凸状の電極を形成しておく
ことができる。
【００１５】上記第２のリードフレームのリードのうち
上記電極部に接続される領域を含む部分が上記半導体チ
ップの表面と平行になるように、上記リードが折り返さ
れていることが好ましい。
上記電極部に接続される領域を含む部分が上記半導体チ
ップの表面と平行になるように、上記リードが折り返さ
れていることが好ましい。
【００１６】この構成により、接合部における両方の面
が互いに平行でかつ加圧方向に垂直となるので、接合部
の信頼性が向上する。
が互いに平行でかつ加圧方向に垂直となるので、接合部
の信頼性が向上する。
【００１７】本発明に係るリードフレーム対は、半導体
チップを支持するためのダイパッドを有する第１のリー
ドフレームと、上記半導体チップの上面側に形成された
電極部に電気的に導通するように直接接続され、上記第
１のリードフレームと一体に形成された第２のリードフ
レームと、上記半導体チップの上面側に形成された電極
部に電気的に導通するように直接接続され、上記第１の
リードフレームと一体に形成された第２のリードフレー
ムとを備え、上記第２のリードフレームは、上記第１の
リードフレームに対して折り返されている。
チップを支持するためのダイパッドを有する第１のリー
ドフレームと、上記半導体チップの上面側に形成された
電極部に電気的に導通するように直接接続され、上記第
１のリードフレームと一体に形成された第２のリードフ
レームと、上記半導体チップの上面側に形成された電極
部に電気的に導通するように直接接続され、上記第１の
リードフレームと一体に形成された第２のリードフレー
ムとを備え、上記第２のリードフレームは、上記第１の
リードフレームに対して折り返されている。
【００１８】この構成により、上記第２の半導体装置の
製造方法に使用するのに適したリードフレームを提供す
ることができる。
製造方法に使用するのに適したリードフレームを提供す
ることができる。
【００１９】上記第１のリードフレームと上記第２のリ
ードフレームとの境界部に形成された直線状の溝をさら
に備えていることができる。
ードフレームとの境界部に形成された直線状の溝をさら
に備えていることができる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図１および図２を用いて説明する。
て図１および図２を用いて説明する。
【００２１】（第１の実施形態） 図１（ａ）〜（ｅ）は、本発明の第１の実施の形態にお
ける半導体装置の製造工程を示す平面図及び側面図であ
る。
ける半導体装置の製造工程を示す平面図及び側面図であ
る。
【００２２】まず、図１（ａ）に示すように、例えばＮ
ｉメッキされたＣｕなどで構成され半導体チップを搭載
するための第１のリードフレーム１０と第２のリードフ
レーム２０とからなるリードフレーム対を準備する。
ｉメッキされたＣｕなどで構成され半導体チップを搭載
するための第１のリードフレーム１０と第２のリードフ
レーム２０とからなるリードフレーム対を準備する。
【００２３】第１のリードフレーム１０は、外枠を構成
するレール１１と、半導体チップを搭載するためのダイ
パッド１４と、該ダイパッド１４とレール１１とを連結
する吊りピン１６と、該吊りピンと交差して延びる連結
リード１３とを主要要素として備えている。そして、上
記ダイパッド１４には、例えばＧａＡｓを用いたＭＥＳ
ＦＥＴ等の半導体チップ６０がＡｎ・Ｓｎ合金等を用い
た接着により搭載されている。該半導体チップ６０上に
は例えばＡｕメッキなどの金属電極部６１が設けられて
おり、この金属電極部６１は、半導体チップ６０内の半
導体素子と電気的に接続されて外部機器との間で信号を
授受を行うためのものである。
するレール１１と、半導体チップを搭載するためのダイ
パッド１４と、該ダイパッド１４とレール１１とを連結
する吊りピン１６と、該吊りピンと交差して延びる連結
リード１３とを主要要素として備えている。そして、上
記ダイパッド１４には、例えばＧａＡｓを用いたＭＥＳ
ＦＥＴ等の半導体チップ６０がＡｎ・Ｓｎ合金等を用い
た接着により搭載されている。該半導体チップ６０上に
は例えばＡｕメッキなどの金属電極部６１が設けられて
おり、この金属電極部６１は、半導体チップ６０内の半
導体素子と電気的に接続されて外部機器との間で信号を
授受を行うためのものである。
【００２４】一方、第２のリードフレーム２０は、外枠
を構成するレール２１と、該レール２１から櫛状に延び
るリード２２と、該各リード２２間を連結する連結リー
ド２３とを主要要素として備えている。ただし、ダイパ
ッドや吊りピンは設けられていない。上記リード２２の
先端には、Ａｕ，Ｓｎ等の電極２２ａが形成されてい
る。ただし、半導体チップ６０の金属電極部６１にＡ
ｕ，Ｓｎ等の電極が形成されていれば、リード２２には
必ずしも電極を形成する必要はない。
を構成するレール２１と、該レール２１から櫛状に延び
るリード２２と、該各リード２２間を連結する連結リー
ド２３とを主要要素として備えている。ただし、ダイパ
ッドや吊りピンは設けられていない。上記リード２２の
先端には、Ａｕ，Ｓｎ等の電極２２ａが形成されてい
る。ただし、半導体チップ６０の金属電極部６１にＡ
ｕ，Ｓｎ等の電極が形成されていれば、リード２２には
必ずしも電極を形成する必要はない。
【００２５】そして、第１，第２のリードフレーム１
０，２０の各レール１１，２１の相対応する位置には、
それぞれ２つの位置合わせ穴１５，２５が設けられてい
る。また、第１，第２のリードフレーム１０，２０の各
レール１１，２１の寸法は同じであり、各連結リード１
３，２３の寸法も同じである。
０，２０の各レール１１，２１の相対応する位置には、
それぞれ２つの位置合わせ穴１５，２５が設けられてい
る。また、第１，第２のリードフレーム１０，２０の各
レール１１，２１の寸法は同じであり、各連結リード１
３，２３の寸法も同じである。
【００２６】次に、図１（ｂ）に示すように、第１のリ
ードフレーム１０の上方に第２のリードフレーム２０を
位置させた後下降させて両者を位置合わせする。このと
き、各リードフレーム１０，２０のレール１１，２１同
士、連結リード１３，２３同士及び位置合わせ穴１５，
２５同士の位置を一致させる。また、次に、図１
（ｃ），（ｄ）に示すように、第１のリードフレーム１
０と第２のリードフレーム２０を重ね合わせる。ただ
し、図１（ｃ），（ｄ）は、それぞれ両者を重ね合わせ
た状態を示す平面図及び断面図である。
ードフレーム１０の上方に第２のリードフレーム２０を
位置させた後下降させて両者を位置合わせする。このと
き、各リードフレーム１０，２０のレール１１，２１同
士、連結リード１３，２３同士及び位置合わせ穴１５，
２５同士の位置を一致させる。また、次に、図１
（ｃ），（ｄ）に示すように、第１のリードフレーム１
０と第２のリードフレーム２０を重ね合わせる。ただ
し、図１（ｃ），（ｄ）は、それぞれ両者を重ね合わせ
た状態を示す平面図及び断面図である。
【００２７】その際、各リードフレーム１０，２０の位
置合わせ穴１５，２５をピンなどによって固定すること
により、各リードフレーム１０，２０を精度良く重ね合
わせることができる。そして、半導体チップ６０上の金
属電極部６１と第２のリードフレーム２０のリード２２
先端の電極２２ａとの間を加熱し、かつ加重及び超音波
を印加して、両者を接合する。
置合わせ穴１５，２５をピンなどによって固定すること
により、各リードフレーム１０，２０を精度良く重ね合
わせることができる。そして、半導体チップ６０上の金
属電極部６１と第２のリードフレーム２０のリード２２
先端の電極２２ａとの間を加熱し、かつ加重及び超音波
を印加して、両者を接合する。
【００２８】この接合において、荷重は１００ー２００
ｇ／チップ、温度は２００ー４００℃程度が好ましく、
さらに温度は半導体チップ６０をダイパッド１４に接着
する際の温度よりも低温であることが好ましい。なお、
Ａｕ・Ｓｎ合金を用いた接合においては、上記半導体チ
ップ６０の裏面と第１のリードフレーム１０のダイパッ
ド１４との間、第２のリードフレーム２０のリード２２
と金属電極部６１との間をそれぞれ仮接合してからオー
ブン等で熱処理を行ない同時に溶融、接合させても良
い。また、半導体チップ６０の金属電極部６１と第２の
リードフレーム２０のリード２２との間の接合は、リー
ド２２の先端部及び金属電極部６１のうち少なくともい
ずれか一方に、Ａｕ，Ｓｎ，またはＡｕ・Ｓｎ合金から
なる電極を形成しておけば、接合時の相手金属との反応
によってＡｕ・Ｓｎ合金を形成することができる。
ｇ／チップ、温度は２００ー４００℃程度が好ましく、
さらに温度は半導体チップ６０をダイパッド１４に接着
する際の温度よりも低温であることが好ましい。なお、
Ａｕ・Ｓｎ合金を用いた接合においては、上記半導体チ
ップ６０の裏面と第１のリードフレーム１０のダイパッ
ド１４との間、第２のリードフレーム２０のリード２２
と金属電極部６１との間をそれぞれ仮接合してからオー
ブン等で熱処理を行ない同時に溶融、接合させても良
い。また、半導体チップ６０の金属電極部６１と第２の
リードフレーム２０のリード２２との間の接合は、リー
ド２２の先端部及び金属電極部６１のうち少なくともい
ずれか一方に、Ａｕ，Ｓｎ，またはＡｕ・Ｓｎ合金から
なる電極を形成しておけば、接合時の相手金属との反応
によってＡｕ・Ｓｎ合金を形成することができる。
【００２９】この工程の後、半導体チップ６０及び各リ
ードフレーム１０，２０のうち半導体チップ６０に近い
部分を樹脂等でモールドした後、各半導体チップ６０間
が分離し、かつ各リード２２が分離するように切断する
ことにより、半導体装置が完成する。
ードフレーム１０，２０のうち半導体チップ６０に近い
部分を樹脂等でモールドした後、各半導体チップ６０間
が分離し、かつ各リード２２が分離するように切断する
ことにより、半導体装置が完成する。
【００３０】以上のように、本実施形態では、第２のリ
ードフレーム２０のリード２２と半導体チップ６０の金
属電極部６１とがワイヤを介することなく直接接合され
るので、接合部におけるインダクタンスや抵抗を極めて
小さくすることができる。しかも、半導体チップ６０の
裏面だけでなく上面もリード２２に直接接続されている
ので、従来のようにワイヤで接続するものに比べて、半
導体チップ６０内で発生した熱がリード２２を介しても
放散され、放熱量が増大する。すなわち、半導体チップ
６０の両面からの放熱により放熱量が増大することで、
使用可能な電力の増大と信頼性の向上とを図ることがで
きるのである。
ードフレーム２０のリード２２と半導体チップ６０の金
属電極部６１とがワイヤを介することなく直接接合され
るので、接合部におけるインダクタンスや抵抗を極めて
小さくすることができる。しかも、半導体チップ６０の
裏面だけでなく上面もリード２２に直接接続されている
ので、従来のようにワイヤで接続するものに比べて、半
導体チップ６０内で発生した熱がリード２２を介しても
放散され、放熱量が増大する。すなわち、半導体チップ
６０の両面からの放熱により放熱量が増大することで、
使用可能な電力の増大と信頼性の向上とを図ることがで
きるのである。
【００３１】（第２の実施形態） 図２（ａ）〜（ｄ）は、本発明の第２の実施形態におけ
る半導体装置の製造工程を示す平面図及び側面図であ
る。
る半導体装置の製造工程を示す平面図及び側面図であ
る。
【００３２】まず、図２（ａ）に示すように、第１リー
ドフレーム１０と第２リードフレーム２０とを準備す
る。本実施形態においても、第１リードフレーム１０と
第２リードフレーム２０とは、位置合わせ穴がない点を
除けば、上記第１の実施形態と同じ構造である。ただ
し、本実施形態では、第１リードフレーム１０と第２リ
ードフレーム２０とは、一体的なリードフレーム対を構
成しており、両者間には折り返し用溝Ｇrvが設けられて
いる。そして、第１，第２リードフレーム１０，２０の
各レール１１，２１同士と、各連結リード１３，２３同
士とは、折り返し用溝Ｇrvに関して互いに対称となる位
置に設けられており、寸法も同じである。そして、第１
のリードフレーム１０のダイパッド１４には、Ａｕ・Ｓ
ｎ合金の形成などによって半導体チップ６０の裏面が接
着されており、半導体チップ６０の上面には、金属電極
部６１が設けられている。
ドフレーム１０と第２リードフレーム２０とを準備す
る。本実施形態においても、第１リードフレーム１０と
第２リードフレーム２０とは、位置合わせ穴がない点を
除けば、上記第１の実施形態と同じ構造である。ただ
し、本実施形態では、第１リードフレーム１０と第２リ
ードフレーム２０とは、一体的なリードフレーム対を構
成しており、両者間には折り返し用溝Ｇrvが設けられて
いる。そして、第１，第２リードフレーム１０，２０の
各レール１１，２１同士と、各連結リード１３，２３同
士とは、折り返し用溝Ｇrvに関して互いに対称となる位
置に設けられており、寸法も同じである。そして、第１
のリードフレーム１０のダイパッド１４には、Ａｕ・Ｓ
ｎ合金の形成などによって半導体チップ６０の裏面が接
着されており、半導体チップ６０の上面には、金属電極
部６１が設けられている。
【００３３】次に、図２（ｂ）の斜視図に示すように、
第１リードフレーム１０に対して第２リードフレーム２
０を折り返し用溝Ｇrvに沿って折り返す。
第１リードフレーム１０に対して第２リードフレーム２
０を折り返し用溝Ｇrvに沿って折り返す。
【００３４】そして、図２（ｃ），（ｄ）に示すよう
に、各リードフレーム１０，２０の各レール１１，２１
同士及び各連結リード１３，２３同士を重ね合わせると
ともに、リード２２の電極２２ａと半導体チップ６０の
金属電極部６１とを重ね合わせて両者を接続する。ただ
し、図２（ｃ），（ｄ）は、それぞれ各リードフレーム
１０，２０を互いに重ね合わせた状態を示す平面図及び
側面図である。この際の加熱温度，加重，超音波の印加
等の条件は、上記第１の実施形態で説明した条件と同じ
でよい。
に、各リードフレーム１０，２０の各レール１１，２１
同士及び各連結リード１３，２３同士を重ね合わせると
ともに、リード２２の電極２２ａと半導体チップ６０の
金属電極部６１とを重ね合わせて両者を接続する。ただ
し、図２（ｃ），（ｄ）は、それぞれ各リードフレーム
１０，２０を互いに重ね合わせた状態を示す平面図及び
側面図である。この際の加熱温度，加重，超音波の印加
等の条件は、上記第１の実施形態で説明した条件と同じ
でよい。
【００３５】したがって、本実施形態においても、上記
第１の実施形態と同様に、接合部におけるインダクタン
スや抵抗の低減と、使用可能な電力の増大及び信頼性の
向上を図ることができる。
第１の実施形態と同様に、接合部におけるインダクタン
スや抵抗の低減と、使用可能な電力の増大及び信頼性の
向上を図ることができる。
【００３６】加えて、本実施形態では、第１のリードフ
レーム１０と第２のリードフレーム２０とが一体化され
たリードフレーム対を用いているため、各リードフレー
ム１０，２０間の位置合わせ精度が向上するという利点
がある。
レーム１０と第２のリードフレーム２０とが一体化され
たリードフレーム対を用いているため、各リードフレー
ム１０，２０間の位置合わせ精度が向上するという利点
がある。
【００３７】（他の実施形態） 上記第１，第２の実施形態において、重ね合わされるあ
るいは折り返される第２のリードフレーム２０におい
て、半導体チップ６０の金属電極部６１に接続されるリ
ード２２の先端部を、半導体チップ６０の裏面がボンデ
ィングされている第１のリードフレーム１０の面と平行
になるように折り曲げておくことにより、両者間の接続
をより精度よく行うことができる。
るいは折り返される第２のリードフレーム２０におい
て、半導体チップ６０の金属電極部６１に接続されるリ
ード２２の先端部を、半導体チップ６０の裏面がボンデ
ィングされている第１のリードフレーム１０の面と平行
になるように折り曲げておくことにより、両者間の接続
をより精度よく行うことができる。
【００３８】上記第１の実施形態において、位置合わせ
部として位置合わせ穴を設けたが、位置合わせマークと
なる例えば十字線等を各リードフレームに描いておいて
もよい。あるいは、エンボス加工により一方のリードフ
レームに凹部を他方のリードフレームに凸部を設けてお
いて、この凹凸部を重ね合わせることで、リードと電極
部との位置合わせを行うようにしてもよい。
部として位置合わせ穴を設けたが、位置合わせマークと
なる例えば十字線等を各リードフレームに描いておいて
もよい。あるいは、エンボス加工により一方のリードフ
レームに凹部を他方のリードフレームに凸部を設けてお
いて、この凹凸部を重ね合わせることで、リードと電極
部との位置合わせを行うようにしてもよい。
【００３９】
【発明の効果】以上説明したように、本発明に係る半導
体装置によれば、第１のリードフレームに半導体チップ
を搭載する一方、第２リードフレームの抵抗、インダク
タンスの小さいリードを半導体チップの上面側の電極部
に折り返して直接接合するようにしたので、接合部のイ
ンダクタンスや抵抗を大幅に低減できるとともに両面か
らの放熱によって温度上昇を抑制することができ、よっ
て、半導体チップの面積の増大を招くことなく、インダ
クタンスや抵抗の低減と、使用可能な電力の増大と、信
頼性の向上とを図ることができる。
体装置によれば、第１のリードフレームに半導体チップ
を搭載する一方、第２リードフレームの抵抗、インダク
タンスの小さいリードを半導体チップの上面側の電極部
に折り返して直接接合するようにしたので、接合部のイ
ンダクタンスや抵抗を大幅に低減できるとともに両面か
らの放熱によって温度上昇を抑制することができ、よっ
て、半導体チップの面積の増大を招くことなく、インダ
クタンスや抵抗の低減と、使用可能な電力の増大と、信
頼性の向上とを図ることができる。
【００４０】また、本発明に係るリードフレーム対によ
れば、半導体チップを搭載する第１のリードフレームと
半導体チップに接続される第２のリードフレームとを設
け、第２リードフレームを折り返された構造としたの
で、上記各半導体装置の製造方法の実施に直接使用する
のに適したリードフレームの提供を図ることができる。
れば、半導体チップを搭載する第１のリードフレームと
半導体チップに接続される第２のリードフレームとを設
け、第２リードフレームを折り返された構造としたの
で、上記各半導体装置の製造方法の実施に直接使用する
のに適したリードフレームの提供を図ることができる。
【図１】本発明の第１の実施形態に係る半導体装置の実
装方法を示す平面図及び側面図である。
装方法を示す平面図及び側面図である。
【図２】本発明の第２の実施形態に係る半導体装置の実
装方法を示す平面図，斜視図及び側面図である。
装方法を示す平面図，斜視図及び側面図である。
【図３】従来の半導体装置の実装構造を示す平面図及び
側面図である。
側面図である。
１０ 第１のリードフレーム ２０ 第２のリードフレーム １１ レール ２２ リード １３ 連結リード １４ ダイパッド １５ 位置合わせ穴（位置合わせ部） １６ 吊りピン ２０ 第２のリードフレーム ２１ レール ２２ リード ２２ａ 電極 ２３ 連結リード １４ ダイパッド ２５ 位置合わせ穴（位置合わせ部） Ｇrv 折り返し用溝 ６０ 半導体チップ ６１ 金属電極部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/48
Claims (5)
- 【請求項１】 上面側に電極部を有する半導体チップ
と、 上記半導体チップを支持するダイパッドを有する第１の
リードフレームと、 上記半導体チップの電極部に電気的に導通するように上
記電極部に直接接続されたリードを有し、上記第１のリ
ードフレームと一体に形成された第２のリードフレーム
とを備え、 上記第２のリードフレームは、上記第１のリードフレー
ムに対して折り返されていることを特徴とする半導体装
置。 - 【請求項２】 請求項１記載の半導体装置において、 上記第２のリードフレームのリードには、上記半導体チ
ップの電極部に嵌合する凸状の電極が形成されているこ
とを特徴とする半導体装置。 - 【請求項３】 請求項１又は２記載の半導体装置におい
て、 上記第２のリードフレームのリードのうち上記電極部に
接続される領域を含む部分が上記半導体チップの表面と
平行になるように、上記リードが折り曲げられているこ
とを特徴とする半導体装置。 - 【請求項４】 半導体チップを支持するためのダイパッ
ドを有する第１のリードフレームと、 上記半導体チップの上面側に形成された電極部に電気的
に導通するように直接接続され、上記第１のリードフレ
ームと一体に形成された第２のリードフレームと、 上記半導体チップの上面側に形成された電極部に電気的
に導通するように直接接続され、上記第１のリードフレ
ームと一体に形成された第２のリードフレームとを備
え、 上記第２のリードフレームは、上記第１のリードフレー
ムに対して折り返されていることを特徴とするリードフ
レーム対。 - 【請求項５】 請求項４記載のリードフレーム対におい
て、 上記第１のリードフレームと上記第２のリードフレーム
との境界部に形成された直線状の溝をさらに備えている
ことを特徴とするリードフレーム対。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33700895A JP3206716B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置及びリードフレーム対 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33700895A JP3206716B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置及びリードフレーム対 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181235A JPH09181235A (ja) | 1997-07-11 |
| JP3206716B2 true JP3206716B2 (ja) | 2001-09-10 |
Family
ID=18304616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33700895A Expired - Fee Related JP3206716B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置及びリードフレーム対 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206716B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020039094A (ko) * | 2000-11-20 | 2002-05-25 | 추후보정 | 반도체 소자 패키징 어셈블리 및 그 제조 방법 |
| JP5139383B2 (ja) * | 2009-08-25 | 2013-02-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5615757B2 (ja) * | 2011-04-06 | 2014-10-29 | 新電元工業株式会社 | 半導体装置、接続子、および、半導体装置の製造方法 |
-
1995
- 1995-12-25 JP JP33700895A patent/JP3206716B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181235A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5637922A (en) | Wireless radio frequency power semiconductor devices using high density interconnect | |
| US5198964A (en) | Packaged semiconductor device and electronic device module including same | |
| KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
| JPH05283462A (ja) | ヒートシンクとプラスチック本体を有する半導体デバイスの構造 | |
| JPH10294411A (ja) | 半導体装置およびリードフレームならびに半導体装置の製造方法 | |
| JP7368450B2 (ja) | 半導体装置および接合方法 | |
| US6756686B2 (en) | Semiconductor device | |
| JP5553766B2 (ja) | 半導体装置とその製造方法 | |
| JP2000349207A (ja) | 半導体装置の実装構造及び実装方法 | |
| JP3206716B2 (ja) | 半導体装置及びリードフレーム対 | |
| JP4039258B2 (ja) | 電力用半導体装置 | |
| JP2010118577A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS6367792A (ja) | 光電子部品の実装構造 | |
| WO2011064817A1 (ja) | 半導体装置とその製造方法 | |
| JPS63202948A (ja) | リ−ドフレ−ム | |
| JP2773685B2 (ja) | 半導体装置 | |
| JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP3368140B2 (ja) | 電子部品の実装方法及びその構造 | |
| JPS61247040A (ja) | 半導体装置の製造方法 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JPS615535A (ja) | 半導体装置 | |
| JP2000133676A (ja) | 半導体装置 | |
| JP3568534B2 (ja) | 半導体装置及びその製造方法 | |
| JP3568534B6 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |