JPS6367792A - 光電子部品の実装構造 - Google Patents

光電子部品の実装構造

Info

Publication number
JPS6367792A
JPS6367792A JP61212193A JP21219386A JPS6367792A JP S6367792 A JPS6367792 A JP S6367792A JP 61212193 A JP61212193 A JP 61212193A JP 21219386 A JP21219386 A JP 21219386A JP S6367792 A JPS6367792 A JP S6367792A
Authority
JP
Japan
Prior art keywords
component
substrate
photoelectronic
pattern
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61212193A
Other languages
English (en)
Inventor
Kazuo Hironishi
一夫 廣西
Tetsuo Horimatsu
哲夫 堀松
Noboru Sonetsuji
曽根辻　昇
Masami Goto
後藤　正見
Akihiko Sugata
章彦 菅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61212193A priority Critical patent/JPS6367792A/ja
Publication of JPS6367792A publication Critical patent/JPS6367792A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 光・電変換素子、電・光変換素子を実装した角形の光電
子部品を、マウントする基板に、上面及び一方の側面が
開口した凹部を設けて、光電子部品を収容し、基板の上
面に実装したチップ部品に接続されたパターンと、光電
子部品の上面に設けた電極とを、導体箔の下面を密着さ
せ、導体箔を介して接続するように構成することにより
、接続部のインダクタンスを小さくし、高周波帯に適用
して支障がなく、且つ光電子部品の冷却効果を向上させ
る。
〔産業上の利用分野〕
本発明は、光電子部品の実装構造の改良にに関する。
ここで光電子部品とは、半導体レーザ、発光ダイオード
、フォトダイオード等の光・電変換素子、電・光変換素
子、或いは光・電変換素子、及びトランジスタ等の電子
素子を実装した光デバイスをいう。
近年は、光電子部品、及び光電子部品を駆動する、或い
は光電子部品よりの電気信号を受信するＬＳＩ、混成集
積回路等のチップ部品を、同一の基板に実装してなる、
小形、高速化された電子装置が使用されつつある。。
一方、これらの光電子部品とチップ部品間で授受するベ
ースバンド信号の帯域が、高周波帯、例えばマイクロ波
帯に拡大されるに伴い、接続部のインダクタンスが少な
く、且つ冷却効率の高い実装手段の要望が強い。
〔従来の技術〕
第２図は従来例の斜視図であって、角形の光電子部品ｌ
は、′　−・　　　　　′　゛・・−哄≠４−ニヒート
シンクを兼ねる基板５上に装着されている。
そして、光電子部品１の上面に、電極３を形成し、また
図示してないアース電極を、アースパターン７に密接し
て接続させである。
セラミックよりなる基板５には、一方の側面。
及び上面、底面にかけて、導体膜よりなるアースパター
ン７を帯状に形成し、発光部が基板５の外側（図では手
前側）になるように、光電子部品ｌを共晶合金手段、半
田接続手段等によりマウントしである。
チップ部品６は、例えば光電子部品１を駆動する集積回
路であって、基板ｓ上で、光電子部品ｌの後方に、共晶
合金手段、半田接続手段等によりマウントしである。
また、チップ部品６と光電子部品１を電気的に接続する
ため、基板５の表面には、チップ部品６の選択したリー
ドに密着接続し、光電子部品１方向に延伸したパターン
１１を予め膜形成しである。
そして、パターン１１の端末部と電極３とは、例えば金
線よりなる接続線８をワイヤボンデングして接続されて
いる。
〔発明が解決しようとする問題点〕
しかしながら上記従来例の実装構造は、光電子部品１と
チップ部品６とを、接続綿８を介して接続しているため
に、ベースバンド信号の帯域が高周波帯になると、接続
線８のインダクタンスが大きく影響して、波形に歪を生
じ、例えばマイクロ波帯に適用して支障があるという問
題点がある。
また、光電子部品１は底面のみで、基板５に密着してい
るだけである。したがって、光電子部品１の冷却が充分
でないという問題点がある。
〔問題点を解決するための手段〕
上記従来の問題点を解決するため本発明は、第１図のよ
うに、上面及び一方の側面が開口する如くに基板５の端
面に形成した凹部１０に、底面、及び三側面が壁面に密
接する如くに、光電子部品１をマウント・収容する。
そして、基板５の上面に実装した千ノブ部品６の選択し
たリードに一方の端部が接続したパターン１１の他方の
端部と、光電子部品１の上面に設けた電極３とに、短冊
形の導体箔１２を架橋重層して、光電子部品１とチップ
部品６とを接続するようにしたものである。
〔作用〕
上記本発明の手段によれば、導体箔１２は短冊形で形状
が一定しており、且つその両端の下面が、それぞれ電極
３、及びパターン１１の上面に重層し密着している。し
たがって、接続部のインダクタンスが小さくて、ベース
バンド信号の帯域が高周波帯であっても、その波形に歪
を生じない。
また、光電子部品１の底面のみならず、パッケージの三
側面が、熱伝導性が良く、且つ放熱面積の大きい基板５
に密接しているので、光電子部品１は放熱が充分に行わ
れる。
〔実施例〕
以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
第１図は本発明の一実施例を分離した状態の斜視図であ
って、角形の光電子部品１を、光電子部品１の底面、及
び三側面を、壁面に密接してマウント、収容するように
、セラミックよりなる基板５の一方の側端面に、一方の
側面及び上面が開口した箱形の凹部１０を設けである。
また、凹部１０の底面、及び基板５の側面、底面にかけ
て、導体膜よりなるアースパターン７を帯状に形成しで
ある。
基板５の表面には、チップ部品６の選択したリードに密
着接続し、光電子部品１方向に延伸したパターン１１を
予め膜形成しである。
凹部１０とは罷して図示しである光電子部品１は、その
下面が凹部１０の底面に、三側面が凹部１０の壁面にそ
れぞれ密接し、且つ発光部が基板５の外側（図では手前
側）になるように、凹部１０に挿入され、共晶合金手段
、半田接続手段等により底面ががアースパターン７に密
着して、マウントされる。
一方、導体箔１２は、例えば短冊形の銅箔であって、そ
の幅はパターン１１の幅に等しい。
光電子部品１を矢印方向に挿入して凹部１０にマウント
後に、導体箔１２の一方の端部がパターン１１の端末の
上面に、他方の端部が電極３の上面に重層され、レーザ
ー溶接、超音波溶接等により、導体箔１２は電極３．及
びパターン１１に接着、接続される。
上述のように光電子部品１が凹部１０に実装され、導体
箔１２を介して光電子部品１とチップ部品６とが接続さ
れているので、導体箔１２のインダクタンスが小さくて
、ベースバンド信号の帯域が高周波帯であっても、その
波形に歪を生じない。
また、光電子部品１は底面のみならず、三側面が、熱伝
導性が良く、且つ放熱面積の大きい基板５に密接してい
るので、放熱が充分に行われる。
なお、本発明は、図示例とは異なり、光電子部品１の上
面に、電極３の他にアース電極を設け、基板５の表面に
形成したアースパターンとアース電極とを、導体箔を介
して接続するようにしてもよいものである。
〔発明の効果〕
以上説明し−たように本発明は、光電子部品とチップ部
品との接続部のインダクタンスが小さくて、高周波帯に
適用して支障がなく、且つ光電子部品の冷却効果が向上
するという、実用上で優れた効果がある。
【図面の簡単な説明】
第１図は本発明の実施例を分離した状態の斜視図、 第２図は従来例の斜視図である。 図において、 １は光電子部品、 ３は電極、 ５は基板、 ６はチップ部品、 １０は凹部、 １１はパターン、 １２は導体箔をそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 　上面及び一方の側面が開口する如くに基板（５）の端
    面に形成された凹部（１０）に、底面、及び三側面が壁
    面に密接してマウント・収容された光電子部品（１）と
    、 該基板（５）に実装されたチップ部品（６）と、一端が
    該チップ部品（６）の選択したリードに接続されたパタ
    ーン（１１）の他方の端部と、該光電子部品（１）の電
    極（３）とに、架橋して重層接続されたた短冊形の導体
    箔（１２）とよりなることを特徴とする光電子部品の実
    装構造。
JP61212193A 1986-09-09 1986-09-09 光電子部品の実装構造 Pending JPS6367792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61212193A JPS6367792A (ja) 1986-09-09 1986-09-09 光電子部品の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61212193A JPS6367792A (ja) 1986-09-09 1986-09-09 光電子部品の実装構造

Publications (1)

Publication Number Publication Date
JPS6367792A true JPS6367792A (ja) 1988-03-26

Family

ID=16618464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61212193A Pending JPS6367792A (ja) 1986-09-09 1986-09-09 光電子部品の実装構造

Country Status (1)

Country Link
JP (1) JPS6367792A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0579440A2 (en) * 1992-07-15 1994-01-19 AT&T Corp. Method of making an assembly including patterned film submount with self-aligned electronic device
EP0571907A3 (ja) * 1992-05-29 1994-02-16 Eastman Kodak Co
SG80066A1 (en) * 1998-09-04 2001-04-17 Sony Corp Semiconductor device and package, and fabrication method thereof
JP2006303384A (ja) * 2005-04-25 2006-11-02 Shinko Electric Ind Co Ltd 光半導体素子用ステム及び光半導体装置
US7497597B2 (en) 2004-01-19 2009-03-03 Toyoda Gosei Co., Ltd. Light emitting apparatus
US7824937B2 (en) 2003-03-10 2010-11-02 Toyoda Gosei Co., Ltd. Solid element device and method for manufacturing the same
WO2012154510A2 (en) 2011-05-09 2012-11-15 Microsoft Corporation Low inductance light source module
WO2018059965A1 (de) * 2016-09-30 2018-04-05 Forschungsverbund Berlin E.V. Optischer pulsgenerator und verfahren zum betrieb eines optischen pulsgenerators
JP2021136292A (ja) * 2020-02-26 2021-09-13 富士フイルムビジネスイノベーション株式会社 発光装置、光学装置及び計測装置
JP2021136290A (ja) * 2020-02-26 2021-09-13 富士フイルムビジネスイノベーション株式会社 発光装置、光学装置及び計測装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0571907A3 (ja) * 1992-05-29 1994-02-16 Eastman Kodak Co
EP0579440A2 (en) * 1992-07-15 1994-01-19 AT&T Corp. Method of making an assembly including patterned film submount with self-aligned electronic device
EP0579440A3 (en) * 1992-07-15 1994-02-09 AT&T Corp. Method of making an assembly including patterned film submount with self-aligned electronic device
SG80066A1 (en) * 1998-09-04 2001-04-17 Sony Corp Semiconductor device and package, and fabrication method thereof
US6479889B1 (en) 1998-09-04 2002-11-12 Sony Corporation Semiconductor device package, and fabrication method thereof
US6777792B2 (en) 1998-09-04 2004-08-17 Hiroshi Yoshida Semiconductor device and package with high heat radiation effect
US7824937B2 (en) 2003-03-10 2010-11-02 Toyoda Gosei Co., Ltd. Solid element device and method for manufacturing the same
US8154047B2 (en) 2003-03-10 2012-04-10 Toyoda Gosei Co., Ltd. Solid element device and method for manufacturing the same
US8685766B2 (en) 2003-03-10 2014-04-01 Toyoda Gosei Co., Ltd. Solid element device and method for manufacturing the same
US7497597B2 (en) 2004-01-19 2009-03-03 Toyoda Gosei Co., Ltd. Light emitting apparatus
JP2006303384A (ja) * 2005-04-25 2006-11-02 Shinko Electric Ind Co Ltd 光半導体素子用ステム及び光半導体装置
WO2012154510A2 (en) 2011-05-09 2012-11-15 Microsoft Corporation Low inductance light source module
EP2707646A2 (en) * 2011-05-09 2014-03-19 Microsoft Corporation Low inductance light source module
EP2707646A4 (en) * 2011-05-09 2014-10-29 Microsoft Corp LIGHT SOURCE MODULE WITH LOW INDUCTANCE
WO2018059965A1 (de) * 2016-09-30 2018-04-05 Forschungsverbund Berlin E.V. Optischer pulsgenerator und verfahren zum betrieb eines optischen pulsgenerators
JP2019530249A (ja) * 2016-09-30 2019-10-17 フォルシュングスフェアブント ベルリン エー ファウＦｏｒｓｃｈｕｎｇｓｖｅｒｂｕｎｄ Ｂｅｒｌｉｎ ｅ．Ｖ． 光パルス発生器及び光パルス発生器の操作方法
US10802116B2 (en) 2016-09-30 2020-10-13 Forschungsverbund Berlin E.V. Optical pulse generator and method for operating an optical pulse generator
JP2021136292A (ja) * 2020-02-26 2021-09-13 富士フイルムビジネスイノベーション株式会社 発光装置、光学装置及び計測装置
JP2021136290A (ja) * 2020-02-26 2021-09-13 富士フイルムビジネスイノベーション株式会社 発光装置、光学装置及び計測装置

Similar Documents

Publication Publication Date Title
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
JPH03153063A (ja) カプセル封止した半導体パツケージ
JPS59141249A (ja) 電力チツプ・パツケ−ジ
JP7545349B2 (ja) 光モジュール
JPH1012812A (ja) 電力用半導体装置
JPS6367792A (ja) 光電子部品の実装構造
JP2003204244A (ja) Ｓａｗフィルタ
JP2001185751A (ja) 表面実装型赤外線通信モジュールの構造および駆動回路
JP2002217339A (ja) 電気部品用熱放散装置及び方法
JPH1050926A (ja) ハイブリッドモジュール
JP7542419B2 (ja) 光モジュール
JP2004335584A (ja) 半導体パッケージ
JPS62124780A (ja) 光半導体モジユ−ル
JPH04114455A (ja) 半導体装置及びその実装構造
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
JP2000183488A (ja) ハイブリッドモジュール
JPH0677361A (ja) マルチチップモジュール
JP3555304B2 (ja) 電子装置
JP2760167B2 (ja) 電子部品搭載装置
JP2794616B2 (ja) 半導体混成集積回路
JP2002184890A (ja) 表面実装型半導体装置
JP2001160631A (ja) 表面実装型赤外線通信モジュールの構造
JP2879503B2 (ja) 面実装型電子回路装置
JP2800605B2 (ja) 半導体装置
JP2540766B2 (ja) 半導体容器