JP6794734B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6794734B2
JP6794734B2 JP2016180082A JP2016180082A JP6794734B2 JP 6794734 B2 JP6794734 B2 JP 6794734B2 JP 2016180082 A JP2016180082 A JP 2016180082A JP 2016180082 A JP2016180082 A JP 2016180082A JP 6794734 B2 JP6794734 B2 JP 6794734B2
Authority
JP
Japan
Prior art keywords
back surface
bonding material
semiconductor
semiconductor device
sealing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016180082A
Other languages
English (en)
Other versions
JP2018046166A (ja
Inventor
遼一 加藤
遼一 加藤
広道 郷原
広道 郷原
西村 芳孝
芳孝 西村
英司 望月
英司 望月
高橋 良和
良和 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016180082A priority Critical patent/JP6794734B2/ja
Publication of JP2018046166A publication Critical patent/JP2018046166A/ja
Application granted granted Critical
Publication of JP6794734B2 publication Critical patent/JP6794734B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体装置は、積層基板のおもて面に上部はんだを介して半導体素子を接合した後に、積層基板の裏面に下部はんだを介して冷却部を接合して、半導体素子及び積層基板を封止部材で封止することで得られる。この際、上部はんだには、錫(Sn)−ビスマス(Bi)系等の合金が用いられる。下部はんだには、共晶のパラジウム(Pb)−Sn系、Sn−アンチモン(Sb)系、Sn−Bi系等の合金が用いられる。
特許第4893095号公報
しかし、半導体装置は、上部はんだ及び下部はんだの組み合わせに応じて、積層基板の裏面に下部はんだを介して冷却部を接合する際に、上部はんだが溶融してしまい、半導体素子のショートが発生するおそれがあり、半導体装置の信頼性の低下につながってしまう。
そこで、下部はんだに上部はんだよりも融点が低い、例えば、Sn−Bi系の材料を適用することが考えられる。しかし、Sn−Bi系は、ヒートサイクル試験が行われると、熱応力によりクラックが発生する等の機械的強度が低下してしまうおそれがあり、半導体装置の信頼性の低下につながってしまう。したがって、下部はんだの材料が限定されてしまう。
また、下部はんだは、積層基板の裏面と冷却部と接合していると共に、封止部材にも囲まれている。そのため、はんだと封止部材の界面に、熱応力が生じ、亀裂や剥離等が生じる危険性がある。
本発明は、このような点に鑑みてなされたものであり、信頼性の低下を防止することができる半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、半導体素子と、絶縁板と、前記絶縁板のおもて面に配置され、前記半導体素子が第1接合材を介して設けられる回路板と、前記絶縁板の裏面に配置された金属板とを有する積層基板と、前記半導体素子と前記積層基板とを封止する封止部材と、を備え、前記封止部材の第1裏面から前記金属板の第2裏面が露出して前記第1裏面と前記第2裏面とが同一平面を成す半導体モジュールと、前記半導体モジュールの前記第1裏面及び前記第2裏面の全面に、前記第1接合材の融点より接合温度が低く、熱伝導率が40W/(m・K)以上であって、全体が均一の厚さである第2接合材を介して配置され、前記第2接合材が前記半導体モジュールとの隙間から露出されている冷却部と、を有する半導体装置が提供される。
また、上記半導体装置の製造方法が提供される。
開示の技術によれば、半導体装置の信頼性の低下を抑制することができる。
第1の実施の形態の半導体装置の側面図である。 第1の実施の形態の半導体モジュールの裏面図である。 第1の実施の形態の半導体装置の製造方法を示すフローチャートである。 参考例の半導体装置の側面図である。 参考例の半導体装置の製造方法を示すフローチャートである。 第1の実施の形態の半導体装置の要部拡大側面図である。 第2の実施の形態の半導体装置の側面図である。 第2の実施の形態の半導体モジュールの裏面図である。
以下、実施の形態について図面を用いて説明する。
[第1の実施の形態]
第1の実施の形態の半導体装置について、図1及び図2を用いて説明する。
図1は、第1の実施の形態の半導体装置の側面図である。
図2は、第1の実施の形態の半導体モジュールの裏面図である。
なお、図2は、図1の一点鎖線Y1−Y1から見た半導体モジュールの裏面を表している。
半導体装置1は、半導体モジュール2と、冷却部3とを有しており、半導体モジュール2と冷却部3とは接合材4により接合されている。
半導体モジュール2は、積層基板21と、パワー半導体素子23a,23bと、プリント基板25とを有している。
積層基板21は、絶縁板21aと、絶縁板21aの裏面に形成された金属板21bと、絶縁板21aのおもて面に形成された回路板21cとを有している。
絶縁板21aは、アルミナ、窒化アルミニウム、窒化珪素等のセラミックスの絶縁性の材質により構成されている。
金属板21bは、熱伝導率が高いアルミニウム、鉄、銀、銅等により構成されている。このような金属板21bは、後述する接合材4と接合する。
回路板21cは、導電性に優れた銅等の金属等により構成されており、複数の回路パターン21c1〜21c4を含んでいる。
パワー半導体素子23a,23bは、例えば、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等である。パワー半導体素子23a,23bは、2つに限らず、必要に応じた数が設けられる。また、パワー半導体素子23a,23bは、回路パターン21c2,21c3上に、はんだ22a,22bを介してそれぞれ配置されている。
プリント基板25は、おもて面に回路パターン(図示を省略)が形成されており、回路パターンと電気的に接続されているピン型端子が形成されている。このようなプリント基板25は、ピン型端子によりパワー半導体素子23a,23bの主電極等にはんだ24a,24bを介して電気的に配置されている。なお、プリント基板25は、必ずしも半導体モジュール2内に配置されなくともよい。半導体モジュール2を形成後に、積層基板21等に設けられた外部導出端子に、プリント基板25を接続してもよい。
なお、図1等には、パワー半導体素子23a,23bとプリント基板25がピン型端子で接続されている。しかし、パワー半導体素子23a,23bとプリント基板25、回路板21cと、外部導出端子(図示を省略)とは、リードフレームやワイヤーボンディングによって接続されていてもよい。
なお、はんだ22a,22b,24a,24bは、その液相線の温度が、後述する接合材4の接合温度以上である。そのようなはんだ22a,22b,24a,24bは、例えば、Sn−Pd系、Sn−Cu系、Sn−Sb系等の合金が用いられる。また、はんだ24a,24bは、はんだ22a,22bよりも柔らかく、例えば、200N/(mm2)(ビッカース硬さ)以下である。なお、接合温度とは、接合材4を加熱して、接合するときの温度である。
封止部材26は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂等の耐熱性の有機樹脂で構成されている。このような封止部材26は、積層基板21と、パワー半導体素子23a,23bと、プリント基板25とを封止している。封止部材26は、図1及び図2に示されるように、積層基板21の絶縁板21aまでを封止して、金属板21bは封止しておらず、少なくとも、金属板21bの冷却部3と対向する面は露出されている。図1では、金属板21bの周囲の封止部材26の最下面と、金属板21bの冷却部3と対向する面とが同一平面である場合を示している。
このような半導体モジュール2は、所定の金型内にパワー半導体素子23a,23bが設けられ、当該パワー半導体素子23a,23bにプリント基板25が設けられた積層基板21をセットして、当該金型内を樹脂で充填することにより得られる。
また、冷却部3は、熱伝導率が高いアルミニウム、鉄、銀、銅等により構成されている。さらに、冷却部3は、耐食性を向上させるために、例えば、ニッケル等のめっき材により表面がめっきされてもよい。しかし、接合材4は、はんだ22a,22b,24a,24bの場合と違い、信頼性を損ねることなく、アルミニウム、鉄、銀、銅等の冷却部3と直に接合することができる。
なお、めっき材は、酸化を防止するものであり、めっきされた冷却部3は接合材4と接合するようになる。冷却部3は、半導体モジュール2から発生した熱が伝導されて、その熱を外部に放出する。このような冷却部3は、例えば、冷却フィン、または、内部に液体が流通して半導体モジュール2を冷却する冷却装置を適用することができる。また、冷却部3は、板状の形状であってもよい。
接合材4は、半導体モジュール2の裏面全面に塗布されている。すなわち、接合材4は、半導体モジュール2の裏面に露出されている金属板21bの冷却部3に対向する全面と、金属板21bの周りの封止部材26とを覆うように塗布されている。このような接合材4は、有機樹脂と、有機樹脂に含有させた熱伝導材とにより構成されている。そして、接合材4は、はんだ22a,22b,24a,24bの融点より低い温度(接合温度)で接合することができる。具体的には、接合温度は、180℃以上、250℃以下程度である。なお、この接合温度は、有機樹脂のガラス転移温度に依存する。有機樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂等であって、封止部材26と同種のものが好ましい。封止部材26と同種の有機樹脂であると、封止部材26との密着強度が高くなるからである。熱伝導材は、例えば、銀、銅、金、ニッケル、クロム、アルミニウム等の金属の粒子、または、これらによる合金の粒子、また、窒化アルミニウム、炭化シリコン、アルミナ等のセラミックスの粒子といった比較的熱伝導性に優れたものである。
熱伝導材の熱伝導率は、120W/(m・K)以上、420W/(m・K)以下であることが好ましく、より好ましくは、180W/(m・K)以上である。
接合材4における熱伝導材の含有量は、熱伝導性及び剛性の観点から、50wt%以上、99wt%以下が好ましく、より好ましくは85wt%以上、99wt%以下である。また、その直径は、数μm以上、数十μm以下が好ましく、より好ましくは5μm以上、50μm以下程度である。直径が小さいと均一に分散しづらい。また、大きすぎると粒子間に有機樹脂が入り込みやすくなり、ち密な構造となりづらい。また、その形状は、球状または柱状でもよい。複数の粒径の熱伝導材が混合されていてもよい。
接合材4は半導体モジュール2で発生した、金属板21bから伝導される熱を冷却部3に伝導させるための熱伝導力を要するためにも、接合材4の熱伝導率は、40W/(m・K)以上であることが好ましく、より好ましくは、60W/(m・K)以上である。また、接合材4の熱伝導率は、420W/(m・K)以下が好ましい。
また、半導体モジュール2の裏面に塗布された接合材4の厚さは、接合強度及び熱伝導性の観点から25μm以上、150μm以下が好ましく、より好ましくは30μm以上、100μm以下である。なお、接合材4の厚さとは、金属板21bと冷却部3との間の接合材4の厚さである。
従来のはんだ接合の場合のはんだの厚さは150μm以上、500μm以下程度であることから、接合材4の厚さを薄くすることができる。
次いで、このような半導体装置1の製造方法について、図3を用いて説明する。
図3は、第1の実施の形態の半導体装置の製造方法を示すフローチャートである。
半導体装置1は、以下の工程にしたがって製造することができる。
[ステップS1] 半導体モジュール2を組み立てる。
半導体モジュール2の組み立てはさらに以下の工程にしたがう。
[ステップS1a] 半導体モジュール2の構成を用意する。構成とは、例えば、積層基板21と、パワー半導体素子23a,23bと、プリント基板25と、封止するための部材等とを用意しておく。
また、冷却部3を予め用意しておく。
[ステップS1b] 積層基板21の回路パターン21c2,21c3上に、はんだ22a,22bを介してパワー半導体素子23a,23bを設置する。
はんだ22a,22bは、Sn−Pd系合金(融点約230℃)を用いた。積層基板21の回路パターン21c2,21c3とパワー半導体素子23a,23bとの間に設定されたはんだ22a,22bを溶融して、硬化することで、積層基板21にパワー半導体素子23a,23bを設置することができる。
[ステップS1c] パワー半導体素子23a,23bのおもて面の主電極にはんだ24a,24bを介してプリント基板25を設置する。
なお、この場合でも、ステップS1bと同様にして、パワー半導体素子23a,23bとプリント基板25との間に設定されたはんだ24a,24bを溶融して、硬化することで、パワー半導体素子23a,23bとプリント基板25とを接合することができる。
[ステップS1d] ステップS1b,S1cで積層基板21にパワー半導体素子23a,23bを設置して、パワー半導体素子23a,23bにプリント基板25を設置した構造体を封止部材26で封止する。
この際、封止部材26は、積層基板21に対して絶縁板21aまでを封止して、少なくとも、金属板21bの冷却部3と対向する全面を封止せずに露出して、半導体モジュール2を構成する。
以上により、半導体モジュール2を得ることができる。
[ステップS2] 半導体モジュール2の裏面全面に接合材4を塗布して、接合材4を介して半導体モジュール2に冷却部3を取り付ける。
接合材4は、既述の通り、熱伝導材を含んだ有機樹脂であり、はんだ22a,22b,24a,24bの融点よりも接合温度が低い。ステップS2では、ステップS1b,S1cでのはんだ22a,22b,24a,24bの溶融温度よりも低い接合温度(例えば、195℃以上、235℃以下)で接合材4を加温して、半導体モジュール2と冷却部3とを取り付けることができる。このため、ステップS2の工程により、半導体モジュール2内のはんだ22a,22b,24a,24bが溶融せずに、パワー半導体素子23a,23bのショートの発生が抑制されるようになる。
以上の工程により、図1に示した半導体装置1を製造することができる。
ここで、参考例として、半導体装置1とは別の半導体装置について、図4を用いて説明する。
図4は、参考例の半導体装置の側面図である。
なお、参考例の半導体装置10は、半導体装置1と同様の構成には、同様の符号を付して、それらの詳細な説明については省略する。
半導体装置10は、半導体モジュール20と、冷却部3とを有している。
半導体モジュール20は、積層基板21と、パワー半導体素子23a,23bと、プリント基板25とを有している。
また、半導体モジュール20では、まず、積層基板21に、パワー半導体素子23a,23bがはんだ22a,22bを介してそれぞれ設置され、パワー半導体素子23a,23bにはんだ24a,24bを介してプリント基板25が設置されている。このような積層基板21の金属板21bが、はんだに代わって設けられた接合材40を介して冷却部3に設置されて、冷却部3上でパワー半導体素子23a,23bと、積層基板21と、プリント基板25とが封止部材26で封止されて構成されている。
なお、接合材40は、積層基板21の金属板21bの全面に塗布されている。また、接合材40は、第1の実施の形態の接合材4と同様の材質、構成、性質、厚さを有している。
また、このような構成を有する半導体装置10では、従来は、積層基板21と冷却部3とがはんだによって接合されていた。ここでは、はんだに代わって、接合材40が用いられている。
次いで、このような半導体装置10の製造方法について、図5を用いて説明する。
図5は、参考例の半導体装置の製造方法を示すフローチャートである。
なお、積層基板21と、パワー半導体素子23a,23bと、プリント基板25と、冷却部3とは事前に用意されている。
[ステップS11] (ステップS1bと同様に)積層基板21の回路パターン21c2,21c3上に、はんだ22a,22bを介してパワー半導体素子23a,23bを設置する。
[ステップS12] (ステップS1cと同様に)パワー半導体素子23a,23bのおもて面の主電極にはんだ24a,24bを介してプリント基板25を設置する。
[ステップS13] ステップS11,S12で構成した積層基板21の金属板21bの全面に接合材40を塗布する。このような積層基板21を接合材40を介して冷却部3に取り付ける。
[ステップS14] 冷却部3上の、パワー半導体素子23a,23bとプリント基板25と積層基板21とを封止部材26で封止する。
以上の工程により図4に示した半導体装置10を製造することができる。
このような半導体装置10では、接合材40は、熱伝導材を含むために、封止部材26と、線膨張係数(特に図4中縦方向)が異なる。
半導体装置10において、パワー半導体素子23a,23bが動作して発熱するに伴って、半導体モジュール20も発熱する。すると、接合材40は、線膨張係数の差に基づき、封止部材26との間に隙間が生じ、封止部材26に対する密着性が低下して剥がれてしまうおそれがある。さらに、接合材40は、当該隙間により、ひび割れ等が生じるおそれがある。これは、接合材等が封止部材に囲まれたように接しており、接合材と封止部材の界面に熱応力が集中しやすいからと推測される。つまり、積層基板21と冷却器3とがはんだで接合された構造を有する半導体装置10は、はんだの代わりに、単に接合材40を適用したとしても、信頼性が低下してしまう。
一方、図3に示されたように製造された、図1に示す半導体装置1は、半導体モジュール2と、半導体モジュール2に接合材4を介して取り付けられる冷却部3とを有している。
半導体モジュール2は、パワー半導体素子23a,23bを有しており、絶縁板21aと、絶縁板21aのおもて面上に配置され、パワー半導体素子23a,23bがはんだ22a,22bを介して設けられる回路板21cと、絶縁板21aの裏面に配置された金属板21bとを有する積層基板21を有している。このような半導体モジュール2は、パワー半導体素子23a,23bと積層基板21とを封止部材26で金属板21bの裏面を露出して封止されている。そして、接合材4は、半導体モジュール2の積層基板21の金属板21bの裏面及び、半導体モジュール2の裏面の金属板21bの周囲の封止部材26にも塗布されている。そのため、半導体装置10のように、接合材40と封止部材26との間に隙間が生じることはない。封止部材26と接合材4とは積層された構造であり、熱応力によっても、線膨張係数の差に基づいて、多少変形する程度である。
また、積層基板21と冷却器3とが接合材40で接合された半導体装置10と比較すると、次のことが言える。接合材4は、半導体モジュール2の積層基板21の裏面に塗布されており、はんだ22a,22bの融点よりも接合温度が低く、熱伝導率が40W/(m・K)以上であることが好ましく、より好ましくは、60W/(m・K)以上である。
したがって、半導体モジュール2と冷却部3とを接合材4を介して接合する際には、はんだ22a,22b,24a,24bの融点よりも低い接合温度で接合材4を加温するために、はんだ22a,22b,24a,24bが溶融することがない。これにより、パワー半導体素子23a,23bのショートの発生を防止することができる。
仮に、接合材4として、熱伝導材を含む有機樹脂に代わって、融点が約260℃のSn−Sb系のはんだを用いると、半導体モジュール2と冷却部3との接合温度を260℃にした場合、半導体モジュール2内のはんだ22a,22bが溶融してしまう。この結果、パワー半導体素子23a,23bにショートが生じてしまい、半導体装置1の信頼性が低下してしまう。
また、仮に、半導体装置1において、接合材4に代わって、(はんだ22a,22bよりも融点が低い)はんだを用いる場合、はんだの厚さは200μm以上、500μm以下程度である。この場合、当該はんだを溶融するための加熱により、半導体モジュール2の封止部材26が溶融してしまうおそれがある。たとえ、封止部材26が溶けなくても、はんだは封止部材26に対して接合力が低いために、半導体装置1を構成することができなくなるおそれがある。
また、第1の実施の形態の接合材4は、熱伝導率が40W/(m・K)以上であることが好ましく、より好ましくは、60W/(m・K)以上である。さらに、接合材4の厚さは、25μm以上、150μm以下であって、はんだの場合に比べて薄くできる。このために、パワー半導体素子23a,23bで発生した熱が積層基板21の金属板21b及び接合材4を経由して適切に冷却部3に伝導して放熱される。これにより、半導体装置1を適切に冷却することができる。
さらに、接合材4は、熱伝導材を含む有機樹脂により構成されている。このため、接合材4は、半導体モジュール2の裏面のうち、特に、金属板21bの周囲の封止部材26と適切に接合することができ、半導体モジュール2と接合材4との接合信頼性を確保することができる。さらに、接合力を向上させるためには、接合材4の有機樹脂が、封止部材26と同種の材料であることが好ましい。
なお、半導体装置1の半導体モジュール2では、パワー半導体素子23a,23bとプリント基板25とを接合するはんだ24a,24bは、硬さが200N/(mm2)以下であり、はんだ22a,22bよりも柔らかいものを選択した。これにより、ヒートサイクル試験時における漏れ電流の発生を防止することができる。
次いで、積層基板21に対して塗布した接合材4と積層基板21とに段差が構成された別の形態について、図6を用いて説明する。
図6は、第1の実施の形態の半導体装置の要部拡大側面図である。
なお、図6は、半導体装置1の積層基板21の左端部を拡大して表している。
半導体モジュール2では、封止部材26は、積層基板21の絶縁板21aまでを封止しており、金属板21bは露出されている。
半導体モジュール2と冷却部3との間に設けられた接合材4は、半導体モジュール2の裏面全面に塗布されている。また、接合材4は、金属板21bの周囲の封止部材26に、その最上面4aで接していると共に、金属板21bの冷却部3に対向する主面及び側面に接していることが好ましい。これにより、接合材4の最上面4aと、金属板21bの当該主面とに段差Hが構成されている。なお、この段差Hは、例えば、20μm以上、200μm以下が好ましく、より好ましくは、50μm以上、100μm以下である。なお、接合材4の最上面4aとは、図6において、金属板21bの周囲の封止部材26と接する面である。
半導体装置1は、段差Hがある方が信頼性はより高いことがヒートサイクル試験等で確認された。これは、段差Hがあることで、接合材4と封止部材26との密着性が向上したためであることが考えらえる。線膨張係数は、封止部材26、接合材4、金属板21bの順で大きい。つまり、封止部材26と金属板21bとの間で熱応力は最も大きくなる。しかし、段差Hがあることで、金属板21bと封止部材26との接合面積は減少するので、最大熱応力は減少し、密着性が向上すると推定される。なお、かかる説明は、図6に示す半導体装置1の理解のための考察に過ぎず、半導体装置1は上記の特定の理論に限定されるものではない。
[第2の実施の形態]
第2の実施の形態では、第1の実施の形態において封止部材の形状を異ならせた場合の半導体装置について、図7及び図8を用いて説明する。
図7は、第2の実施の形態の半導体装置の側面図である。
図8は、第2の実施の形態の半導体モジュールの裏面図である。
なお、図8は、図7の一点鎖線Y2−Y2から見た半導体モジュールの裏面である。
図7及び図8に示される半導体装置1aは、第1の実施の形態の半導体装置1と同様の構成には同様の符号を付している。
このような半導体装置1aでは、半導体モジュール2aと、冷却部3とを有しており、半導体モジュール2aと冷却部3とは接合材4により接合されている。
半導体モジュール2aは、積層基板21と、パワー半導体素子23a,23bと、プリント基板25とを有している。さらに、半導体モジュール2aは、積層基板21と、パワー半導体素子23a,23bと、プリント基板25とが封止部材126で封止されている。
封止部材126は、第1の実施の形態と同様に、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂等の耐熱性の有機樹脂で構成されている。このような封止部材126は、積層基板21と、パワー半導体素子23a,23bと、プリント基板25とを封止している。但し、封止部材26は、図7及び図8に示されるように、積層基板21の絶縁板21aまでを封止して、金属板21bは封止しておらず、金属板21bの冷却部3と対向する面は露出されている。
封止部材126は、さらに、半導体モジュール2aの裏面の金属板21bの周囲の接合材4に密着する領域であって、半導体モジュール2aの裏面側の外側に外周部に沿って凸部126aが形成されている。また、このような凸部126aは半導体モジュール2aの裏面に対して、例えば、100μm以上、200μm以下の均一の高さである。また、凸部126aの図7中の最下面は、金属板21bの冷却部3に対向する主面と同一平面である。
なお、半導体モジュール2aは、所定の金型内にパワー半導体素子23a,23bが設けられ、当該パワー半導体素子23a,23bにプリント基板25が設けられた積層基板21をセットして、当該金型内を樹脂で充填することにより得られる。半導体モジュール2aの場合には、凸部126aに対応する構成が金型内に予め形成されている。
このように半導体モジュール2aは、封止部材126の裏面に凸部126aが設けられているために、冷却部3に対して接合材4を介して平行に設置することができる。このため、接合材4の均一性が向上する。また、封止部材126の裏面に凸部126aを設けることで、接合材4は、金属板21bを埋めて、当該凸部126aと金属板21bとの間を埋め合わせる。これにより、接合材4の封止部材126に対する接合面積が増加するに伴って、接合力も増加する。
1,1a 半導体装置
2,2a 半導体モジュール
3 冷却部
4 接合材
4a 最上面
21 積層基板
21a 絶縁板
21b 金属板
21c 回路板
21c1〜21c4 回路パターン
22a,22b,24a,24b はんだ
23a,23b パワー半導体素子
25 プリント基板
26,126 封止部材
126a 凸部

Claims (20)

  1. 半導体素子と、
    絶縁板と、前記絶縁板のおもて面に配置され、前記半導体素子が第1接合材を介して設けられる回路板と、前記絶縁板の裏面に配置された金属板とを有する積層基板と、
    前記半導体素子と前記積層基板とを封止する封止部材と、
    を備え、前記封止部材の第1裏面から前記金属板の第2裏面が露出して前記第1裏面と前記第2裏面とが同一平面を成す半導体モジュールと、
    前記半導体モジュールの前記第1裏面及び前記第2裏面の全面に、前記第1接合材の融点より接合温度が低く、熱伝導率が40W/(m・K)以上であって、全体が均一の厚さである第2接合材を介して配置され、前記第2接合材が前記半導体モジュールとの隙間から露出されている冷却部と、
    を有する半導体装置。
  2. 半導体素子と、
    絶縁板と、前記絶縁板のおもて面に配置され、前記半導体素子が第1接合材を介して設けられる回路板と、前記絶縁板の裏面に配置された金属板とを有する積層基板と、
    前記半導体素子と前記積層基板とを封止する封止部材と、
    を備え、前記封止部材の第1裏面から前記金属板の第2裏面が露出して前記第2裏面が前記第1裏面よりも外側に突出した半導体モジュールと、
    前記半導体モジュールの前記第1裏面及び前記第2裏面の全面に、前記第1接合材の融点より接合温度が低く、熱伝導率が40W/(m・K)以上の第2接合材を介して配置され、前記第2接合材が前記半導体モジュールとの隙間から露出されている冷却部と、
    を有する半導体装置。
  3. 前記第2接合材は、熱伝導材を含む有機樹脂により構成されている、
    請求項1または2に記載の半導体装置。
  4. 前記有機樹脂は、耐熱性を備える耐熱樹脂である、
    請求項に記載の半導体装置。
  5. 前記耐熱樹脂は、エポキシ樹脂、フェノール樹脂、マレイミド樹脂のいずれかである、
    請求項記載の半導体装置。
  6. 前記第2接合材は、前記熱伝導材を50wt%以上、99wt%以下含有している、
    請求項に記載の半導体装置。
  7. 前記封止部材は、有機樹脂により構成されている、
    請求項に記載の半導体装置。
  8. 前記熱伝導材は、金属粒子である、
    請求項に記載の半導体装置。
  9. 前記金属粒子は、銀、銅、金、ニッケル、クロム、アルミニウム、または、これらによる合金である、
    請求項に記載の半導体装置。
  10. 前記熱伝導材は、窒化アルミニウム、炭化シリコン、アルミナのいずれかである、
    請求項に記載の半導体装置。
  11. 前記熱伝導率は、120W/(m・K)以上である、
    請求項1または2に記載の半導体装置。
  12. 前記第2接合材の厚さは、25μm以上、150μm以下である、
    請求項1または2に記載の半導体装置。
  13. 前記第2接合材の厚さは、30μm以上、100μm以下である、
    請求項12に記載の半導体装置。
  14. 前記第2接合材は、前記封止部材から露出する前記金属板を埋設して、前記第2接合材の前記封止部材と接する最上面と、前記金属板の前記冷却部と対向する主面とに段差が構成されている、
    請求項に記載の半導体装置。
  15. 前記段差は、20μm以上、200μm以下である、
    請求項14に記載の半導体装置。
  16. 半導体素子と、
    絶縁板と、前記絶縁板のおもて面に配置され、前記半導体素子が第1接合材を介して設けられる回路板と、前記絶縁板の裏面に配置された金属板とを有する積層基板と、
    前記半導体素子と前記積層基板とを封止する封止部材と、
    を備え、前記封止部材の第1裏面から前記金属板の第2裏面が露出して前記第1裏面の外周部に沿って凸部が形成されている半導体モジュールと、
    前記半導体モジュールの前記第1裏面及び前記第2裏面の全面に、前記第1接合材の融点より接合温度が低く、熱伝導率が40W/(m・K)以上の第2接合材を介して、前記第2接合材が前記金属板と、前記凸部及び前記金属板の間とを埋設するように配置され、前記第2接合材が前記半導体モジュールとの隙間から露出されている冷却部と、
    を有する半導体装置。
  17. 前記封止部材と前記第2接合材とはそれぞれ同種の材料である、
    請求項1乃至16のいずれかの半導体装置。
  18. 半導体素子及び、絶縁板と、前記絶縁板のおもて面に配置され、前記半導体素子が第1接合材を介して設けられる回路板と、前記絶縁板の裏面に配置された金属板とを有する積層基板を封止部材で封止して、前記金属板の第2裏面を前記封止部材の第1裏面と同一平面を成すように露出して半導体モジュールを形成する工程と、
    前記半導体モジュールの前記第1裏面及び前記第2裏面の全面に、前記第1接合材よりも融点が低く、熱伝導率が40W/(m・K)以上であって、全体が均一の厚さである第2接合材を介して前記第2接合材が前記半導体モジュールとの隙間から露出されるように冷却部を配置する工程と、
    を有する半導体装置の製造方法。
  19. 半導体素子及び、絶縁板と、前記絶縁板のおもて面に配置され、前記半導体素子が第1接合材を介して設けられる回路板と、前記絶縁板の裏面に配置された金属板とを有する積層基板を封止部材で封止して、前記金属板の第2裏面を前記封止部材の第1裏面よりも外側に突出させた半導体モジュールを形成する工程と、
    前記半導体モジュールの前記第1裏面及び前記第2裏面の全面に、前記第1接合材よりも融点が低く、熱伝導率が40W/(m・K)以上の第2接合材を介して前記第2接合材が前記半導体モジュールとの隙間から露出されるように冷却部を配置する工程と、
    を有する半導体装置の製造方法。
  20. 半導体素子及び、絶縁板と、前記絶縁板のおもて面に配置され、前記半導体素子が第1接合材を介して設けられる回路板と、前記絶縁板の裏面に配置された金属板とを有する積層基板を封止部材で封止して、前記金属板の第2裏面を露出して封止して、前記第2裏面が露出される前記封止部材の第1裏面の外周部に沿って凸部が形成されている半導体モジュールを形成する工程と、
    前記半導体モジュールの前記第1裏面及び前記第2裏面の全面に、前記第1接合材よりも融点が低く、熱伝導率が40W/(m・K)以上の第2接合材を介して、前記第2接合材が前記金属板と、前記凸部及び前記金属板の間とを埋設し、前記第2接合材が前記半導体モジュールとの隙間から露出されるように冷却部を配置する工程と、
    を有する半導体装置の製造方法。
JP2016180082A 2016-09-15 2016-09-15 半導体装置及び半導体装置の製造方法 Active JP6794734B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016180082A JP6794734B2 (ja) 2016-09-15 2016-09-15 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016180082A JP6794734B2 (ja) 2016-09-15 2016-09-15 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018046166A JP2018046166A (ja) 2018-03-22
JP6794734B2 true JP6794734B2 (ja) 2020-12-02

Family

ID=61695016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016180082A Active JP6794734B2 (ja) 2016-09-15 2016-09-15 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6794734B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150742A (ja) * 1998-11-18 2000-05-30 Shibafu Engineering Kk 伝熱シート、半導体装置及び伝熱シートの製造方法
JP2006253183A (ja) * 2005-03-08 2006-09-21 Hitachi Ltd 半導体パワーモジュール
JP4893095B2 (ja) * 2006-05-01 2012-03-07 日立金属株式会社 回路基板およびこれを用いた半導体モジュール
JP2009088330A (ja) * 2007-10-01 2009-04-23 Hitachi Metals Ltd 半導体モジュール
WO2013099545A1 (ja) * 2011-12-26 2013-07-04 三菱電機株式会社 電力用半導体装置及びその製造方法
JP2014143342A (ja) * 2013-01-25 2014-08-07 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
WO2015033515A1 (ja) * 2013-09-04 2015-03-12 三菱電機株式会社 半導体モジュール及びインバータ装置

Also Published As

Publication number Publication date
JP2018046166A (ja) 2018-03-22

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
JP6272512B2 (ja) 半導体装置および半導体装置の製造方法
JP5214936B2 (ja) 半導体装置
TW201448137A (zh) 功率覆蓋結構及其製造方法
TW201830590A (zh) 功率覆蓋結構及其製造方法
JP3988735B2 (ja) 半導体装置及びその製造方法
JP6877600B1 (ja) 半導体装置
JP2007088030A (ja) 半導体装置
JP4407521B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
JP2018117149A (ja) 表面実装可能な半導体デバイス
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP4407509B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
JP2009147123A (ja) 半導体装置及びその製造方法
JP2005019447A (ja) モールド型半導体装置
JP6794734B2 (ja) 半導体装置及び半導体装置の製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP2010040651A (ja) 半導体装置およびその製造方法
JP6924432B2 (ja) 半導体装置の製造方法及び半導体装置
JP5418654B2 (ja) 半導体装置
US20230096381A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5525856B2 (ja) 半導体モジュール
WO2016116177A1 (en) Method of generating a power semiconductor module
CN117083708A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190809

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201026

R150 Certificate of patent or registration of utility model

Ref document number: 6794734

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250