JP6561602B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP6561602B2 JP6561602B2 JP2015116498A JP2015116498A JP6561602B2 JP 6561602 B2 JP6561602 B2 JP 6561602B2 JP 2015116498 A JP2015116498 A JP 2015116498A JP 2015116498 A JP2015116498 A JP 2015116498A JP 6561602 B2 JP6561602 B2 JP 6561602B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- material layer
- electronic element
- chip
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 239000004020 conductor Substances 0.000 claims description 122
- 239000002184 metal Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 28
- 229920005989 resin Polymers 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 14
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 239000004332 silver Substances 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000005245 sintering Methods 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 description 12
- 239000010949 copper Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、電子装置の製造方法に関するものである。
パワーアンプ等の電子装置は、信号を増幅する働きを有しており、無線通信機の送信部等に用いられる。従来のパワーアンプは、例えば、半導体基板上にトランジスタ等が形成された半導体チップと、セラミックス等の基板上に整合回路が形成されたチップとを近接して配置し、各々のチップにおける電極同士をワイヤにより接続した構造のものがある（例えば、特許文献１）。しかしながら、このような構造のパワーアンプは、チップの位置ずれやワイヤの長さのバラツキに起因してパワーアンプの電気的な特性が変化し、歩留まりの低下を招く場合がある。
トランジスタ及び整合回路のすべてを一つの半導体基板上に集積化した構造のパワーアンプの場合、上述した位置ずれ等の問題は生じない。しかしながら、用いられる半導体基板がＧａＮ基板等の高価な基板であると、半導体基板を使用する面積が増える分だけ、コストが上昇してしまうため好ましくない。
このため、複数のチップを集積化する方法の検討がなされており、例えば、複数のチップを集積化する技術として再配線技術がある（例えば、特許文献２）。
ところで、再配線技術により複数のチップを集積化する場合、チップ同士において厚さのバラツキがあるため、これらのチップの厚さを略同じにする必要がある。従って、チップの厚さを研磨等により略同じにする際に、チップの裏面に形成されている裏面電極等が除去され、品質や歩留まりの低下を招く場合がある。
このため、複数のチップを集積化させて形成される電子装置において、品質や歩留まりの低下を招くことなく、製造することのできる電子装置が求められている。
本実施の形態の一観点によれば、支持部材に、第１の電子素子の一方の面及び第２の電子素子の一方の面を張り付ける工程と、前記第１の電子素子の他方の面に導電材料層を形成し、前記第２の電子素子の他方の面に導電材料層を形成する工程と、前記第１の電子素子の他方の面に形成された導電材料層及び前記第２の電子素子の他方の面に形成された導電材料層を樹脂により覆う工程と、前記樹脂を前記第１の電子素子の他方の面に形成された導電材料層及び前記第２の電子素子の他方の面に形成された導電材料層が露出するまで除去する工程と、露出している前記第１の電子素子の他方の面の導電材料層及び前記第２の電子素子の他方の面の導電材料層に金属板を接続し、前記導電材料層と前記金属板とを電気的に接続する工程と、を有し、前記第１の電子素子と前記第２の電子素子は、異なる材料により形成されており、前記導電材料層は、銀ペーストまたは金ペーストを前記第１の電子素子の他方の面及び前記第２の電子素子の他方の面に供給し、焼結することにより形成されたものであることを特徴とする。
開示の電子装置の製造方法によれば、複数のチップを集積化させて形成される電子装置を品質や歩留まりの低下を招くことなく製造することができる。
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
最初に、再配線技術により複数のチップを集積化して電子装置を作製する場合について、図１〜図３に基づき説明する。
最初に、再配線技術により複数のチップを集積化して電子装置を作製する場合について、図１〜図３に基づき説明する。
最初に、図１（ａ）に示すように、第１のチップ９１０の表面９１０ａ側及び第２のチップ９２０の表面９２０ａ側を支持部材９３０にフリップチップ実装により配置し張り付ける。
第１のチップ９１０は、ＧａＮ等の半導体基板により形成されている。第１のチップ９１０の表面９１０ａ側には、不図示のトランジスタ等が形成されており、裏面９１０ｂ側には、不図示の裏面電極等が形成されている。第２のチップ９２０は、第１のチップ９１０とは異なる材料であって、例えば、セラミックス等の基板により形成されている。第２のチップ９２０の表面９２０ａ側には、不図示のキャパシタ、抵抗、インダクタ等の整合回路及び配線等が形成されており、裏面９２０ｂ側には、不図示の裏面電極等が形成されている。また、第２のチップ９２０には、第２のチップ９２０の表面９２０ａから裏面９２０ｂを貫通する貫通電極９２１が形成されており、これにより裏面９２０ｂ側においてグランドと接続される。
尚、上述したように、第１のチップ９１０は、トランジスタが形成されているため、トランジスタが動作することにより発熱する。このため、第１のチップ９１０は、厚さが薄く形成されていることが好ましく、また、第１のチップ９１０の裏面に金属等を接着させて熱を逃がすことのできる構造となっている。また、第２のチップ９２０は、整合回路であるため、発熱はしないが、バイアス回路を兼ねているため、一般的に、裏面９２０ｂ側は接地されている。
次に、図１（ｂ）に示すように、支持部材９３０に張り付けられている第１のチップ９１０及び第２のチップ９２０をモールド樹脂９５０により固める。これにより、第１のチップ９１０の裏面９１０ｂ、及び、第２のチップ９２０の裏面９２０ｂはモールド樹脂９５０により覆われる。このようにモールド樹脂により全体がウェハ状に固められたものを疑似ウェハと呼ぶ場合がある。
次に、図１（ｃ）に示すように、モールド樹脂９５０により固められた第１のチップ９１０及び第２のチップ９２０より支持部材９３０を剥がす。これにより、第１のチップ９１０の表面９１０ａ及び第２のチップ９２０の表面９２０ａが露出する。
次に、図２（ａ）に示すように、第１のチップ９１０の表面９１０ａに形成されている不図示の電極と第２のチップ９２０の表面９２０ａに形成されている不図示の電極とを再配線９６０により接続する。再配線９６０は金属材料等により形成されており、再配線プロセスにより形成する。例えば、再配線９６０は、第１のチップ９１０の表面９１０ａ及び第２のチップ９２０の表面９２０ａに再配線９６０を形成するための金属膜を成膜し、再配線９６０が形成される領域以外の領域の金属膜をドライエッチング等により除去することにより形成する。
次に、図２（ｂ）に示すように、第１のチップ９１０の裏面９１０ｂ及び第２のチップ９２０の裏面９２０ｂを覆っているモールド樹脂９５０を研磨により除去し、第１のチップ９１０の裏面９１０ｂ及び第２のチップ９２０の裏面９２０ｂを露出させる。この際、第１のチップ９１０と第２のチップ９２０は厚さが異なるため、双方のチップの裏面を露出させる場合には、いずれか一方のチップの裏面は他方のチップの厚さと略同じ厚さとなるまで研磨により除去される。
次に、図２（ｃ）に示すように、露出している第１のチップ９１０の裏面９１０ｂ及び第２のチップ９２０の裏面９２０ｂにメッキ等により金属膜９６１を形成する。
次に、図３に示すように、金属膜９６１が形成されている側に金属板９７０を半田等により接続する。このように接続された金属板９７０は、銅（Ｃｕ）等の金属材料により形成されており、グランドに接続されている。従って、金属板９７０は、グランドとして機能するとともに、第１のチップ９１０において発熱した熱を放熱する機能を有している。
ところで、上記の製造工程においては、図２（ｂ）に示される研磨においては、第２のチップ９２０の裏面９２０ｂに形成された不図示の裏面電極が露出するまで、研磨が行われる。しかしながら、研磨における削り量が多い場合には、研磨により第２のチップ９２０の裏面９２０ｂに形成されている裏面電極まで除去されてしまい、この場合、所望の電気的特性を得ることができない。また、研磨における削り量が少ない場合には、第２のチップ９２０の裏面９２０ｂに形成された裏面電極はモールド樹脂９５０に覆われたままで、電気的に接続することができない。このため、一枚の疑似ウェハには、多数のチップを有しているため、すべての第２のチップ９２０において、裏面９２０ｂにおける裏面電極を除去することなく、モールド樹脂９５０を除去することは、極めて困難である。尚、本実施の形態において形成される疑似ウェハは、大きさが６インチのウェハである。
このため、図４に示すように、第２のチップ９２０の裏面９２０ｂに形成される裏面電極を膜厚が約１０μｍの膜厚の厚いメッキ層９８１により形成する方法や、図５に示すように、第２のチップ９２０の裏面に金属板９８２を張り付ける方法が考えられる。しかしながら、第２のチップ９２０の裏面９２０ｂに膜厚が１０μｍのメッキ層９８１を形成する方法では、メッキ層９８１を形成するため多大な時間を要する。また、チップ間においては厚さにバラツキがあり、チップ間における厚さのバラツキが１０μｍ程度であると、厚さが１０μｍ程度のメッキ層９８１では、均一にメッキ層９８１を露出させることは困難である。また、第２のチップ９２０の裏面に金属板９８２を張り付ける方法では、第２のチップ９２０が極めて小さいため（例えば、１ｍｍ×５ｍｍ）、第２のチップ９２０に金属板９８２を接続する工程は困難であり、時間やコストを要する。
（電子装置の製造方法）
次に、本実施の形態における電子装置の製造方法について説明する。
次に、本実施の形態における電子装置の製造方法について説明する。
最初に、図６（ａ）に示すように、第１のチップ１０の表面１０ａ側及び第２のチップ２０の表面２０ａ側を支持部材３０にフリップチップ実装により配置し張り付ける。
第１のチップ１０は、ＧａＮ等の半導体基板により形成されている。第１のチップ１０の表面１０ａ側には、不図示のトランジスタ等が形成されており、裏面１０ｂ側には、不図示の裏面電極等が形成されている。第２のチップ２０は、第１のチップ１０とは異なる材料の基板、例えば、安価なシリコンやセラミックス等の基板により形成されている。第２のチップ２０の表面２０ａ側には、不図示のキャパシタ、抵抗、インダクタ等の整合回路及び配線等が形成されており、裏面２０ｂ側には、不図示の裏面電極等が形成されている。また、第２のチップ２０には、第２のチップ２０の表面２０ａから裏面２０ｂを貫通する貫通電極２１が形成されており、これにより裏面２０ｂ側においてグランドと接続される。支持部材３０は、例えば、接着シート等の粘着性を有するシートや基板により形成されている。本願においては、第１のチップ１０を第１の電子素子、第２のチップ２０を第２の電子素子と記載する場合がある。尚、第１のチップ１０及び第２のチップ２０の厚さは、各々が１００μｍ〜３００μｍであり、例えば、厚さが１００μｍとなるように形成されているが、チップ自体の厚さ及びチップの傾きにより高さバラツキが±１０μｍ程度存在している。
次に、図６（ｂ）に示すように、支持部材３０に張り付けられている第１のチップ１０の裏面１０ｂの上に導電材料層４１を形成し、第２のチップ２０の裏面２０ｂの上に導電材料層４２を形成する。導電材料層４１、４２は、銀ペーストまたは金ペーストをディスペンサ等を用いて、第１のチップ１０の裏面１０ｂの上、第２のチップ２０の裏面２０ｂの上に供給することにより形成する。このように供給された銀ペーストまたは金ペーストは、表面張力により広がり全体の厚さが１５μｍ〜０．５ｍｍとなり、焼結させることにより、この厚さと略同じ厚さの導電材料層４１、４２が形成される。本実施の形態においては、導電材料層４１、４２の厚さは、約５０μｍとなるように形成されている。
次に、図６（ｃ）に示すように、支持部材３０に張り付けられている裏面１０ｂに導電材料層４１が形成されている第１のチップ１０及び裏面２０ｂに導電材料層４２が形成されている第２のチップ２０をモールド樹脂５０により固める。これにより、第１のチップ１０の裏面１０ｂに形成された導電材料層４１、及び、第２のチップ２０の裏面２０ｂに形成された導電材料層４２はモールド樹脂５０により覆われる。
次に、図７（ａ）に示すように、モールド樹脂５０により固められた第１のチップ１０及び第２のチップ２０より支持部材３０を剥がす。これにより、第１のチップ１０の表面１０ａ及び第２のチップ２０の表面２０ａが露出する。
次に、図７（ｂ）に示すように、第１のチップ１０の表面１０ａに形成されている不図示の電極と第２のチップ２０の表面２０ａに形成されている不図示の電極等を再配線６０により接続する。再配線６０は金属材料等により形成されており、再配線プロセスにより形成する。例えば、再配線６０は、第１のチップ１０の表面１０ａ及び第２のチップ２０の表面２０ａに再配線６０を形成するための金属膜を成膜し、再配線６０が形成される領域以外の領域の金属膜をドライエッチング等により除去することにより形成する。
次に、図７（ｃ）に示すように、第１のチップ１０の裏面１０ｂの導電材料層４１及び第２のチップ２０の裏面２０ｂの導電材料層４２を覆っているモールド樹脂５０を研磨により除去する。これにより、第１のチップ１０の裏面１０ｂに形成されている導電材料層４１及び第２のチップ２０の裏面２０ｂに形成されている導電材料層４２を露出させる。このようにして、第１のチップ１０と導電材料層４１とをあわせた厚さと、第２のチップ２０と導電材料層４２とをあわせた厚さを略同じにすることができる。尚、第１のチップ１０と第２のチップ２０の厚さが異なっていても、導電材料層４１及び導電材料層４２が十分厚く形成されてているため、導電材料層４１及び導電材料層４２は、いずれか一方が露出する前に、他方が除去されてしまうことはない。
次に、図８に示すように、第１のチップ１０の裏面１０ｂに形成されている導電材料層４１及び第２のチップ２０の裏面２０ｂに形成されている導電材料層４２に金属板７０を半田等により接続する。このように接続された金属板７０は、銅（Ｃｕ）等の金属材料により形成されており、グランドに接続されている。従って、金属板７０は、グランドとして機能するとともに、第１のチップ１０において発熱した熱を放熱する機能を有している。
本実施の形態においては、導電材料層４１及び導電材料層４２は１５μｍから０．５ｍｍと厚く形成されている。このため、第１のチップ１０及び第２のチップ２０において厚さにバラツキがあっても、導電材料層４１及び導電材料層４２は、いずれか一方が露出する前に、他方が除去されてしまうことはない。よって、第１のチップ１０の裏面１０ｂに形成されている裏面電極及び第２のチップ２０の裏面２０ｂに形成されている裏面電極が研磨により除去されることはない。また、導電材料層４１及び導電材料層４２は、銀ペースト等をディスペンサ等により供給することにより形成されるため、短時間で厚い導電材料層４１、４２を形成することができる。これにより、品質が安定したパワーアンプを高い歩留まりで製造することができる。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、第１のチップ１０の裏面１０ｂの導電材料層４１が除去されている構造のものである。
次に、第２の実施の形態について説明する。本実施の形態は、第１のチップ１０の裏面１０ｂの導電材料層４１が除去されている構造のものである。
本実施の形態における電子装置の製造方法は、第１の実施の形態の電子装置の製造方法において、図６（ａ）〜図７（ｂ）における工程を行った後、図９（ａ）に示すように、第１のチップ１０の裏面１０ｂが露出するまでモールド樹脂５０を除去する研磨を行う。これにより、第２のチップ２０の裏面２０ｂの導電材料層４２は残っているが、第１のチップ１０の裏面１０ｂの導電材料層４１は除去され、第１のチップ１０の裏面１０ｂが露出する。第１のチップ１０は、貫通電極が形成されていないため、裏面１０ｂにおける裏面電極は必ずしも必要ではなく、除去してもよい。
次に、図９（ｂ）に示すように、第１のチップ１０の裏面１０ｂ及び第２のチップ２０の裏面２０ｂの導電材料層４２を金属板７０に半田等により接続する。これにより本実施の形態における電子装置を製造することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、第１のチップ１０の放熱効率を高めた構造の導電材料層４１を形成した電子装置である。
次に、第３の実施の形態について説明する。本実施の形態は、第１のチップ１０の放熱効率を高めた構造の導電材料層４１を形成した電子装置である。
本実施の形態は、第１の実施の形態における電子装置の製造方法において、図６（ａ）〜図７（ｂ）における工程を行った後、図７（ｃ）における研磨の工程において、導電材料層４１及び導電材料層４２をやや厚めに残す。この後、図１０（ａ）に示すように、第１のチップ１０の裏面１０ｂに形成された導電材料層４１に凹部４１ａを切削等の加工により形成する。
次に、図１０（ｂ）に示すように、第１のチップ１０の裏面１０ｂの導電材料層４１及び第２のチップ２０の裏面２０ｂの導電材料層４２を金属板１７０に半田等により接続する。金属板１７０には、導電材料層４１における凹部４１ａに対応した形状の凸部１７０ａが形成されており、導電材料層４１と金属板１７０とが接する領域を広くすることができ、金属板１７０への熱伝導効率を高めることができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、発熱する第１のチップ１０を効率よく放熱するため、第１のチップ１０の側面も覆う導電材料層１４１が形成されている構造のものである。
次に、第４の実施の形態について説明する。本実施の形態は、発熱する第１のチップ１０を効率よく放熱するため、第１のチップ１０の側面も覆う導電材料層１４１が形成されている構造のものである。
最初に、図１１（ａ）に示すように、第１のチップ１０の表面１０ａ側及び第２のチップ２０の表面２０ａ側を支持部材３０にフリップチップ実装により配置し張り付ける。
次に、図１１（ｂ）に示すように、支持部材３０に張り付けられている第１のチップ１０の裏面１０ｂの上及び側面１０ｃを覆うように導電材料層１４１を形成し、第２のチップ２０の裏面２０ｂの上に導電材料層４２を形成する。導電材料層１４１、４２は、銀ペーストまたは金ペーストをディスペンサ等を用いて、第１のチップ１０の裏面１０ｂの上及び側面１０ｃ、第２のチップ２０の裏面２０ｂの上に供給することにより形成する。
次に、図１１（ｃ）に示すように、支持部材３０に張り付けられている裏面１０ｂに導電材料層１４１が形成されている第１のチップ１０及び裏面２０ｂに導電材料層４２が形成されている第２のチップ２０をモールド樹脂５０により固める。これにより、第１のチップ１０の裏面１０ｂに形成された導電材料層１４１、及び、第２のチップ２０の裏面２０ｂに形成された導電材料層４２はモールド樹脂５０により覆われる。
次に、図１２（ａ）に示すように、モールド樹脂５０により固められた第１のチップ１０及び第２のチップ２０より支持部材３０を剥がす。これにより、第１のチップ１０の表面１０ａ及び第２のチップ２０の表面２０ａが露出する。
次に、図１２（ｂ）に示すように、第１のチップ１０の表面１０ａに形成された不図示の電極と第２のチップ２０の表面２０ａに形成された不図示の電極等とを再配線６０により接続する。この後、第１のチップ１０の裏面１０ｂの導電材料層１４１及び第２のチップ２０の裏面２０ｂの導電材料層４２を覆っているモールド樹脂５０を研磨により除去する。尚、本実施の形態においては、導電材料層１４１と再配線６０とが接触しないように、導電材料層１４１の上に、不図示の絶縁膜等が形成されており、形成された絶縁膜の上に、再配線６０が再配線プロセスにより形成される。これにより、第１のチップ１０の裏面１０ｂに形成されている導電材料層１４１及び第２のチップ２０の裏面２０ｂに形成されている導電材料層４２を露出させる。
次に、図１２（ｃ）に示すように、第１のチップ１０の裏面１０ｂに形成されている導電材料層１４１及び第２のチップ２０の裏面２０ｂに形成されている導電材料層４２を金属板７０に半田等により接続する。このように接続された金属板７０は、銅（Ｃｕ）等の金属材料により形成されており、グランドに接続されている。従って、金属板７０は、グランドとして機能するとともに、第１のチップ１０において発熱した熱を放熱する機能を有している。
尚、上記以外の内容については、第１の実施の形態と同様である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
支持部材に、第１の電子素子の一方の面及び第２の電子素子の一方の面を張り付ける工程と、
前記第１の電子素子の他方の面に導電材料層を形成し、前記第２の電子素子の他方の面に導電材料層を形成する工程と、
前記第１の電子素子の他方の面に形成された導電材料層及び前記第２の電子素子の他方の面に形成された導電材料層を樹脂により覆う工程と、
前記樹脂を前記第１の電子素子の他方の面に形成された導電材料層及び前記第２の電子素子の他方の面に形成された導電材料層が露出するまで除去する工程と、
露出している前記第１の電子素子の他方の面の導電材料層及び前記第２の電子素子の他方の面の導電材料層に金属板を接続し、前記導電材料層と前記金属板とを電気的に接続する工程と、
を有することを特徴とする電子装置の製造方法。
（付記２）
前記樹脂を除去する工程の後、
露出している前記第１の電子素子の他方の面の導電材料層に凹部を形成する工程を有し、
前記金属板には、前記凹部に対応した形状の凸部が形成されており、
前記導電材料層に前記金属板を接合する際、前記凹部に前記凸部が入れられることを特徴とする付記１に記載の電子装置の製造方法。
（付記３）
前記第１の電子素子または前記第２の電子素子のいずれか一方または双方の側面は、前記導電材料層により覆われていることを特徴とする付記１または２に記載の電子装置の製造方法。
（付記４）
支持部材に、第１の電子素子の一方の面及び第２の電子素子の一方の面を張り付ける工程と、
前記第１の電子素子の他方の面に導電材料層を形成し、前記第２の電子素子の他方の面に導電材料層を形成する工程と、
前記第１の電子素子の他方の面に形成された導電材料層及び前記第２の電子素子の他方の面に形成された導電材料層を樹脂により覆う工程と、
前記樹脂を前記第１の電子素子の他方の面が露出するとともに、前記第２の電子素子の他方の面に形成された導電材料層が露出するまで除去する工程と、
露出している前記第１の電子素子の他方の面及び前記第２の電子素子の他方の面の導電材料層に金属板を接続し、前記導電材料層と前記金属板とを電気的に接続する工程と、
を有することを特徴とする電子装置の製造方法。
（付記５）
支持部材に、第１の電子素子の一方の面及び第２の電子素子の一方の面を張り付ける工程と、
前記第１の電子素子の他方の面に導電材料層を形成し、前記第２の電子素子の他方の面に導電材料層を形成する工程と、
前記第１の電子素子と前記第１の電子素子の他方の面に形成されている導電材料層とを合わせた厚さと、前記第２の電子素子と前記第２の電子素子の他方の面に形成されている導電材料層とを合わせた厚さとを略均一にする工程と、
を有することを特徴とする電子装置の製造方法。
（付記６）
前記支持部材を除去する工程と、
前記第１の電子素子の一方の面と前記第２の電子素子の一方の面とを接続する再配線を形成する工程を有することを特徴とする付記１から５のいずれかに記載の電子装置の製造方法。
（付記７）
前記導電材料層は、銀または金を含む材料により形成されていることを特徴とする付記１から６のいずれかに記載の電子装置の製造方法。
（付記８）
前記導電材料層は、銀ペーストまたは金ペーストを前記第１の電子素子の他方の面及び前記第２の電子素子の他方の面に供給し、焼結することにより形成されたものであることを特徴とする付記１から６のいずれかに記載の電子装置の製造方法。
（付記９）
前記導電材料層の厚さは１５μｍ〜０．５ｍｍであることを特徴とする付記１から８のいずれかに記載の電子装置の製造方法。
（付記１）
支持部材に、第１の電子素子の一方の面及び第２の電子素子の一方の面を張り付ける工程と、
前記第１の電子素子の他方の面に導電材料層を形成し、前記第２の電子素子の他方の面に導電材料層を形成する工程と、
前記第１の電子素子の他方の面に形成された導電材料層及び前記第２の電子素子の他方の面に形成された導電材料層を樹脂により覆う工程と、
前記樹脂を前記第１の電子素子の他方の面に形成された導電材料層及び前記第２の電子素子の他方の面に形成された導電材料層が露出するまで除去する工程と、
露出している前記第１の電子素子の他方の面の導電材料層及び前記第２の電子素子の他方の面の導電材料層に金属板を接続し、前記導電材料層と前記金属板とを電気的に接続する工程と、
を有することを特徴とする電子装置の製造方法。
（付記２）
前記樹脂を除去する工程の後、
露出している前記第１の電子素子の他方の面の導電材料層に凹部を形成する工程を有し、
前記金属板には、前記凹部に対応した形状の凸部が形成されており、
前記導電材料層に前記金属板を接合する際、前記凹部に前記凸部が入れられることを特徴とする付記１に記載の電子装置の製造方法。
（付記３）
前記第１の電子素子または前記第２の電子素子のいずれか一方または双方の側面は、前記導電材料層により覆われていることを特徴とする付記１または２に記載の電子装置の製造方法。
（付記４）
支持部材に、第１の電子素子の一方の面及び第２の電子素子の一方の面を張り付ける工程と、
前記第１の電子素子の他方の面に導電材料層を形成し、前記第２の電子素子の他方の面に導電材料層を形成する工程と、
前記第１の電子素子の他方の面に形成された導電材料層及び前記第２の電子素子の他方の面に形成された導電材料層を樹脂により覆う工程と、
前記樹脂を前記第１の電子素子の他方の面が露出するとともに、前記第２の電子素子の他方の面に形成された導電材料層が露出するまで除去する工程と、
露出している前記第１の電子素子の他方の面及び前記第２の電子素子の他方の面の導電材料層に金属板を接続し、前記導電材料層と前記金属板とを電気的に接続する工程と、
を有することを特徴とする電子装置の製造方法。
（付記５）
支持部材に、第１の電子素子の一方の面及び第２の電子素子の一方の面を張り付ける工程と、
前記第１の電子素子の他方の面に導電材料層を形成し、前記第２の電子素子の他方の面に導電材料層を形成する工程と、
前記第１の電子素子と前記第１の電子素子の他方の面に形成されている導電材料層とを合わせた厚さと、前記第２の電子素子と前記第２の電子素子の他方の面に形成されている導電材料層とを合わせた厚さとを略均一にする工程と、
を有することを特徴とする電子装置の製造方法。
（付記６）
前記支持部材を除去する工程と、
前記第１の電子素子の一方の面と前記第２の電子素子の一方の面とを接続する再配線を形成する工程を有することを特徴とする付記１から５のいずれかに記載の電子装置の製造方法。
（付記７）
前記導電材料層は、銀または金を含む材料により形成されていることを特徴とする付記１から６のいずれかに記載の電子装置の製造方法。
（付記８）
前記導電材料層は、銀ペーストまたは金ペーストを前記第１の電子素子の他方の面及び前記第２の電子素子の他方の面に供給し、焼結することにより形成されたものであることを特徴とする付記１から６のいずれかに記載の電子装置の製造方法。
（付記９）
前記導電材料層の厚さは１５μｍ〜０．５ｍｍであることを特徴とする付記１から８のいずれかに記載の電子装置の製造方法。
１０ 第１のチップ
１０ａ 表面
１０ｂ 裏面
１０ｃ 側面
２０ 第２のチップ
２０ａ 表面
２０ｂ 裏面
２１ 貫通電極
３０ 支持部材
４１ 導電材料層
４２ 導電材料層
５０ モールド樹脂
６０ 再配線
７０ 金属板
１０ａ 表面
１０ｂ 裏面
１０ｃ 側面
２０ 第２のチップ
２０ａ 表面
２０ｂ 裏面
２１ 貫通電極
３０ 支持部材
４１ 導電材料層
４２ 導電材料層
５０ モールド樹脂
６０ 再配線
７０ 金属板
Claims (10)
- 支持部材に、第１の電子素子の一方の面及び第２の電子素子の一方の面を張り付ける工程と、
前記第１の電子素子の他方の面に導電材料層を形成し、前記第２の電子素子の他方の面に導電材料層を形成する工程と、
前記第１の電子素子の他方の面に形成された導電材料層及び前記第２の電子素子の他方の面に形成された導電材料層を樹脂により覆う工程と、
前記樹脂を前記第１の電子素子の他方の面に形成された導電材料層及び前記第２の電子素子の他方の面に形成された導電材料層が露出するまで除去する工程と、
露出している前記第１の電子素子の他方の面の導電材料層及び前記第２の電子素子の他方の面の導電材料層に金属板を接続し、前記導電材料層と前記金属板とを電気的に接続する工程と、
を有し、
前記第１の電子素子と前記第２の電子素子は、異なる材料により形成されており、
前記導電材料層は、銀ペーストまたは金ペーストを前記第１の電子素子の他方の面及び前記第２の電子素子の他方の面に供給し、焼結することにより形成されたものであることを特徴とする電子装置の製造方法。 - 前記樹脂を除去する工程の後、
露出している前記第１の電子素子の他方の面の導電材料層に凹部を形成する工程を有し、
前記金属板には、前記凹部に対応した形状の凸部が形成されており、
前記導電材料層に前記金属板を接合する際、前記凹部に前記凸部が入れられることを特徴とする請求項１に記載の電子装置の製造方法。 - 前記第１の電子素子または前記第２の電子素子のいずれか一方または双方の側面は、前記導電材料層により覆われていることを特徴とする請求項１または２に記載の電子装置の製造方法。
- 支持部材に、第１の電子素子の一方の面及び第２の電子素子の一方の面を張り付ける工程と、
前記第１の電子素子の他方の面に導電材料層を形成し、前記第２の電子素子の他方の面に導電材料層を形成する工程と、
前記第１の電子素子の他方の面に形成された導電材料層及び前記第２の電子素子の他方の面に形成された導電材料層を樹脂により覆う工程と、
前記樹脂を前記第１の電子素子の他方の面が露出するとともに、前記第２の電子素子の他方の面に形成された導電材料層が露出するまで除去する工程と、
露出している前記第１の電子素子の他方の面及び前記第２の電子素子の他方の面の導電材料層に金属板を接続し、前記導電材料層と前記金属板とを電気的に接続する工程と、
を有することを特徴とする電子装置の製造方法。 - 前記導電材料層は、銀または金を含む材料により形成されていることを特徴とする請求項４に記載の電子装置の製造方法。
- 前記導電材料層は、銀ペーストまたは金ペーストを前記第１の電子素子の他方の面及び前記第２の電子素子の他方の面に供給し、焼結することにより形成されたものであることを特徴とする請求項４に記載の電子装置の製造方法。
- 支持部材に、第１の電子素子の一方の面及び第２の電子素子の一方の面を張り付ける工程と、
前記第１の電子素子の他方の面に導電材料層を形成し、前記第２の電子素子の他方の面に導電材料層を形成する工程と、
前記第１の電子素子と前記第１の電子素子の他方の面に形成されている導電材料層とを合わせた厚さと、前記第２の電子素子と前記第２の電子素子の他方の面に形成されている導電材料層とを合わせた厚さとを略均一にする工程と、
を有し、
前記第１の電子素子と前記第２の電子素子は、異なる材料により形成されており、
前記導電材料層は、銀ペーストまたは金ペーストを前記第１の電子素子の他方の面及び前記第２の電子素子の他方の面に供給し、焼結することにより形成されたものであることを特徴とする電子装置の製造方法。 - 前記第１の電子素子は半導体基板により形成されており、前記第２の電子素子はシリコンまたはセラミックス基板により形成されていることを特徴とする請求項１から７のいずれかに記載の電子装置の製造方法。
- 前記支持部材を除去する工程と、
前記第１の電子素子の一方の面と前記第２の電子素子の一方の面とを接続する再配線を形成する工程を有することを特徴とする請求項１から８のいずれかに記載の電子装置の製造方法。 - 前記導電材料層の厚さは１５μｍ〜０．５ｍｍであることを特徴とする請求項１から９のいずれかに記載の電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015116498A JP6561602B2 (ja) | 2015-06-09 | 2015-06-09 | 電子装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015116498A JP6561602B2 (ja) | 2015-06-09 | 2015-06-09 | 電子装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017005073A JP2017005073A (ja) | 2017-01-05 |
| JP6561602B2 true JP6561602B2 (ja) | 2019-08-21 |
Family
ID=57752317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015116498A Expired - Fee Related JP6561602B2 (ja) | 2015-06-09 | 2015-06-09 | 電子装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6561602B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6851239B2 (ja) * | 2017-03-29 | 2021-03-31 | エイブリック株式会社 | 樹脂封止型半導体装置およびその製造方法 |
| WO2023140003A1 (ja) * | 2022-01-18 | 2023-07-27 | 株式会社ジャパンディスプレイ | 表示装置、および表示装置の製造方法 |
| JP2024113724A (ja) * | 2023-02-10 | 2024-08-23 | 株式会社今仙電機製作所 | 回路基板 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1145976A (ja) * | 1997-07-28 | 1999-02-16 | Hitachi Ltd | 高周波マルチチップモジュール及びその製造方法 |
| JP4810957B2 (ja) * | 2005-02-28 | 2011-11-09 | ソニー株式会社 | ハイブリットモジュール及びその製造方法 |
| US7727806B2 (en) * | 2006-05-01 | 2010-06-01 | Charles Stark Draper Laboratory, Inc. | Systems and methods for high density multi-component modules |
| US7619901B2 (en) * | 2007-06-25 | 2009-11-17 | Epic Technologies, Inc. | Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system |
| JP5262552B2 (ja) * | 2008-10-14 | 2013-08-14 | 富士電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| CN102473653B (zh) * | 2010-02-01 | 2016-05-04 | 丰田自动车株式会社 | 半导体装置的制造方法以及半导体装置 |
| JP5482536B2 (ja) * | 2010-07-23 | 2014-05-07 | 日産自動車株式会社 | 半導体の製造方法 |
| US8617927B1 (en) * | 2011-11-29 | 2013-12-31 | Hrl Laboratories, Llc | Method of mounting electronic chips |
| JP2014138162A (ja) * | 2013-01-18 | 2014-07-28 | Toyota Motor Corp | 半導体装置及びその製造方法 |
-
2015
- 2015-06-09 JP JP2015116498A patent/JP6561602B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017005073A (ja) | 2017-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11270965B2 (en) | Semiconductor device with thin redistribution layers | |
| US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
| US8105856B2 (en) | Method of manufacturing semiconductor device with wiring on side surface thereof | |
| US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
| JP4766050B2 (ja) | 電子回路装置の製造方法 | |
| JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
| US10424542B2 (en) | Semiconductor device | |
| US10181411B2 (en) | Method for fabricating a carrier-less silicon interposer | |
| JP6561602B2 (ja) | 電子装置の製造方法 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JP4963989B2 (ja) | 半導体素子搭載用基板およびその製造方法 | |
| US9640477B1 (en) | Semiconductor package and method of producing the semiconductor package | |
| US9691693B2 (en) | Carrier-less silicon interposer using photo patterned polymer as substrate | |
| KR100948999B1 (ko) | 반도체 패키지 제조 방법 | |
| JP2007208521A (ja) | 圧電発振器の製造方法 | |
| CN110634814A (zh) | 半导体封装装置及其制造方法 | |
| JP6955943B2 (ja) | 配線基板及び電子装置 | |
| JP7192523B2 (ja) | 半導体パッケージ及び電子装置 | |
| JP2013165157A (ja) | 半導体装置の製造方法 | |
| JP2006019596A (ja) | 半導体装置およびその製造方法 | |
| JP2009302427A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006165383A (ja) | 半導体モジュール及びその製造方法 | |
| JP2001298118A (ja) | 半導体装置およびその製造方法 | |
| JP2006093304A (ja) | 半導体装置の製造方法及び半導体モジュール | |
| CN106449420A (zh) | 嵌埋式封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180306 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190625 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190708 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6561602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |