JP6955943B2 - 配線基板及び電子装置 - Google Patents

配線基板及び電子装置 Download PDF

Info

Publication number
JP6955943B2
JP6955943B2 JP2017185338A JP2017185338A JP6955943B2 JP 6955943 B2 JP6955943 B2 JP 6955943B2 JP 2017185338 A JP2017185338 A JP 2017185338A JP 2017185338 A JP2017185338 A JP 2017185338A JP 6955943 B2 JP6955943 B2 JP 6955943B2
Authority
JP
Japan
Prior art keywords
wiring conductor
recess
wiring
insulating substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017185338A
Other languages
English (en)
Other versions
JP2019062076A (ja
Inventor
東條 哲也
哲也 東條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017185338A priority Critical patent/JP6955943B2/ja
Publication of JP2019062076A publication Critical patent/JP2019062076A/ja
Application granted granted Critical
Publication of JP6955943B2 publication Critical patent/JP6955943B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、絶縁基体上に薄膜形成技術により配線導体を形成した配線基板、及び、これを備えた電子装置に関する。
絶縁基体上に薄膜形成技術により配線導体を形成した配線基板が知られている(例えば特許文献1参照)。この配線基板は、配線導体を薄膜形成技術により形成することから、配線導体の線幅及び隣接間隔を狭くできるので、小型化及び軽量化が急激に進む電子装置(例えばLEDランプ又は携帯電話や衛星通信等の通信機器)に好適に用いられている。
この種の配線基板の一般的な製造方法は、次の工程からなる。
(1)絶縁基体の全面に金属膜を被着する工程。
(2)その金属膜の全面にフォトレジスト膜を被着する工程。
(3)そのフォトレジスト膜を露光及び現像することにより、フォトレジスト膜を部分的に除去する工程。
(4)フォトレジスト膜で覆われていない金属膜をウェットエッチングによって除去することにより、配線導体を形成する工程。
(5)残りのフォトレジスト膜を除去する工程。
この製造方法は、絶縁基体の全面に金属膜を被着した後、引き算のように一部の金属膜を残して配線導体とすることから、サブトラクティブ(subtractive)法と呼ばれている。
このサブトラクティブ法によって製造された従来の配線基板は、絶縁基体と、絶縁基体の表面に被着された配線導体と、を備えている。そして、配線導体の外縁部は、配線導体の表面から絶縁基体に向けて広がる斜面になっている。この斜面は、工程(4)における金属膜のウェットエッチングが等方性エッチングであるため、サイドエッチングによって形成されたものである。従来の電子装置は、配線基板と、配線基板に搭載された電子部品と、を備えたものである。電子部品は、接合材を介して配線基板に実装されている。
特開昭60−080297号公報
しかしながら、従来の配線基板及び電子装置には、次のような問題があった。
配線導体の外縁部は、厚みが小さくなる場合があった。配線導体の外縁部は、厚みが小さくなっていると、はがれやすい状態になっていた。また、配線導体は、電子部品で発生した熱を絶縁基体側へ放出する経路になっている。しかし、配線導体の外縁部では、厚みが小さくなっているゆえに熱抵抗が大きいため、放熱を妨げていた。更に、配線導体の外縁部は、厚みが小さいと表皮効果によって高周波電流が集中しやすいので、高周波特性に悪影響を及ぼしていた。
なお、配線導体90のサイドエッチング対策として、異方性エッチングを採用することが考えられる。しかし、ウェットエッチングによる異方性エッチングでは、材料ごとのエッチング液の選定が難しく、かつ、そのようなエッチング液が高価である。また、ドライエッチングによる異方性エッチングでは、エッチングレートが小さく、かつ、絶縁基体へのダメージも無視できない。よって、配線導体90を形成するエッチングに異方性エッチングを採用することは非現実的である。
そこで、本発明の目的は、等方性エッチングによって形成された配線導体に対して、密着性、放熱性、高周波特性等のいずれかを向上させた配線基板等を提供することにある。
本発明に係る配線基板は、
絶縁基体と、
前記絶縁基体の表面に被着された第一配線導体と、
前記絶縁基体の表面に形成された凹部と、
前記凹部に埋められた第二配線導体と、を備え、
前記第一配線導体の外縁部は、当該第一配線導体の表面から前記絶縁基体に向けて広がる斜面になっており、かつ、前記凹部を覆って前記第二配線導体に接続し
次の(1)乃至(4)の少なくとも一つの特徴を有する。
(1)前記第一配線導体の外周端に垂直な断面において、前記凹部の前記絶縁基体の表面に平行な長さは、前記第一配線導体の厚みの100〜200%である。
(2)前記斜面は、前記凹部内の前記第二配線導体にも前記第一配線導体から連続的に形成されており、かつ、前記凹部の深さの50%よりも上の位置で当該凹部に接する。
(3)前記第一配線導体の外周端に垂直な断面において、前記凹部の底面全体又は当該底面の角が曲面になっている。
(4)前記第一配線導体の外周端に垂直な断面において、前記凹部は前記外周端の反対側の開口端が広がるように開口されている。
本発明に係る電子装置は、
本発明に係る配線基板と、
前記絶縁基体に搭載された前記電子部品と、
を備えたものである。
本発明によれば、第一配線導体の外縁部における斜面は、凹部内の第二配線導体につながっている。そのため、第一配線導体の外縁部が第二配線導体と一体化して厚みが大きくなっているので、第一配線導体の密着性、放熱性、高周波特性等の少なくとも一つが向上する。よって、等方性エッチングによって形成された第一の配線導体に対して、密着性、放熱性、高周波特性等のいずれかを向上させた配線基板等を提供できる。
図1[A]は本実施形態の配線基板を示す断面図であり、図1[B]は本実施形態の電子装置を示す断面図である。 本実施形態の配線基板の変形例を示す断面図であり、図2[A]は変形例a、図2[B]は変形例b、図2[C]は変形例c、図2[D]は変形例dである。 本実施形態の電子装置の変形例eを示す断面図である。
本明細書及び特許請求の範囲における「備える」とは、明示した構成要素以外の構成要素を備える場合も含まれる。「有する」や「含む」なども同様である。本明細書及び特許請求の範囲における「接続する」とは、明示した構成要素以外の構成要素を介して接続する場合も含まれる。例えば、要素Aに接続するとは、要素Aに直接接続する場合の他に、要素Aに要素B等を介して接続する場合も含まれる。以下、添付図面を参照しながら、本発明を実施するための形態(以下「実施形態」という。)について説明する。
図1[A]は本実施形態の配線基板を示す断面図であり、図1[B]は本実施形態の電子装置を示す断面図である。以下、これらの図面に基づき説明する。なお、本実施形態の特徴をわかりやすくするために、第一配線導体30第二配線導体50の厚みを、電子部品12及び接合材13の厚みに比べて拡大して示している(他の図面も同様)。
本実施形態の配線基板10は、絶縁基体20と、絶縁基体20の表面21に被着された第一配線導体30と、絶縁基体20の表面21に形成された凹部40と、凹部40に埋められた第二配線導体50と、を備えている。そして、第一配線導体30の外縁部31は、第一配線導体30の表面32から絶縁基体20に向けて広がる斜面33になっており、かつ、凹部40を覆って第二配線導体50に接続している。
本実施形態の配線基板10によれば、第一配線導体30の外縁部31における斜面33は、凹部40内の第二配線導体50につながっている。そのため、第一配線導体30の外縁部31が第二配線導体50と一体化して厚みが大きくなっているので、第一配線導体30の密着性、放熱性、高周波特性等の少なくとも一つが向上する。よって、等方性エッチングによって形成された第一配線導体30に対して、密着性、放熱性、高周波特性等のいずれかを向上させた配線基板10を提供できる。
また、凹部40の深さDは、第一配線導体30の厚みTの50〜100%(すなわち0.5T≦D≦T)としてもよい。この場合は、D≦Tとすることにより凹部40内への第二配線導体50の未充填を抑制しつつ、0.5T≦Dとすることにより密着性及び放熱性を更に向上できる。
第一配線導体30の外周端34に垂直な断面において、凹部40の絶縁基体20の表面21に平行な長さLは、第一配線導体30の厚みTの100〜200%(すなわちT≦L≦2T)としてもよい。この場合は、T≦Lとすることにより、第一配線導体30と第二配線導体50との重なり(Lに相当)が十分に得られるので、第一配線導体30と第二配線導体50との断線を抑制できる。また、L≦2Tとすることにより、凹部40の形成を容易化できる。
本実施形態の電子装置11は、配線基板10と、配線基板10に搭載された電子部品12と、を備えたものである。電子部品12は、接合材13を介して配線基板10に実装されている。本実施形態の電子装置11によれば、配線基板10を備えたことにより、配線基板10と同様の効果を奏する。
例えば、光学素子などの電子部品12を配線基板10に実装する場合、電子部品12と第一配線導体30との境界にAuSnはんだなどの接合材13を配置し、電子部品12を加熱かつ加圧して配線基板10上に実装する。このとき、実装時の応力によって、第一配線導体30と絶縁基体20との界面にクラックが発生するおそれがある。本実施形態では、電子部品12が実装される第一配線導体30の外縁部31が第二配線導体50と一体化されて厚みが大きくなっていることにより、実装時の応力が良好に分散されるので、第一配線導体30と絶縁基体20と間でのクラック発生を抑制できる。
次に、本実施形態の配線基板の変形例について説明する、図2[A]は変形例a、図2[B]は変形例b、図2[C]は変形例c、図2[D]は変形例dである。以下、これらの図面に基づき説明する。ただし、図2[A]〜[D]において、図1[A]と実質的に同じ部分は同じ符号を付すことにより重複説明を省略する。
図2[A]に示す変形例aの配線基板10aは、次の特徴を有する。斜面33aは、凹部40内の第二配線導体50にも第一配線導体30から連続的に形成されており、かつ、凹部40の深さDの50%よりも上の位置で凹部40に接する。つまり、斜面33aが凹部40に接する位置から凹部40の底面41までの深さをDaとすると、0.5D≦Da≦Dが成り立つ。0.5D≦Daとすることにより、第一配線導体30と第二配線導体50との重なりが十分に得られるので、第一配線導体30と第二配線導体50との断線を抑制できる。斜面33aの形状は、金属膜エッチング時のエッチング時間を長くすることにより得られる。
Da≦Dとする理由は、第一配線導体30において厚みが小さくなることを防ぐためである。ただし、斜面33aaの形状でも、本実施形態と同様の効果を奏することから、本実施形態の変形例になり得る。斜面33aaの形状は、金属膜エッチング時に金属膜を覆うフォトレジスト膜を大きくすることにより得られる。
図2[B]に示す変形例bの配線基板10bは、次の特徴を有する。第一配線導体30の外周端34に垂直な断面において、凹部40の底面41b全体が曲面になっている。本変形例bによれば、底面41b全体を曲面にすることにより、凹部40への第二配線導体50の未充填や、底面41bへの応力集中による絶縁基体20の損傷(割れやクラック)を抑制できる。
図2[C]に示す変形例cの配線基板10cは、次の特徴を有する。第一配線導体30の外周端34に垂直な断面において、凹部40の底面41の角42cが曲面になっている。本変形例cによれば、底面41の角42cを曲面にすることにより、凹部40への第二配線導体50の未充填や、底面41の角42cへの応力集中による絶縁基体20の損傷(割れやクラック)を抑制できる。
図2[D]に示す変形例dの配線基板10dは、次の特徴を有する。第一配線導体30の外周端34に垂直な断面において、凹部40は外周端34の反対側の開口端43dが広がるように開口されている。変形例dによれば、外周端34から開口端43dまでの長さLdが大きくなることにより、第一配線導体30から第二配線導体50を経て絶縁基体20へ向かう熱抵抗を低減できるので、放熱性を更に向上できる。
次に、本実施形態の電子装置の変形例について説明する。図3は、本実施形態の電子装置の変形例eを示す断面図である。以下、この図面に基づき説明する。ただし、図3において、図1[B]と実質的に同じ部分は同じ符号を付すことにより重複説明を省略する。
本変形例eは、電子装置11eがLEDランプであり、電子部品12がLED素子であり、かつ電子部品12が樹脂レンズ14eで覆われている。この場合、電子部品12を搭載した配線基板10上に樹脂レンズ14eを成型する工程において、金型によるモールド加熱プレスが行われる。このとき、配線基板10の上面から加熱されるため、加熱により電子部品12のダイボンド部分15eに剥離が発生することがあった。本変形例eによれば、第一配線導体30の外縁部31に第二配線導体50の充填された凹部40が形成されているので、モールド加熱プレス時の熱を配線基板10の裏面側へ速やかに放出できる。その結果、電子部品12のダイボンド部分15eへの熱影響を低減できるので、ダイボンド部分15eでの剥離を抑制できる。
次に、本実施形態の配線基板10及び電子装置11について、更に詳しく説明する。
絶縁基体20は、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、ガラスセラミックス質焼結体等の電気絶縁材料からなる。絶縁基体20の表面21には、凹部40が形成されるとともに、所定パターンの薄膜状の第一配線導体30及び第二配線導体50が被着される。
第一配線導体30及び第二配線導体50は、第一配線導体30の表面32に実装される電子部品12、例えば、半導体素子等を外部の電気回路に電気的に接続する導電路として作用する。第一配線導体30及び第二配線導体50は、単層からなるものとしてもよいし、複数層からなるものとしてもよい。複数層からなる場合は、例えば、チタン、タンタル、クロム、ニッケル等又はその合金からなる下部配線層と、金、銅、アルミニウム等又はその合金からなる上部配線層とから構成してもよい。このとき、下部配線層は上部配線層を絶縁基体20に強固に接合するための下地部材として作用し、上部配線層は第一配線導体30及び第二配線導体50の主導体層として作用する。
下部配線層の厚みは5nm乃至1μmの範囲が好ましい。下部配線層の厚みが5nm乃至1μmの範囲であると、下部配線層を、絶縁基体20に強固に被着することができるので、電子部品12を実装したときの、応力による剥離を抑制することができる。なお、下部配線層の厚みが5nm未満では、厚みが小さすぎるため、下部配線層を絶縁基体20に強固に接合させることが困難となる。一方、下部配線層の厚みが1μmを超えると、下部配線層中に内在する応力が大きくなるため、やはり下部配線層を絶縁基体20に強固に接合させることが困難となる。
上部配線層の厚みは1μm乃至10μmの範囲が好ましい。上部配線層の厚みが1μm乃至10μmの範囲であると、上部配線層を、下部配線層上に強固に接合することができるので、電子部品12を実装したときの、応力による上部配線層の剥離を抑制することができる。なお、上部配線層の厚みが1μm未満では、厚みが小さすぎるため、上部配線層の電気抵抗が大きくなるとともに、上部配線層にボンディングワイヤやはんだを強固に接合させることが難しくなる。また、上部配線層の厚みが10μmを超えると、上部配線層中に内在する応力が大きくなるため、上部配線層を下部配線層上に強固に接合させることが難しくなる。
第一配線導体30及び第二配線導体50は同じ金属材料から一体的に形成されているので、第一配線導体30と第二配線導体50との界面に外力が大きく作用することはない。よって、第一配線導体30及び第二配線導体50は、絶縁基体20に極めて強固に接合されている。
電子部品12は、例えば、コンデンサや抵抗器などの受動素子でもよいし、LEDやICなどの半導体素子(能動素子)でもよい。
接合材13としては、例えば、エポキシ樹脂やシリコン樹脂等の樹脂系接着剤、又は、はんだなどの金属材料を用いることができる。はんだなどの金属材料としては、Sn−Ag、Sn−Ag−Cu、Au−Sn、Au−Sn−Ag、Au−Siなどのろう材が挙げられる。
次に、本実施形態の配線基板10及び電子装置11の製造方法について説明する。配線基板10の製造方法は、次の工程からなる。
(1)絶縁基体20に凹部40を形成する工程。
(2)凹部40を含む絶縁基体20の全面に金属膜を被着する工程。
(3)その金属膜の全面にフォトレジスト膜を被着する工程。
(4)そのフォトレジスト膜を露光及び現像することにより、フォトレジスト膜を部分的に除去する工程。
(5)フォトレジスト膜で覆われていない金属膜をウェットエッチングによって除去することにより、第一配線導体30及び第二配線導体50を形成する工程。
(6)残りのフォトレジスト膜を除去する工程。
工程(1):絶縁基体20は、例えば酸化アルミニウム質焼結体からなる場合は、次のように製造する。まず、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に、適当な有機溶剤又は溶媒を添加混合して、泥漿状とする。続いて、これを周知のドクターブレード法やカレンダーロール法等によりシート状に成形して、セラミックグリーンシート(以下「グリーンシート」という。)を得る。そして、グリーンシートを打ち抜き加工によって所定形状にし、これらを複数枚積層して約1600℃で焼成することにより、絶縁基体20が得られる。このとき、グリーンシートに打ち抜き加工によって貫通孔を形成すれば、その部分が凹部40となる。あるいは、積層したグリーンシートを型押しすれば、その部分が凹部40となる。
また、凹部40は、焼成後の絶縁基体20にレーザ加工やウォータジェット加工によって形成することもできる。これらの加工方法は、レーザビームや高圧水流の中心ほどエネルギが高くなるので、前述の変形例b(図2[B])や変形例c(図2[C])の形状を得るのに適している。
工程(2):前述の金属材料を用い、イオンプレーティング法、スパッタリング法、真空蒸着法等の薄膜形成技術によって、絶縁基体20の表面21に金属膜を被着する。このとき、凹部40の深い部分にも金属材料が付着するように、絶縁基体20を自転かつ公転させてもよい。
工程(3):フォトレジスト膜は、一般的なアクリル樹脂や環化ゴム等からなるものでよく、スピンコート法やロールコータ法によって金属膜の全面に被着される。
工程(4):フォトレジスト膜の露光、現像及び除去は、周知のフォトリソグラフィ技術による。
工程(5):フォトレジスト膜で覆われていない金属膜はウェットエッチングによって除去され、フォトレジスト膜で覆われた金属膜が残って第一配線導体30及び第二配線導体50となる。このとき、第一配線導体30の外縁部31はサイドエッチングによって斜面33となる。
工程(6)残りのフォトレジスト膜を除去することにより、配線基板10が完成する。
そして、このようにして製造された配線基板10に、接合材13を介して電子部品12を実装することにより、電子装置11が完成する。
ここで、以上の説明内容を総括する。
配線基板10の構成は次のとおりである。絶縁基体20の表面21に、薄膜状の第一配線導体30が形成されている。絶縁基体20の表面21のうち第一配線導体30を取り囲む領域に、凹部40が形成されている。凹部40内には、第一配線導体30と一体化した第二配線導体50が充填されている。第一配線導体30の外縁部31には、サイドエッチングにより斜面33が形成されている。
配線基板10の製造方法は次のとおりである。第一配線導体30の外縁部31に対応する凹部40を、絶縁基体20に予め形成しておく。凹部40を含む絶縁基体20の表面21に金属膜を被着した後、不要部分の金属膜をエッチング除去することによって、第一配線導体30及び第二配線導体50を形成する。このとき、第一配線導体30の外縁部31は、サイドエッチングによって斜面33となる。
配線基板10の効果は次のとおりである。金属膜エッチング時にサイドエッチングが進行しても、第一配線導体30は、凹部40内の第二配線導体50と一体化しているので、剥離が抑制される。そのため、第一配線導体30の密着性が向上するので、信頼性の高い配線基板10が得られる。また、第二配線導体50を介して電子部品12からの熱又は応力を分散できるので、電子部品12の放熱性を向上できるとともに、電子部品12の実装時の応力による第一配線導体30のはがれを防止できる。また、第一配線導体30の斜面33に対向する絶縁基体20の表面21に、第二配線導体50を充填した凹部40が形成されているので、高周波信号の減衰が抑制されて高速伝送が可能になる。
以上、上記実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成については、当業者が理解し得るさまざまな変更を加えることができる。そのような変更を加えた構成も、本発明の技術的範囲に含まれる。
本発明は、例えば、LED素子や有機EL(OLED)素子等の発光素子を搭載する配線基板、携帯電話や衛星通信等に用いられる半導体素子を搭載する配線基板など、あらゆる種類の電子部品を搭載する配線基板に利用可能である。
10,10a,10b,10c,10d 配線基板
11,11e 電子装置
12 電子部品
13 接合材
14e 樹脂レンズ
15e ダイボンド部分
20 絶縁基体
21 表面
30 第一配線導体
31 外縁部
32 表面
33,33a,33aa 斜面
34 外周端
40 凹部
41,41b 底面
42c 角
43d 開口端
50 第二配線導体
D,Da 深さ
T 厚み
L,Ld 長さ

Claims (5)

  1. 絶縁基体と、
    前記絶縁基体の表面に被着された第一配線導体と、
    前記絶縁基体の表面に形成された凹部と、
    前記凹部に埋められた第二配線導体と、を備え、
    前記第一配線導体の外縁部は、
    当該第一配線導体の表面から前記絶縁基体に向けて広がる斜面になっており、かつ、前記凹部を覆って前記第二配線導体に接続し、
    前記第一配線導体の外周端に垂直な断面において、前記凹部の前記絶縁基体の表面に平行な長さは、前記第一配線導体の厚みの100〜200%である、
    配線基板。
  2. 絶縁基体と、
    前記絶縁基体の表面に被着された第一配線導体と、
    前記絶縁基体の表面に形成された凹部と、
    前記凹部に埋められた第二配線導体と、を備え、
    前記第一配線導体の外縁部は、
    当該第一配線導体の表面から前記絶縁基体に向けて広がる斜面になっており、かつ、前記凹部を覆って前記第二配線導体に接続し、
    前記斜面は、
    前記凹部内の前記第二配線導体にも前記第一配線導体から連続的に形成されており、かつ、前記凹部の深さの50%よりも上の位置で当該凹部に接する、
    配線基板。
  3. 絶縁基体と、
    前記絶縁基体の表面に被着された第一配線導体と、
    前記絶縁基体の表面に形成された凹部と、
    前記凹部に埋められた第二配線導体と、を備え、
    前記第一配線導体の外縁部は、
    当該第一配線導体の表面から前記絶縁基体に向けて広がる斜面になっており、かつ、前記凹部を覆って前記第二配線導体に接続し、
    前記第一配線導体の外周端に垂直な断面において、前記凹部の底面全体又は当該底面の角が曲面になっている、
    配線基板。
  4. 絶縁基体と、
    前記絶縁基体の表面に被着された第一配線導体と、
    前記絶縁基体の表面に形成された凹部と、
    前記凹部に埋められた第二配線導体と、を備え、
    前記第一配線導体の外縁部は、
    当該第一配線導体の表面から前記絶縁基体に向けて広がる斜面になっており、かつ、前記凹部を覆って前記第二配線導体に接続し、
    前記第一配線導体の外周端に垂直な断面において、前記凹部は前記外周端の反対側の開口端が広がるように開口されている、
    配線基板。
  5. 請求項1乃至のいずれか一つに記載の配線基板と、
    前記配線基板に搭載された電子部品と、
    を備えた電子装置。
JP2017185338A 2017-09-26 2017-09-26 配線基板及び電子装置 Active JP6955943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017185338A JP6955943B2 (ja) 2017-09-26 2017-09-26 配線基板及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017185338A JP6955943B2 (ja) 2017-09-26 2017-09-26 配線基板及び電子装置

Publications (2)

Publication Number Publication Date
JP2019062076A JP2019062076A (ja) 2019-04-18
JP6955943B2 true JP6955943B2 (ja) 2021-10-27

Family

ID=66176732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017185338A Active JP6955943B2 (ja) 2017-09-26 2017-09-26 配線基板及び電子装置

Country Status (1)

Country Link
JP (1) JP6955943B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08127883A (ja) * 1994-10-31 1996-05-21 Hitachi Ltd エッチング方法
WO2013094213A1 (ja) * 2011-12-20 2013-06-27 株式会社 東芝 セラミックス銅回路基板とそれを用いた半導体装置
JP2013168421A (ja) * 2012-02-14 2013-08-29 Panasonic Corp 配線基板および配線基板の製造方法
JP2014067792A (ja) * 2012-09-25 2014-04-17 Murata Mfg Co Ltd 絶縁性基板およびその製造方法
JP2017092227A (ja) * 2015-11-10 2017-05-25 スタンレー電気株式会社 基板構造
JP2017123408A (ja) * 2016-01-07 2017-07-13 日本特殊陶業株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2019062076A (ja) 2019-04-18

Similar Documents

Publication Publication Date Title
JP6506719B2 (ja) 超小型放熱器を備えたプリント回路基板の製造方法
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP4701506B2 (ja) 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
KR100917745B1 (ko) 반도체 장치 및 그 제조 방법
KR100891269B1 (ko) 반도체 장치 및 그 제조 방법
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
JP5141076B2 (ja) 半導体装置
TWI694612B (zh) 半導體模組
US6569712B2 (en) Structure of a ball-grid array package substrate and processes for producing thereof
WO2014115766A1 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
KR970067892A (ko) 고주파 집적회로장치 및 그 제조방법
JP2006339611A (ja) 金属−セラミック複合基板及びその製造方法
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
WO2018098649A1 (zh) 集成电路封装方法以及集成封装电路
JP3775129B2 (ja) 半導体チップの接続方法
JP4828261B2 (ja) 半導体装置及びその製造方法
KR20040097899A (ko) 반도체 장치의 제조 방법
JP2018107419A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP6561602B2 (ja) 電子装置の製造方法
CN108257875B (zh) 芯片封装基板、芯片封装结构及二者的制作方法
JP6955943B2 (ja) 配線基板及び電子装置
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
JP5148855B2 (ja) 平板回路基板およびそれを用いたガンダイオード発振器
JP6271882B2 (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211004

R150 Certificate of patent or registration of utility model

Ref document number: 6955943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150