JP2012094923A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2012094923A JP2012094923A JP2012030703A JP2012030703A JP2012094923A JP 2012094923 A JP2012094923 A JP 2012094923A JP 2012030703 A JP2012030703 A JP 2012030703A JP 2012030703 A JP2012030703 A JP 2012030703A JP 2012094923 A JP2012094923 A JP 2012094923A
- Authority
- JP
- Japan
- Prior art keywords
- power element
- hole
- solder
- electronic device
- connection member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】接続部材32bとして、パワー素子42と接続される部位に貫通穴32cを有する金属板を用い、貫通穴32cの部分にて接続部材32bをパワー素子42の表面に搭載した後、還元雰囲気にて、貫通穴32c上から貫通穴32cの内部に、固化状態にて糸形状をなす糸はんだ33aを供給するとともに、接続部材32bおよびパワー素子42の表面を糸はんだ33aの溶融温度以上に加熱することにより、貫通穴32c内にて糸はんだ33aを溶融させ、はんだ接合を行う。
【選択図】図2
Description
図1は、本発明の第1実施形態に係る電子装置S1の概略構成を示す図であり、(a)は概略断面図、(b)は(a)の電子装置S1を上方から見たときの概略平面図である。なお、図1(b)では、モールド樹脂50を透過してモールド樹脂50内部の構成要素を示している。
図3は、本発明の第2実施形態に係る電子装置の概略断面図である。特に高い放熱性が必要のない場合は、上記第1実施形態に示したようなヒートシンクと、それを接着する絶縁層が無くてもよい。
図4は、本発明の第3実施形態に係る電子装置の概略平面図である。なお、図4では、モールド樹脂50を透過してモールド樹脂50内部の構成要素を示している。
図5は、本発明の第4実施形態に係る電子装置の概略断面図である。パワー素子42にはんだ付けされる第2の端子32bは、上記図1に示されるように、アイランド31a、31bと同じ面から折り曲げられたものでもよいが、図5(a)に示されるように、パワー素子42の表面から当該表面と平行に延びる形状であってもよい。
図6は、本発明の第5実施形態に係る電子装置の概略断面図である。上記第1実施形態では、第2の端子32bは、リードフレーム30とは別体の板材よりなるものであったが、本実施形態のように、第2の端子32bは、リードフレーム30の一部を折り曲げることによって形成されたものでもよい。
図7は、本発明の第6実施形態に係る電子装置の要部を示す概略平面図であり、(a)は第1の例、(b)は第2の例を示す。上記第1実施形態では、第2の端子32bの平面形状がストレートな形状であったが、図7(a)、(b)に示されるように、鍵形状になっていてもよい。これによって、第2の端子32bにかかる応力を緩和して、はんだ付け部への衝撃を吸収することができる。
図8(a)〜(d)は、本発明の第6実施形態に係る電子装置の要部の種々の例を示す概略平面図である。第2の端子32bにおいてパワー素子42とはんだ付けされる部分の平面形状は、特に限定されるものではなく、たとえば四角形(図8(a)参照)でもよいし、円形(図8(b)参照)でもよい。
図9は、本発明の第8実施形態に係る電子装置の要部を示す概略断面図である。本実施形態は、上記第1実施形態と比べて、はんだ付け工程を一部変形したところが相違するものであり、その相違点を中心に述べることとする。
図10(a)、(b)は、本発明の第9実施形態に係る電子装置の要部を示す概略断面図である。上記第1実施形態との相違点を述べると、図10に示されるように、貫通穴32cにおいて、第2の端子32bにおけるパワー素子42側の面寄りの部位よりもこれとは反対側の面寄りの部位の方が広い穴形状となっている。
図11は、本発明の第10実施形態に係る電子装置の要部を示す概略断面図である。上記第1実施形態との相違点を主として述べる。本実施形態の電子装置では、図11に示されるように、第2の端子32bにおけるパワー素子42側の面と、パワー素子42の表面とは隙間32dを有している。
図12は、本発明の第11実施形態に係る電子装置の要部を示す概略断面図である。上記第1実施形態との相違点を主として述べる。
図13は、本発明の第12実施形態に係る電子装置の要部を示す概略断面図である。本実施形態では、第2の端子32bの中間部のうちパワー素子42のエッジ上に位置する部位を、パワー素子42とは反対側に凸となるように折りまげてから、所望の方向へ折り曲げている。これによって上記第11実施形態と同様に、エッジタッチ防止の効果を得ることができる。
図14は、本発明の第13実施形態に係る電子装置の要部を示す概略断面図である。上記第1実施形態との相違点を主として述べる。
図15は、本発明の第14実施形態に係る電子装置の要部を示す概略断面図である。本実施形態もはんだ付け工程にて、溶融したはんだ33を所望の領域に留めることを目的とするものであるが、上記第13実施形態との相違点を主として述べる。
図16は、本発明の第15実施形態に係る電子装置の要部を示す概略断面図であり、(a)は第1の例、(b)は第2の例を示す。ここでも、上記第1実施形態との相違点を中心に述べることとする。
図17は、本発明の第16実施形態に係る電子装置の要部を示す概略断面図である。本実施形態は、上記各実施形態に適用可能なものである。本実施形態の特徴点を中心に述べることとする。
なお、電子装置としては、パワー素子42の表面に接続部材32bを電気的に接続してなるものであればよく、上記図1に示される電子装置S1に限定されるものではない。
32c 貫通穴
32e 突起
32f Auめっき
32g 溝
33 はんだ
33a 糸はんだ
42 パワー素子
70 ボンディングワイヤ
Claims (8)
- パワー素子(42)の表面に接続部材(32b)を電気的に接続し、前記接続部材(32b)を介して前記パワー素子(42)と外部との電気的な接続を行うようにした電子装置において、
前記接続部材(32b)は金属製の板状をなす金属板よりなり、
前記接続部材(32b)における前記パワー素子(42)と接続される部位には、前記接続部材(32b)の板厚方向に貫通する貫通穴(32c)が設けられており、
この貫通穴(32c)に、はんだ(33)が充填されており、このはんだ(33)によって前記接続部材(32b)と前記パワー素子(42)の表面とは、はんだ接合されていることを特徴とする電子装置。 - 前記はんだ(33)は、前記貫通穴(32c)から、前記接続部材(32b)における前記パワー素子(42)とは反対側の面のうち前記貫通穴(32c)の周囲の部位にはみ出した形状となっていることを特徴とする請求項1に記載の電子装置。
- 前記貫通穴(32c)は、前記接続部材(32b)における前記パワー素子(42)側の面寄りの部位よりもこれとは反対側の面寄りの部位の方が広い穴形状となっていることを特徴とする請求項1または2に記載の電子装置。
- 前記接続部材(32b)における前記パワー素子(42)側の面と、前記パワー素子(42)の表面とは隙間(32d)を有しており、この隙間(32d)に前記はんだ(33)が充填されており、
前記隙間(32d)は、前記貫通穴(32c)の幅よりも小さいことを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。 - 前記接続部材(32b)における前記パワー素子(42)側の面のうち前記貫通穴(32c)の開口縁部の全周には、突起(32e)が設けられていることを特徴とする請求項1ないし4のいずれか1つに記載の電子装置。
- 前記接続部材(32b)の表面のうち前記貫通穴(32c)の周囲の部位には、Auめっき(32f)が施されており、
前記接続部材(32b)の表面にて、前記はんだ(33)は、前記Auめっき(32f)が施されている部位内に、位置していることを特徴とする請求項1ないし5のいずれか1つに記載の電子装置。 - 前記接続部材(32b)の表面のうち前記貫通穴(32c)の周囲の部位には、前記貫通穴(32c)を取り巻く環状の溝(32g)が設けられており、
前記はんだ(33)は、この溝(32g)の内周に位置していることを特徴とする請求項1ないし6のいずれか1つに記載の電子装置。 - 前記パワー素子(42)の表面のうち前記接続部材(32b)が接続されている以外の部位には、ボンディングワイヤ(70)が接続されており、
前記接続部材(32b)における前記パワー素子(42)とは反対側の面のうち前記ボンディングワイヤ(70)寄りの部位は、前記ボンディングワイヤ(70)とは反対側の部位よりも前記パワー素子(42)側に向かって凹んでいることを特徴とする請求項1ないし7のいずれか1つに記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012030703A JP5545306B2 (ja) | 2012-02-15 | 2012-02-15 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012030703A JP5545306B2 (ja) | 2012-02-15 | 2012-02-15 | 電子装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008164187A Division JP4968195B2 (ja) | 2008-06-24 | 2008-06-24 | 電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012094923A true JP2012094923A (ja) | 2012-05-17 |
JP5545306B2 JP5545306B2 (ja) | 2014-07-09 |
Family
ID=46387845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012030703A Expired - Fee Related JP5545306B2 (ja) | 2012-02-15 | 2012-02-15 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5545306B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018179023A1 (ja) * | 2017-03-27 | 2018-10-04 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
CN108831865A (zh) * | 2018-10-10 | 2018-11-16 | 常州江苏大学工程技术研究院 | 一种igbt封装模块及其连接桥 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043587A (ja) * | 2000-07-28 | 2002-02-08 | Origin Electric Co Ltd | メサ型ダイオード及びその製造方法 |
JP2007335538A (ja) * | 2006-06-13 | 2007-12-27 | Sanken Electric Co Ltd | 半導体装置の製法 |
JP2008182074A (ja) * | 2007-01-25 | 2008-08-07 | Mitsubishi Electric Corp | 電力用半導体装置 |
-
2012
- 2012-02-15 JP JP2012030703A patent/JP5545306B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043587A (ja) * | 2000-07-28 | 2002-02-08 | Origin Electric Co Ltd | メサ型ダイオード及びその製造方法 |
JP2007335538A (ja) * | 2006-06-13 | 2007-12-27 | Sanken Electric Co Ltd | 半導体装置の製法 |
JP2008182074A (ja) * | 2007-01-25 | 2008-08-07 | Mitsubishi Electric Corp | 電力用半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018179023A1 (ja) * | 2017-03-27 | 2018-10-04 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
JPWO2018179023A1 (ja) * | 2017-03-27 | 2019-06-27 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
CN108831865A (zh) * | 2018-10-10 | 2018-11-16 | 常州江苏大学工程技术研究院 | 一种igbt封装模块及其连接桥 |
Also Published As
Publication number | Publication date |
---|---|
JP5545306B2 (ja) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4968195B2 (ja) | 電子装置の製造方法 | |
JP4453498B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
TWI447876B (zh) | 利用引導框及晶片之半導體晶粒封裝及其製造方法 | |
JP5149854B2 (ja) | 半導体装置 | |
JP6206494B2 (ja) | 半導体装置 | |
JP5733401B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012015202A (ja) | 半導体装置およびその製造方法 | |
JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
JP2017174837A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017123360A (ja) | 半導体モジュール | |
JP5233853B2 (ja) | 半導体装置 | |
JP5545306B2 (ja) | 電子装置 | |
JP5084015B2 (ja) | 発光ダイオードの製造方法 | |
JP2007150045A (ja) | 半導体装置 | |
JP5264677B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP5077337B2 (ja) | モールドパッケージおよびその製造方法 | |
JP2007335782A (ja) | 半導体装置モジュールの製造方法及び半導体装置モジュール | |
JP2017028131A (ja) | パッケージ実装体 | |
JP4946959B2 (ja) | 半導体装置の製造方法 | |
JP2007027645A (ja) | 半導体装置 | |
JP2012195546A (ja) | 半導体装置と、その実装体及び製造方法 | |
JP6549003B2 (ja) | 半導体装置 | |
JP6274986B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
JP2015018860A (ja) | 半導体パッケージの製造方法 | |
JP5385438B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5545306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |