JP2012169477A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012169477A
JP2012169477A JP2011029723A JP2011029723A JP2012169477A JP 2012169477 A JP2012169477 A JP 2012169477A JP 2011029723 A JP2011029723 A JP 2011029723A JP 2011029723 A JP2011029723 A JP 2011029723A JP 2012169477 A JP2012169477 A JP 2012169477A
Authority
JP
Japan
Prior art keywords
lead
connection plate
solder
semiconductor device
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011029723A
Other languages
English (en)
Other versions
JP5857361B2 (ja
Inventor
Osamu Matsuzaki
理 松嵜
Kosuke Ikeda
康亮 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2011029723A priority Critical patent/JP5857361B2/ja
Publication of JP2012169477A publication Critical patent/JP2012169477A/ja
Application granted granted Critical
Publication of JP5857361B2 publication Critical patent/JP5857361B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H01L2224/40249—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ハンダ付けする際にリードと接続板との位置ずれを抑制する半導体装置を提供する。
【解決手段】半導体チップ１０と、一端２１が半導体チップに接続された導電性の接続板２０と、半導体チップに対して間隔を開けて配置され、接続板の他端２２とハンダ部３０により接合された導電性を有する板状のリード４０と、を備える半導体装置１であって、接続板とリードとがハンダ部により接合される接合部６３において、接続板またはリードの一方には、外周面から板厚方向Ｙに突出した凸４３部が形成され、接続板またはリードの他方には、凸部に係合する凹部２３が形成されている。
【選択図】図１

Description

本発明は、ハンダ部により接続される半導体装置に関する。
従来の半導体装置には、たとえば特許文献１に記載のもののように、半導体チップとリードとを導電性の板材からなる接続板によって電気的に接続したものがある。この種の半導体装置では、一般的に、半導体チップおよびリードと接続板の両端部とをハンダ部によりそれぞれ接合している。なお、ハンダ部による接合は、たとえば、スクリーン印刷などによりハンダ（ハンダペースト）を半導体チップやリードに塗布したうえで、接続板の両端部を半導体チップおよびリード上に配置した後、リフローによりハンダを溶融することで行われる。
特開２００５−２７７２３１号公報
しかしながら、リードおよび接続板は一般的に平坦な形状であり、間にハンダペーストを挟んでこれらを対向させて配置しても、リフローによりハンダ付けする際にリードと接続板とが位置ずれしてしまい、リードと接続板との電気的な接続が安定しにくくなるという問題があった。
本発明は、このような問題点に鑑みてなされたものであって、ハンダ付けする際にリードと接続板との位置ずれを抑制する半導体装置を提供することを目的とする。
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の半導体装置は、半導体チップと、一端が前記半導体チップに接続された導電性の接続板と、前記半導体チップに対して間隔を開けて配置され、前記接続板の他端とハンダ部により接合された導電性を有する板状のリードと、を備える半導体装置であって、前記接続板と前記リードとが前記ハンダ部により接合される接合部において、前記接続板または前記リードの一方には、外周面から板厚方向に突出した凸部が形成され、前記接続板または前記リードの他方には、前記凸部に係合する凹部が形成されていることを特徴としている。
この発明によれば、接続板およびリードが板状に形成されていても、凸部と凹部とが係合するため、接続板とリードとが板厚方向に交差する方向に位置ずれするのを防止してハンダ部により接続板とリードとを安定して接合することができる。
また、上記の半導体装置において、前記接合部における前記接続板または前記リードの他方には、前記凹部の内面から延びる第一の溝が形成されていることがより好ましい。
この発明によれば、ハンダ付けするときに、凸部と凹部との間から第一の溝に流れ込んだ溶融したハンダは、毛細管現象により第一の溝に沿って広がる。接続板とリードとを、接続板とリードとが対向する方向だけでなく、第一の溝に沿った方向からも接続することができるため、接続板とリードとを確実に電気的に接続することができる。
また、上記の半導体装置において、前記凸部には、第二の溝が形成されていることがより好ましい。
この発明によれば、外周面上から第二の溝に流れ込んだ溶融したハンダは、毛細管現象により第二の溝に沿って広がる。したがって、溶融したハンダが凸部上を広がりやすくなり、接続板とリードとを確実に電気的に接続することができる。
また、上記の半導体装置において、前記第二の溝は、前記板厚方向に平行な軸線を中心として螺旋状に設けられていることがより好ましい。
この発明によれば、リードにおける凸部が設けられている面と凸部の表面とがなす角度より、外周面と第二の溝とがなす角度を大きくすることができる。このため、軸線が鉛直方向と平行になるように凸部が配置されている場合であっても、ハンダが第二の溝に沿って濡れ広がりやすくすることができる。
また、上記の半導体装置において、前記ハンダ部は、鉛を含まない材料で形成されていることがより好ましい。
一般的に、鉛を含まない材料で形成されたハンダ部は、溶融したハンダになったときに従来の鉛を含むハンダに比べて濡れ性が低く広がりにくい。この発明によれば、環境への負荷が小さいが濡れ性が低いハンダであっても、溝体に沿ってハンダを広がりやすくすることができる。
また、一般的に、鉛を含まない材料で形成されたハンダ部は、従来の鉛を含むハンダに比べて融点が１００℃程度低い。このため、鉛を含まないハンダ部を用いると、接続板とリードとを接合したハンダ部が容易に溶融してハンダフラッシュによって接合が不安定になる可能性がある。この発明の場合、凹部の第一の溝または凸部の第二の溝の毛細管現象により、溶融したハンダ部によるハンダフラッシュを抑えることができる。
また、上記の半導体装置において、前記凸部における前記板厚方向に垂直な平面による断面形状は、円形以外の形状に形成されており、前記凹部内で前記凸部が前記板厚方向に平行な軸線回りに回動するのを防止していることがより好ましい。
この発明によれば、凸部が軸線回りに回動しようとすると凹部またはハンダ部に当接するため、凹部に対して凸部が軸線回りに回動するのを防止することができる。
また、上記の半導体装置において、前記接合部において、前記接続板または前記リードの一方には、前記外周面から前記板厚方向に没入した第二の凹部が形成され、前記接続板または前記リードの他方には、前記第二の凹部に係合する第二の凸部が形成されていることがより好ましい。
この発明によれば、接続板とリードとが、板厚方向に平行な軸線回りに相対的に回動するのをより確実に防止することができる。また、凸部と凹部、第二の凸部と第二の凹部がそれぞれ係合するため、接続板とリードとをより確実に位置決めすることができる。
また、上記の半導体装置において、前記凹部は、前記板厚方向に貫通する貫通部であり、前記貫通部の縁部の少なくとも一部は前記板厚方向に変位していて、前記凸部、前記貫通部、前記ハンダ部および前記半導体チップを封止するモールド部を備えることがより好ましい。
この発明によれば、板厚方向に変位した貫通部の縁部とその近傍の部分とにより板厚方向に段差が形成される。この段差により、モールド部が貫通部に対して板厚方向に直交する方向に移動するのが防止され、モールドロックすることができる。
本発明の半導体装置によれば、接続板とリードとを接合させるときに、接続板またはリードの一方に形成された凸部と他方に形成された凹部とを係合させることで、リードと接続板との位置ずれを抑制することができる。
本発明の実施形態の半導体装置の側面から見た断面図である。 同半導体装置の接続板における要部の平面図である。 同半導体装置のリードにおける要部の平面図である。 本発明の実施形態の変形例における半導体装置の接続板の要部底面図である。 同半導体装置の要部の側面から見た断面図である。 本発明の実施形態の変形例における半導体装置の凸部の側面図である。 本発明の実施形態の変形例における半導体装置の凸部の側面図である。 本発明の実施形態の変形例における半導体装置の側面から見た断面図である。 本発明の実施形態の変形例における半導体装置の接続板の要部平面図である。 同半導体装置の正面の断面図である。 本発明の実施形態の変形例における半導体装置の側面から見た断面図である。 本発明の実施形態の変形例における半導体装置の平面図である。
以下、本発明に係る半導体装置の実施形態を、図１から図１２を参照しながら説明する。
図１に示すように、本半導体装置１は、半導体チップ１０と、一端２１が半導体チップ１０に接続された導電性の接続板２０と、ハンダ部３０により接続板２０の他端２２と接合されたリード４０と、半導体チップ１０、接続板２０およびハンダ部３０を封止するモールド部５０とを備えている。
なお、以下に示す図のいくつかには、説明の便宜のためモールド部５０は示していない。
半導体チップ１０は平面視で矩形の板状に形成され、上面および下面に不図示の接点を有している。半導体チップ１０は、平面視で半導体チップ１０より大きく形成されたダイパッド６１の上面６１ａに配置されている。ダイパッド６１と半導体チップ１０、半導体チップ１０と接続板２０の一端２１は、第２のハンダ部６２によりそれぞれ接続されている。
接続板２０は、銅などの金属により、上面６１ａに平行な方向Ｘに延びるように形成されている。本実施形態では、図１および図２に示すように、接続板２０の他端２２側に接続板２０の板厚方向Ｙに貫通する貫通孔（凹部、貫通部）２３が形成されている。なお、板厚方向Ｙは方向Ｘに直交する方向である。
リード４０は、接続板２０と同一の導電性を有する材料で、図１および図３に示すように、方向Ｘに延びる板状に形成されている。リード４０は、半導体チップ１０に対して方向Ｘに間隔を開けて配置されている。
リード４０において、接続板２０に接続されている端部（以下、「インナーリード」とも称する。）４１は、モールド部５０により封止されている。リード４０におけるインナーリード４１とは反対側の端部（以下、「アウターリード」とも称する。）４２は、モールド部５０の外部に突出している。アウターリード４２は、後述するように半導体チップ１０を外部に接続するための端子として機能する。
インナーリード４１には、インナーリード４１の外周面から板厚方向Ｙに突出して接続板２０の貫通孔２３に係合する凸部４３が形成されている。凸部４３の板厚方向Ｙに垂直な平面による断面形状は、円形に形成されている。
凸部４３は、たとえば、板状のインナーリード４１をプレスなどで変形させることにより形成することができる。この場合は、インナーリード４１における凸部４３が形成される面とは反対側の面に、凹んだ部分が形成される。
ハンダ部３０は、図１に示すように、接続板２０の他端２２とリード４０のインナーリード４１とが板厚方向Ｙに対向する部分に配置され、接続板２０とリード４０とを接合している。このように、半導体チップ１０は、第２のハンダ部６２、接続板２０およびハンダ部３０を介してリード４０のアウターリード４２に電気的に接続されている。
接続板２０の貫通孔２３、リード４０の凸部４３およびハンダ部３０で、本発明の接合部６３を構成する。この接合部６３、ダイパッド６１、半導体チップ１０および接続板２０は、モールド部５０により封止されている。
ハンダ部３０および第２のハンダ部６２は、鉛を含まないＳｎＡｇ系、ＳｎＳｂ系またはＳｎＣｕ系などのハンダ材料で形成されている。
モールド部５０としては、公知のエポキシ樹脂などを用いることができる。
次に、このように構成された半導体装置１を製造する手順について説明する。
まず、ダイパッド６１の上面６１ａにペースト状のハンダを塗布し、このハンダの上に半導体チップ１０を配置する。半導体チップ１０上およびリード４０のインナーリード４１上にペースト状のハンダを塗布し、半導体チップ１０上に接続板２０の一端２１を配置するとともに、リード４０の凸部４３に接続板２０の貫通孔２３を係合させてリード４０と接続板２０とを位置決めする。
次に、リフローによりハンダを溶融し、この溶融したハンダが凝固することで、ダイパッド６１と半導体チップ１０、半導体チップ１０と接続板２０を第２のハンダ部６２で接続し、接続板２０とリード４０とをハンダ部３０で接続する。
続いて、ダイパッド６１、半導体チップ１０、接続板２０および接合部６３を所定の金型中で樹脂封止し、モールド部５０を形成する。
以上の手順で、半導体装置１が製造される。
以上説明したように、本実施形態の半導体装置１によれば、接続板２０およびリード４０が板状に形成されていても、接続板２０の貫通孔２３とリード４０の凸部４３とを係合させることができる。これにより、接続板２０とリード４０とが板厚方向Ｙに交差する方向に位置ずれするのを防止してハンダ部３０により接続板２０とリード４０とを安定して接合することができる。
また、接続板２０とリード４０とが安定して接合されているため、半導体チップ１０が発する熱を接続板２０およびリード４０を通して、リード４０のアウターリード４２側から放熱しやすくすることができる。
なお、本実施形態の半導体装置１は、以下に説明するようにその構成を様々に変形させることができる。
たとえば、図４に示すように、接続板２０に、貫通孔２３の内面から延びる第一の溝２４が形成されているように構成してもよい。本変形例では、第一の溝２４は、接続板２０の底面に形成されるとともに、底面から見て貫通孔２３の内面から放射状に延びるように形成されている。
このように構成された半導体装置では、図５に示すように、ハンダ付けするときに、凸部４３と貫通孔２３との間から第一の溝２４に流れ込んだ溶融したハンダ３０ａは、毛細管現象により第一の溝２４に沿って広がる。このため、接続板２０とリード４０とを、接続板２０とリード４０とが対向する板厚方向Ｙだけでなく、第一の溝２４に沿った板厚方向Ｙに直交する方向からも接続することができる。したがって、接続板２０とリード４０とを確実に電気的に接続することができる。
なお、第一の溝２４は板厚方向Ｙに貫通するように形成されていてもよい。
本発明の半導体装置１では、樹脂で形成されたモールド部５０の方が金属で形成された接続板２０より線膨張率が大きいので、モールド部５０および接続板２０が加熱、冷却されたときに接続板２０に対してモールド部５０が方向Ｘに伸縮する。このため、接続板２０における貫通孔２３の内面とリード４０の凸部４３との間で方向Ｘに応力が生じる。接続板２０には第一の溝２４が形成されていて第一の溝２４周辺の接続板２０が変形しやすくなっていることで、接合部６３に方向Ｘに生じる応力を分散して緩和することができる。
また、一般的に、鉛を含まない材料で形成されたハンダ部３０は、溶融したハンダ３０ａになったときに従来の鉛を含むハンダに比べて濡れ性が低く広がりにくい。この変形例では、環境への負荷が小さいが濡れ性が低いハンダ３０ａであっても、第一の溝２４に沿ってハンダ３０ａを広がりやすくすることができる。
また、一般的に、鉛を含まない材料で形成されたハンダ部３０は、従来の鉛を含むハンダに比べて融点が１００℃程度低い。このため、鉛を含まないハンダ部３０を用いると、接続板２０とリード４０とを接合したハンダ部３０が容易に溶融してハンダフラッシュによって接合が不安定になる可能性がある。本変形例では、貫通孔２３に形成された第一の溝２４の毛細管現象により、溶融したハンダ部３０によるハンダフラッシュを抑えることができる。
図６に示すように、リード４０の凸部４３に第二の溝４４が形成されているように構成してもよい。本変形例では、第二の溝４４は、ほぼ板厚方向Ｙに延びるように形成されている。
半導体装置をこのように構成することで、インナーリード４１の外周面上から第二の溝４４に流れ込んだ溶融したハンダ３０ａは、毛細管現象により第二の溝４４に沿って広がる。したがって、溶融したハンダ３０ａが凸部４３上を広がりやすくなり、接続板２０とリード４０とを貫通孔２３の内部においても確実に電気的に接続することができる。
溶融したハンダ３０ａは第二の溝４４に沿いやすいため、接続板２０およびリード４０が加熱されたときにハンダ３０ａがリード４０とモールド部５０との接続部からモールド部５０の外部に流れ出るフラッシュを抑えることができる。
また、インナーリード４１に凸部４３を変形させて形成する際に、第二の溝４４も同時に形成することができるため、第二の溝４４を容易に形成することができる。
また、この変形例では、図７に示すように、凸部４３に第二の溝４５が、板厚方向Ｙに平行な軸線Ｃを中心として螺旋状に設けられてもよい。
このように構成された半導体装置は、リード４０の上面（凸部４３が設けられている面）と凸部４３の表面とがなす角度θ１より、外周面と第二の溝４５とがなす角度θ２（第二の溝４５による螺旋のリード角の補角）を大きくすることができる。このため、軸線Ｃが鉛直方向と平行になるように凸部４３が配置されている場合であっても、溶融したハンダ３０ａが第二の溝４５に沿って濡れ広がりやすくすることができる。
図８に示すように、貫通孔２３の縁部２３ａが、板厚方向Ｙに変位するように構成してもよい。
半導体装置をこのように構成することで、板厚方向Ｙに変位した貫通孔２３の縁部２３ａとその近傍の部分とにより板厚方向Ｙに段差２３ｂが形成される。この段差２３ｂにより、モールド部５０が接続板２０の他端２２に対して方向Ｘに移動するのが防止され、モールドロックすることができる。
なお、本変形例では、図９に示すように、接続板２０に貫通孔２３に代えて、板厚方向Ｙに貫通するとともに方向Ｘの側面に開口２５ａを有する切欠き（貫通部）２５が形成されていてもよい。
接続板２０の他端２２には、図９および図１０に示すように、切欠き２５を挟んで舌部２６、２７が形成されている。舌部２６、２７は、方向Ｘで他端２２側に向かうほど板厚方向Ｙに離間するように形成されている。
接続板２０に貫通孔２３に代えて切欠き２５を形成することで、切欠き２５の縁部を板厚方向Ｙにより大きく変位させることができ、モールド部５０により効果的にモールドロックすることができる。
さらに、舌部２６、２７の方向Ｘの端部が板厚方向Ｙに離間していることで、切欠き２５の内面と凸部４３との間で方向Ｘに生じる応力を緩和し、切欠き２５周辺のモールド部５０にクラックが生じるのを防止することができる。
図１１に示すように、接続板２０の他端２２には、前述の貫通孔２３、および板厚方向Ｙに突出した第二の凸部２８が形成され、リード４０のインナーリード４１には、前述の凸部４３、および第二の凸部２８に係合する第二の貫通孔（第二の凹部）４６が形成されているようにしてもよい。
半導体装置をこのように構成することで、接続板２０とリード４０とが、板厚方向Ｙに平行な軸線Ｃ回りに相対的に回動するのをより確実に防止することができる。
また、接続板２０に貫通孔が２つ形成され、かつ、リード４０に凸部が２つ形成されている場合には、リード４０の一方の凸部が、本来係合するべき貫通孔とは異なる貫通孔に係合する恐れがある。この変形例では、接続板２０およびリード４０に、凸部と貫通孔が１つずつ形成され、凸部４３と貫通孔２３、第二の凸部２８と第二の貫通孔４６がそれぞれ係合するため、接続板２０とリード４０とをより確実に位置決めすることができる。
以上、本発明の実施形態および変形例について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の構成の変更なども含まれる。さらに、前記実施形態および変形例で示した構成のそれぞれを適宜組み合わせて利用できることは、言うまでもない。
たとえば、前記実施形態では、リード４０の凸部４３の板厚方向Ｙに垂直な平面による断面形状は、円形に形成されているとした。しかし、この断面形状は、図１２に示す凸部４７のように、多角形状に形成されていてもよいし、楕円形などの円形以外の形状に形成されていてもよい。
凸部４７をこのように構成することで、凸部４７が板厚方向Ｙに平行な軸線Ｃ回りに回動しようとすると貫通孔２３の内面またはハンダ部３０に当接するため、接続板２０とリード４０とが軸線Ｃ回りに相対的に回動するのを防止することができる。
また、接続板２０の貫通孔２３とリード４０の凸部４３との隙間は小さい方が、接続板２０およびリード４０をより正確に位置決めできるので好ましい。また、リード４０を接続板２０より線膨張率の大きな材料で形成することで、接続板２０およびリード４０が加熱されたときに、貫通孔２３と凸部４３との隙間が小さくなり接続板２０とリード４０とが互いに固定（ロック）された状態にすることができる。
なお、前記実施形態では、接続板２０に形成された凹部が板厚方向Ｙに貫通する貫通孔２３であるとしたが、凹部が板厚方向Ｙに凹んだ窪みであってもよい。
前記実施形態では、接続板２０に凹部である貫通孔２３が形成されるとともにリード４０に凸部４３が形成されているとした。しかし、接続板２０に凸部が形成されるとともに、リード４０にこの凸部に係合する凹部が形成されているとしてもよい。
前記実施形態では、ハンダ部３０および第２のハンダ部６２は、鉛を含まないハンダ材料で形成されているとした。しかし、これらのハンダ部は、従来の鉛を含むハンダで形成されていてもよい。
１ 半導体装置
１０ 半導体チップ
２０ 接続板
２３ 貫通孔（凹部、貫通部）
２３ａ 縁部
２４ 第一の溝
２５ 切欠き（貫通部）
２８ 第二の凸部
３０ ハンダ部
４０ リード
４３、４７ 凸部
４４、４５ 第二の溝
４６ 第二の貫通孔（第二の凹部）
５０ モールド部
６３ 接合部
Ｃ 軸線
Ｙ 板厚方向

Claims (8)

  1. 半導体チップと、一端が前記半導体チップに接続された導電性の接続板と、前記半導体チップに対して間隔を開けて配置され、前記接続板の他端とハンダ部により接合された導電性を有する板状のリードと、を備える半導体装置であって、
    前記接続板と前記リードとが前記ハンダ部により接合される接合部において、
    前記接続板または前記リードの一方には、外周面から板厚方向に突出した凸部が形成され、
    前記接続板または前記リードの他方には、前記凸部に係合する凹部が形成されていることを特徴とする半導体装置。
  2. 前記接合部における前記接続板または前記リードの他方には、前記凹部の内面から延びる第一の溝が形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記凸部には、第二の溝が形成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第二の溝は、前記板厚方向に平行な軸線を中心として螺旋状に設けられていることを特徴とする請求項３に記載の半導体装置。
  5. 前記ハンダ部は、鉛を含まない材料で形成されていることを特徴とする請求項２から４のいずれか一項に記載の半導体装置。
  6. 前記凸部における前記板厚方向に垂直な平面による断面形状は、円形以外の形状に形成されており、
    前記凹部内で前記凸部が前記板厚方向に平行な軸線回りに回動するのを防止していることを特徴とする請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記接合部において、
    前記接続板または前記リードの一方には、前記外周面から前記板厚方向に没入した第二の凹部が形成され、
    前記接続板または前記リードの他方には、前記第二の凹部に係合する第二の凸部が形成されていることを特徴とする請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記凹部は、前記板厚方向に貫通する貫通部であり、
    前記貫通部の縁部の少なくとも一部は前記板厚方向に変位していて、
    前記凸部、前記貫通部、前記ハンダ部および前記半導体チップを封止するモールド部を備えることを特徴とする請求項１から７のいずれか一項に記載の半導体装置。
JP2011029723A 2011-02-15 2011-02-15 半導体装置 Expired - Fee Related JP5857361B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011029723A JP5857361B2 (ja) 2011-02-15 2011-02-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011029723A JP5857361B2 (ja) 2011-02-15 2011-02-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2012169477A true JP2012169477A (ja) 2012-09-06
JP5857361B2 JP5857361B2 (ja) 2016-02-10

Family

ID=46973349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011029723A Expired - Fee Related JP5857361B2 (ja) 2011-02-15 2011-02-15 半導体装置

Country Status (1)

Country Link
JP (1) JP5857361B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078564A (ja) * 2012-10-09 2014-05-01 Toyota Industries Corp 電極の接続構造
CN105590907A (zh) * 2016-03-01 2016-05-18 江苏捷捷微电子股份有限公司 一种汽车用二极管器件及其制造方法
DE102014118628A1 (de) * 2014-12-15 2016-06-16 Infineon Technologies Ag Bondingschlip, Träger und Verfahren zum Herstellen eines Bondingclips
CN108831865A (zh) * 2018-10-10 2018-11-16 常州江苏大学工程技术研究院 一种igbt封装模块及其连接桥

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202200001649A1 (it) 2022-02-01 2023-08-01 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5366369A (en) * 1976-11-26 1978-06-13 Mitsubishi Electric Corp Semiconductor device
JPS5366368A (en) * 1976-11-26 1978-06-13 Mitsubishi Electric Corp Semiconductor device
JPS56115542A (en) * 1980-02-16 1981-09-10 Mitsubishi Electric Corp Semiconductor device
JPS63190368A (ja) * 1987-02-02 1988-08-05 Matsushita Electric Works Ltd ピングリツドアレイ
JPH02121356A (ja) * 1988-09-09 1990-05-09 Motorola Inc 半導体デバイス
JPH0670236U (ja) * 1992-03-19 1994-09-30 新電元工業株式会社 半導体装置
JPH0786751A (ja) * 1993-09-10 1995-03-31 Cmk Corp 多層プリント配線板の製造方法
JPH08274238A (ja) * 1995-03-31 1996-10-18 Ibiden Co Ltd 導体ピン
JP2002151554A (ja) * 2000-08-31 2002-05-24 Nec Corp 半導体装置
JP2010010173A (ja) * 2008-06-24 2010-01-14 Denso Corp 電子装置およびその製造方法
JP2010258289A (ja) * 2009-04-27 2010-11-11 Sanyo Electric Co Ltd 半導体装置の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5366369A (en) * 1976-11-26 1978-06-13 Mitsubishi Electric Corp Semiconductor device
JPS5366368A (en) * 1976-11-26 1978-06-13 Mitsubishi Electric Corp Semiconductor device
JPS56115542A (en) * 1980-02-16 1981-09-10 Mitsubishi Electric Corp Semiconductor device
JPS63190368A (ja) * 1987-02-02 1988-08-05 Matsushita Electric Works Ltd ピングリツドアレイ
JPH02121356A (ja) * 1988-09-09 1990-05-09 Motorola Inc 半導体デバイス
JPH0670236U (ja) * 1992-03-19 1994-09-30 新電元工業株式会社 半導体装置
JPH0786751A (ja) * 1993-09-10 1995-03-31 Cmk Corp 多層プリント配線板の製造方法
JPH08274238A (ja) * 1995-03-31 1996-10-18 Ibiden Co Ltd 導体ピン
JP2002151554A (ja) * 2000-08-31 2002-05-24 Nec Corp 半導体装置
JP2010010173A (ja) * 2008-06-24 2010-01-14 Denso Corp 電子装置およびその製造方法
JP2010258289A (ja) * 2009-04-27 2010-11-11 Sanyo Electric Co Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078564A (ja) * 2012-10-09 2014-05-01 Toyota Industries Corp 電極の接続構造
DE102014118628A1 (de) * 2014-12-15 2016-06-16 Infineon Technologies Ag Bondingschlip, Träger und Verfahren zum Herstellen eines Bondingclips
CN105590907A (zh) * 2016-03-01 2016-05-18 江苏捷捷微电子股份有限公司 一种汽车用二极管器件及其制造方法
CN108831865A (zh) * 2018-10-10 2018-11-16 常州江苏大学工程技术研究院 一种igbt封装模块及其连接桥

Also Published As

Publication number Publication date
JP5857361B2 (ja) 2016-02-10

Similar Documents

Publication Publication Date Title
JP5887901B2 (ja) 半導体装置及び半導体装置の製造方法
CN108630652B (zh) 半导体装置、用于半导体装置的制造方法以及电极板
WO2018179981A1 (ja) 半導体装置
JP5857361B2 (ja) 半導体装置
JP5870669B2 (ja) 半導体装置及び半導体装置の製造方法
US10398036B2 (en) Semiconductor device
JP6127293B2 (ja) リードフレーム、半導体装置及びその製造方法
JP2012104708A (ja) 接続板、接合構造及び半導体装置
US9076782B2 (en) Semiconductor device and method of manufacturing same
JP2021019064A (ja) 半導体装置及び半導体装置の製造方法
TWI777238B (zh) 半導體裝置
WO2019012849A1 (ja) 電子回路基板
JP2011228335A (ja) 半導体装置
JP2017188528A (ja) 半導体装置
JP4901669B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
KR200478914Y1 (ko) 반도체 패키지
JP6025594B2 (ja) 端子位置決め保持治具
JP5674537B2 (ja) 電気部品モジュール
JP6619119B1 (ja) 半導体装置
JP7175643B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2011077215A (ja) 半導体パッケージ
JP2023011372A (ja) 半導体装置
JP2022146341A (ja) 半導体装置
JP2016012627A (ja) 部品実装方法、部品実装構造およびこれを備えた電子機器
JP2023011374A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150126

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151120

R150 Certificate of patent or registration of utility model

Ref document number: 5857361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees